JP2006041301A - 半導体装置用テープキャリア - Google Patents

半導体装置用テープキャリア Download PDF

Info

Publication number
JP2006041301A
JP2006041301A JP2004221088A JP2004221088A JP2006041301A JP 2006041301 A JP2006041301 A JP 2006041301A JP 2004221088 A JP2004221088 A JP 2004221088A JP 2004221088 A JP2004221088 A JP 2004221088A JP 2006041301 A JP2006041301 A JP 2006041301A
Authority
JP
Japan
Prior art keywords
tape
semiconductor device
tape carrier
weight
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004221088A
Other languages
English (en)
Inventor
Hiroaki Hiratsuka
裕章 平塚
Masahiko Saeki
雅彦 佐伯
Kazuhisa Kishino
和久 岸野
Hidekazu Kojima
英一 小島
Teruyuki Omori
輝行 大森
Fumiya Isaka
文哉 伊坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004221088A priority Critical patent/JP2006041301A/ja
Publication of JP2006041301A publication Critical patent/JP2006041301A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】より簡便、且つ効果的に反りを低減し、テープ反り量の小さな半導体装置用テープキャリアを得ること。
【解決手段】複数の半導体チップ搭載部を有する長尺状のテープキャリア2aにおいて、テープ長手方向端部であってテープ幅方向の端部に、テープ反り量を低減する重し3を付与したことを特徴とする半導体装置用テープキャリア。
【選択図】図1

Description

本発明は、TABテープ又はBGAテープなどの半導体装置用テープキャリアに関するもので、特にテープキャリアの反りを簡易に低減する構造に関するものである。
電子機器の小型薄形化に伴い、半導体装置や実装形態にも小型化が求められている。この要望に対し、TAB(Tape Automated Bonding)方式又はCSP(Chip Size Package or Chip Scale Package)、BGA(Ball Grid Array)、COF(Chip on Film)等の種々の構造が提案され、そのための半導体装置用テープキャリアが多数製造されている。
これらの半導体装置用テープキャリアは、絶縁テープ基材の片面に導体パターンによる電気配線(配線回路パターン)を有する。例えばTABテープは通常次のように形成される。
Bステージの接着剤が形成された絶縁テープ基材と銅箔をラミネートし、3層構造とする。続いて接着剤を硬化させる。更に銅箔の配線回路を形成するために、感光性レジストの塗布、露光、現像、エッチング、剥膜工程を経て、配線回路パターンを形成する。最後にめっき工程においてめっきが形成される。TABテープの基本構造はこのようなものになる。更にT−BGAなどの品種によっては感光性ソルダーレジストなどを形成するものもあるし、または2メタルTABテープのように両面に回路パターンが形成されるものもある。
図3に従来のBGA用TABテープの横断面を示す。TABテープは、接着剤21を貼り付けたポリイミドテープ22上に、テープ状の接着剤21を介して、熱と圧力により接着した銅箔30等の金属箔であって、これをエッチングすることにより形成した電気配線(配線回路パターン)23を具備する。
ポリイミドテープ22と接着剤21には、金型パンチもしくはレーザビームによりビアホール24が形成される。このビアホール24にはハンダボール(図示せず)が接着され、このビアホール24内に面が露出しているハンダボールランド28に接続される。このハンダボールによって、TABテープは半導体装置として電気配線板上に実装される。
TABテープ上には、半導体チップ25がAgペーストまたは接着剤テープにより搭載される。半導体チップ25は、Auワイヤ26により、TABテープ上の銅箔等からなる上記導体パターンの一部として形成されているワイヤボンディングパッド27に電気的に接続される。ワイヤボンディングパッド27は導体パターンの電気配線23により、図示しないハンダボールを接着した上記ハンダボールランド28と電気的に接続される。ワイヤボンディングパッド27は、Auワイヤ26を接続するため、AuとNiによりめっき(Au/Niめっき29)が施される。
上記のTABテープは、製造工程においては、リール・ツー・リールで行われており、製造されたTABテープも通常リールに巻かれている状態である。
納入先の使用目的や製造工程などの用途などにより、上記リール状TABテープを切断し、シート状(短冊状)の形で出荷することもある。
しかし、TABテープは異なる材料の組み合わせにより構成される為、通常幅方向の反りを有しており、このことが半導体装置の組立における各工程での製造の障害となっている。
そこで従来、導体パターンを有するテープキャリアを、シート状(短冊状)テープキャリアに切断し重ね合わせて梱包出荷するに際し、シート状テープキャリアをテープキャリア固有の反りの方向と逆になるように、または導体パターン側が凸になるように押圧する湾曲スペーサを設け、梱包することが提案されている(例えば、特許文献1参照)。
特開2003−112791号公報
しかしながら、より簡便で効果的にTABテープの反りを低減する手段の提供が望まれている。
ここに一般的なTABテープの正面図を図4に示す。TABテープ2は、折り曲げ立体加工が可能というその特徴から分かるように、柔軟な材料であるポリイミド材を基材として用いている。またTABテープは、接着剤21付きのポリイミド樹脂製フィルムをベース材とし、それを細長で長尺のテープ状としておき、それにスプロケットホール1、ビアホール等を規格に基づいてパンチングした後、銅箔をラミネートし、それにフォトレジストやエッチング技術により所望の回路パターンを形成する。
しかし、上記した構成のTABテープによる場合には、ポリイミド製フィルムから成るテープ基材22と銅箔等の導体パターン構成材料の熱膨張率の違いにより、48mm幅TABテープの場合、約5mmの反り8(反り幅d)が発生する。TABテープ2に反り8が発生すると、半導体チップの実装時に、ダイアタッチペースト(DIE ATTACH PASTE)が平坦に塗布できなくなる、またはダイアタッチペーストが塗布できたとしても、樹脂モールド後の加圧時にICチップにクラックが発生する等の不良発生の原因となる。
そこで、本発明の目的は、より簡便、且つ効果的に反りを低減し、テープ反り量の小さな半導体装置用テープキャリアを提供することにある。
本発明は上記目的を達成するために、複数の半導体チップ搭載部を有する長尺状もしくは短冊状のテープキャリアにおいて、テープ幅方向または長手方向の端部に重しを付与する構成としたものであり、その付与したものの重さによってテープの反りを低減することができる。
本発明は、具体的には次のように構成したものである。
請求項1の発明に係る半導体装置用テープキャリアは、複数の半導体チップ搭載部を有する長尺状のテープキャリアにおいて、テープ長手方向端部であってテープ幅方向の端部に、テープ反り量を低減する重しを付与したことを特徴とする。
請求項2の発明に係る半導体装置用テープキャリアは、長尺のTABテープから短冊状に切断された、複数の半導体チップ搭載部を有する短冊状のテープキャリアにおいて、短冊状テープの4隅に、テープ反り量を低減する重しを具備することを特徴とする。
請求項3の発明は、請求項1又は2記載の半導体装置用テープキャリアにおいて、上記重しを、テープの両縁のスプロケットホールより外側に設けたことを特徴とする。
請求項4の発明は、請求項1又は2記載の半導体装置用テープキャリアにおいて、上記重しを、テープの両縁のスプロケットホールより内側で、且つ複数の半導体チップ搭載部が集合したテープ加工領域の外側に設けたことを特徴とする。
請求項5の発明は、請求項3又は4記載の半導体装置用テープキャリアにおいて、上記重しが、塗布により設けた樹脂部(ソルダーレジスト等)から成ることを特徴とする。
請求項6の発明は、請求項3又は4記載の半導体装置用テープキャリアにおいて、上記重しが、テープに貼った金属箔をパターニングして回路パターンを形成する際に残した金属箔から成ることを特徴とする。
請求項7の発明は、請求項6記載の半導体装置用テープキャリアにおいて、上記金属箔にめっきを施したことを特徴とする。
<発明の要点>
本発明では、長尺状又は短冊状の半導体装置用テープキャリアにおいて、そのテープ反り量の低減のために、長尺状テープの長手方向の端部であってテープ幅方向端部に、又は短冊状テープの4隅に、それぞれ重しを設けた構成であるので、簡易的にテープの反りを低減することができる。
上記の重しを設ける場所は、テープの両縁のスプロケットホールより外側であるのが好ましい。しかし、テープの両縁のスプロケットホールより内側に設けることもでき、この場合は複数の半導体チップ搭載部が集合したテープ加工領域(図2の領域A)の外側に設ける。
上記重しは、塗布により設けた樹脂部(ソルダーレジスト等)を重しとして機能させてもよく、また、テープに貼った金属箔をパターニングして回路パターンを形成する際に残した金属箔の部分を重しとして機能させても良い。金属箔による場合は、これにめっきを施して重量を付けることもできる。
本発明によれば、長尺状又は短冊状の半導体装置用テープキャリアにおいて、そのテープ反り量の低減のために、長手方向の端部であってテープ幅方向端部に、又は短冊状テープの4隅に、それぞれ樹脂又は金属箔で重しを設けた構成であるので、TABテープ構成材料に起因する熱膨張差により発生するテープの反りを簡易に低減することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
図1及び図2に、本発明の実施形態を示す。この半導体装置用テープキャリアは、ポリイミド製フィルムから成るテープ基材にスプロケットホール1、ビアホール等をパンチにより打ち抜いた後、このポリイミド材テープに回路形成用銅箔をラミネートし、この銅箔をパターニングして回路パターンを形成すると共に、この銅箔の上に半導体チップ搭載部4(図2参照)を形成した後、テープ幅方向端部もしくは短冊状テープ4隅に、重し3を付与した構成のものである。
図1は、本発明の第一の実施例である長尺状のTABテープの斜視図(a)及びその断面図(b)を示した図面である。2aは、複数の半導体チップ搭載部を有する長尺状のTABテープであり、そのテープ長手方向端部であってテープ幅方向の端部に、テープ反り量を低減する重し3を付与した構成となっている。この重し3は、図1(b)に断面にて示すように、テープの両縁のスプロケットホール1よりテープ幅方向外側に設けられている。
テープ反りを低減させるためにテープ幅方向端部に付する重し3は、塗布により設けたソルダーレジスト等の樹脂部から成る。すなわち、一般的なTABテープ製造方法である接着剤21付きのポリイミド樹脂製絶縁フィルム22をベース材とし、それを細長で長尺のテープ状としておき、それにスプロケットホール1、ビアホール24等を規格に基づいてパンチングした後、銅箔30をラミネートし、それにフォトレジストやエッチング技術により所望の電気配線23の回路パターンを形成した後に、樹脂状のレジスト等をスプロケットホール1の外側にポイント的に塗布することにより、重し3を設けている。しかし、スプロケットホール1の内側でなおかつ複数の半導体チップ搭載部が集合したテープ加工領域(図2の領域A参照)の外側に、ソルダーレジスト等の樹脂を塗布することによって、重し3を設けることもできる。
図2は、本発明の第二の実施例である短冊状のTABテープの正面図を示した図面である。ここでは、長尺のTABテープから短冊状に切断された、複数の半導体チップ搭載部4を有する短冊状のTABテープ2bにおいて、その短冊状テープ2bの4隅に、テープ反り量を低減する重し3をポイント的に設けている。
この図2の実施例において、テープ反りを低減させるためにテープに付する重し3は、TABテープ製造方法において上記銅箔30にエッチング技術により所望の電気配線23の回路パターンを形成する際に、その銅箔(金属箔)の一部を重し3として残し、しかる後に、所定の長さに短冊切断することにより、テープ4隅に重し3を設けるものである。
しかし、図1の実施例の場合と同様に、短冊状TABテープの場合も、ソルダーレジスト等の樹脂を塗布することによって、重し3を設けることもできる。またこのときの重し3は、スプロケットホール1より内側で、且つ複数の半導体チップ搭載部が集合したテープ加工領域Aの外側に、ソルダーレジスト等の樹脂を塗布し、又は金属箔を残すことで設けることができ、これにより、それらの部分を重し3として機能させることができる。
<他の実施例、変形例>
上記実施例で述べた如く、樹脂状のレジスト等を重しとしてテープに付与する構成が最も簡便な反り低減手段となるが、テープ製造時にテープ基材にラミネートする銅箔の幅をスプロケットホールよりも外側になるようにし、回路パターンを形成する際にスプロケットホール外側の銅箔も残るようにデザインをし、その前記銅箔上に例えばめっき(銅めっき等)を施すことによりテープ端部の箇所の重量を増すようにしても良い。
また上記実施例では、短冊状テープの場合、その重しを短冊状テープの4隅に設けるとして説明したが、長尺状テープの製造方法で示したように、短冊に切断する前にテープ端部に重しを付与し、その後に切断することによっても短冊状テープに重しを設けることができる。
<使用方法、応用システムなど>
本発明は、BGA用TABテープに適用した場合に、特に効果的である。すなわち、BGA用TABテープは薄化及びファインピッチ化が可能であるが、柔軟な材料であるポリイミド樹脂製フィルムをテープ基材として用いているため実装時にテープ反りの問題があり、場合によっては銅もしくはステンレスフレームにテープを貼り付けた後に実装を行っていた。しかし、本発明の採用により、BGA用TABテープの反り量が低減できることから、フレーム貼付けの必要がなくなる。このため、BGA用TABテープの場合には、この実装コストの低減を図ることができ、テープ品の拡販が可能となる。
本発明の長尺状のTABテープを示したもので、(a)はその概略図、(b)はその横断面図である。 本発明の短冊状のTABテープを示した正面図である。 一般的なBGA用TABテープの横断面を示した図である。 一般的なTABテープの一例を示す正面図である。
符号の説明
1 スプロケットホール
2 TABテープ
2a 長尺状のTABテープ
2b 短冊状のTABテープ
3 重し
4 半導体チップ搭載部
23 電気配線(配線回路パターン)

Claims (7)

  1. 複数の半導体チップ搭載部を有する長尺状のテープキャリアにおいて、テープ長手方向端部であってテープ幅方向の端部に、テープ反り量を低減する重しを付与したことを特徴とする半導体装置用テープキャリア。
  2. 長尺のTABテープから短冊状に切断された、複数の半導体チップ搭載部を有する短冊状のテープキャリアにおいて、
    短冊状テープの4隅に、テープ反り量を低減する重しを具備することを特徴とする半導体装置用テープキャリア。
  3. 請求項1又は2記載の半導体装置用テープキャリアにおいて、
    上記重しを、テープの両縁のスプロケットホールより外側に設けたことを特徴とする半導体装置用テープキャリア。
  4. 請求項1又は2記載の半導体装置用テープキャリアにおいて、
    上記重しを、テープの両縁のスプロケットホールより内側で、且つ複数の半導体チップ搭載部が集合したテープ加工領域の外側に設けたことを特徴とする半導体装置用テープキャリア。
  5. 請求項3又は4記載の半導体装置用テープキャリアにおいて、
    上記重しが、塗布により設けた樹脂部から成ることを特徴とする半導体装置用テープキャリア。
  6. 請求項3又は4記載の半導体装置用テープキャリアにおいて、
    上記重しが、テープに貼った金属箔をパターニングして回路パターンを形成する際に残した金属箔から成ることを特徴とする半導体装置用テープキャリア。
  7. 請求項6記載の半導体装置用テープキャリアにおいて、
    上記金属箔にめっきを施したことを特徴とする半導体装置用テープキャリア。
JP2004221088A 2004-07-29 2004-07-29 半導体装置用テープキャリア Pending JP2006041301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221088A JP2006041301A (ja) 2004-07-29 2004-07-29 半導体装置用テープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221088A JP2006041301A (ja) 2004-07-29 2004-07-29 半導体装置用テープキャリア

Publications (1)

Publication Number Publication Date
JP2006041301A true JP2006041301A (ja) 2006-02-09

Family

ID=35905955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221088A Pending JP2006041301A (ja) 2004-07-29 2004-07-29 半導体装置用テープキャリア

Country Status (1)

Country Link
JP (1) JP2006041301A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766805A (zh) * 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766805A (zh) * 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法

Similar Documents

Publication Publication Date Title
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US8389334B2 (en) Foil-based method for packaging intergrated circuits
JP5340544B2 (ja) 電子装置およびその製造方法
JP3327252B2 (ja) テープキャリア、tcpおよび液晶表示装置
JP2005286057A (ja) 回路装置およびその製造方法
JP2003059979A (ja) 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ
JP5854449B2 (ja) 電子回路基板
JP2006041301A (ja) 半導体装置用テープキャリア
JP2008130772A (ja) 可撓性配線基板製造用複合積層体およびその製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP2005026636A (ja) 半導体装置及びその製造方法
JP4712373B2 (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JP2008227194A (ja) 半導体装置用テープキャリア及び半導体装置用テープキャリアの製造方法
TWI355703B (en) Tape carrier for semiconductor device and method f
JP7002238B2 (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
JPS5924542B2 (ja) 半導体装置用基板の製造方法
JP2000174168A (ja) 半導体装置
JP4506666B2 (ja) 両面配線テープキャリアの製造方法
JP3783497B2 (ja) 半導体素子搭載用配線テープとそれを用いた半導体装置
JP2959144B2 (ja) リードフレームの製造方法
KR100708033B1 (ko) 반도체 패키지용 섭스트레이트 및 이의 제조방법
JPH1126632A (ja) Bga型半導体装置