JPH1126632A - Ｂｇａ型半導体装置 - Google Patents

Ｂｇａ型半導体装置

Info

Publication number
JPH1126632A
JPH1126632A JP9176936A JP17693697A JPH1126632A JP H1126632 A JPH1126632 A JP H1126632A JP 9176936 A JP9176936 A JP 9176936A JP 17693697 A JP17693697 A JP 17693697A JP H1126632 A JPH1126632 A JP H1126632A
Authority
JP
Japan
Prior art keywords
wiring pattern
stiffener
semiconductor device
base film
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9176936A
Other languages
English (en)
Inventor
Tatsuya Otaka
達也 大高
Hajime Murakami
村上　　元
Osamu Yoshioka
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9176936A priority Critical patent/JPH1126632A/ja
Publication of JPH1126632A publication Critical patent/JPH1126632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 コストダウンを図ると共に、信頼性を向上さ
せること。 【解決手段】 スティフナ用金属シート２，絶縁ベース
フィルム用絶縁テープ１，および配線パターン用金属シ
ート３をラミネートした複合ラミネートシート１３の配
線パターン用金属シート３をエッチングして配線パター
ン３′を形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関し、特に、コ
ストダウンを図ると共に信頼性を向上させることができ
るＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置では、ＩＣ，ＬＳＩ等
の半導体素子の出入力数の増大に伴って、出入力の端子
を平面に配置することにより微細化構造が緩和されるＢ
ＧＡ構造の要求が高まっている。一方、電子関連部品の
価格低下の要求が強まっており、ＢＧＡ型半導体装置も
この要求に応える構造の模索が進んでいる。
【０００３】このような状況下において、現在、高密度
配線が可能なＴＡＢテープを用いたＴａｐｅ−ＢＧＡ構
造の半導体装置が多ピン，小型パッケージを低コストで
実現できるものとして注目を集めている。
【０００４】ところで、Ｔａｐｅ−ＢＧＡ構造の半導体
装置では、ＴＡＢテープの機械的強度および平坦度を維
持するためにＴＡＢテープをスティフナと呼ばれる金属
板に貼り付けている。一般に、スティフナとＴＡＢテー
プ貼り付けは、単層の熱硬化性接着剤、或いは熱硬化性
接着剤／ベースフィルム／熱硬化性接着剤の３層フィル
ムを介して行っている。
【０００５】図４はこの種の従来のＢＧＡ型半導体装置
を示し、ポリイミド製のベースフィルム１４Ａおよびそ
の一面に形成された配線パターン１４Ｂより成るＴＡＢ
テープ１４と、ＴＡＢテープ１４の配線パターン１４Ｂ
の反対側の面に、熱硬化性接着剤１５を介して貼り付け
られたスティフナ２′と、配線パターン１４Ｂ上のはん
だボールを搭載する部分およびワイヤボンディングを行
う部分を除いた領域に対して施され、配線パターン１４
Ｂを保護、絶縁するソルダーレジスト７と、スティフナ
２′の裏面に銀ペースト８を介して固定されたＬＳＩチ
ップ等の半導体素子９と、半導体素子９と配線パターン
１４Ｂの間を接続したボンディングワイヤ１０と、半導
体素子９および配線パターン１４Ｂを封止するレジンモ
ールド１１と、配線パターン１４Ｂの所定の位置に搭載
され、プリント基板等に接合されるはんだボール１２よ
り構成されている。
【０００６】
【発明が解決しようとする課題】しかし、従来のＢＧＡ
型半導体装置によると、ＴＡＢテープとスティフナを単
層の熱硬化性接着剤、或いは熱硬化性接着剤／ベースフ
ィルム／熱硬化性接着剤の３層フィルムを介して貼り付
けて構成されているため、ＴＡＢテープとスティフナの
貼り付けが、スティフナへの接着剤の貼り付け、および
スティフナの接着剤へのＴＡＢテープの貼り付けの２工
程になると共に、材料点数が増加し、コストアップにな
るという問題がある。また、ワイヤボンディング時の温
度で接着剤の硬度、強度が低下したり、接着剤から発生
する硬化反応ガス，分解ガス，残溶剤のアウトガスによ
ってワイヤボンディング性が低下したりすることがあ
り、信頼性が低いという問題もある。
【０００７】従って、本発明の目的はコストダウンを図
ると共に、信頼性を向上させることができるＢＧＡ型半
導体装置を提供することである。
【０００８】
【課題を解決するための手段】本発明は上記問題点に鑑
み、コストダウンを図ると共に、信頼性を向上させるた
め、配線パターンをスティフナ用金属シート，絶縁ベー
スフィルム用絶縁テープ，および配線パターン用金属シ
ートをラミネートした複合ラミネートシートの配線パタ
ーン用金属シートをエッチングして形成したＢＧＡ型半
導体装置を提供するものである。
【０００９】上記絶縁ベースフィルムおよびスティフナ
は、複合ラミネートシートを所定のサイズに打ち抜いて
形成された構成を有することが好ましい。
【００１０】上記スティフナ用金属シートは、厚さ４μ
ｍ以下であり、上記絶縁ベースフィルム用絶縁テープ
は、厚さ１００μｍ以下であり、上記配線パターン用金
属シートは、３５μｍ以下である構成が好ましい。
【００１１】上記複合ラミネートシートは、スティフナ
用金属シート，絶縁ベースフィルム用絶縁テープ，およ
び配線パターン用金属シートを積層して熱間プレスする
ことによってラミネートされた構成を有することが好ま
しい。
【００１２】上記配線パターンは、表面上の所定の位置
に銀めっきが施された構成を有することが好ましい。
【００１３】
【発明の実施の形態】以下、本発明のＢＧＡ型半導体装
置について添付図面を参照しながら詳細に説明する。
【００１４】図１は本発明の第１の実施の形態に係るＢ
ＧＡ型半導体装置を示す。このＢＧＡ型半導体装置は、
厚さ１ｍｍのスティフナ用銅箔，厚さ２０μｍのベース
フィルム用ポリイミド絶縁テープ，および厚さ１８μｍ
の配線パターン用銅箔をラミネートした複合ラミネート
シートを所定のサイズで打ち抜き、且つ、配線パターン
用銅箔をエッチング処理して形成されたベースフィルム
１′，スティフナ２′，および配線パターン３′と、配
線パターン３′の全表面に施された銀めっき５と、銀め
っき５上のはんだボールを搭載する部分およびワイヤボ
ンディングを行う部分を除いた領域に対して施され、配
線パターン３′を保護、絶縁するソルダーレジスト７
と、スティフナ２′の裏面に銀ペースト８を介して固定
されたＬＳＩチップ等の半導体素子９と、半導体素子９
と配線パターン３′の間を接続したボンディングワイヤ
１０と、半導体素子９およびこれと配線パターン３′の
ワイヤボンディング部を封止するレジンモールド１１
と、配線パターン３′の所定の位置に搭載され、プリン
ト基板等に接合されるはんだボール１２より構成されて
いる。
【００１５】以下、図２の(a) 〜(d) および図３の(a)
〜(f) を参照して上記ＢＧＡ型半導体装置の製造手順を
説明する。
【００１６】まず、図２の(a) に示すように、厚さ１ｍ
ｍのスティフナ用銅箔２の上に、厚さ２０μｍのベース
フィルム用ポリイミド絶縁テープ１を、また、ベースフ
ィルム用ポリイミド絶縁テープ１の上に、厚さ１８μｍ
の配線パターン用銅箔３を積層し、これらを熱間プレス
によって成形して複合ラミネートシート１３を得る。
【００１７】次に、図２の(b) に示すように、複合ラミ
ネートシート１３の両面にフォトレジスト４をロールコ
ータ法にて形成し、更に、図２の(c) に示すように、複
合ラミネートシート１３の配線パターン用銅箔３側の面
に所定のパターンで露光し、フォトレジストを所定のパ
ターン形状にする。
【００１８】この後、図２の(d) に示すように、配線パ
ターン用銅箔３に対し、フォトレジスト４をマスクとし
たエッチング処理を施して配線パターン３′を形成し、
更に配線パターン３′の表面に銀めっき５を施す。
【００１９】続いて、ベースフィルム用絶縁テープ１お
よびスティフナ用銅箔２に対し、打ち抜きラインＬ1 に
沿って打ち抜き加工を施して２つの複合ラミネート条１
３Ａを得る。
【００２０】そして、得られた複合ラミネート条１３Ａ
に対し、図３の(a) に示すように、その両端に後工程で
位置決めに用いるパイロットホール６を穿設し、この
後、通常のリードフレーム後処理ラインに流す。
【００２１】リードフレーム後処理ラインでは、まず、
図３の(b) に示すように、銀めっき５上のはんだボール
を搭載する部分およびワイヤボンディングを行う部分を
除いた領域に、ソルダーレジスト７を印刷法によって形
成する。
【００２２】次に、図３の(c) に示すように、ベースフ
ィルム用絶縁テープ１上の所定の位置に銀ペースト８を
介して半導体素子９を固定し、更に、半導体素子９と銀
めっき５の間をボンディングワイヤ１０で接続する。
【００２３】この後、図３の(d) に示すように、半導体
素子９およびこれと配線パターン３′のワイヤボンディ
ング部をレジンモールド１１で封止する。このモールド
はポッティング法によって形成されても良い。
【００２４】最後に、図３の(e) に示すように、銀めっ
き５上の所定の位置にはんだボール１２を搭載し、更
に、打ち抜きラインＬ2 に沿って打ち抜き加工を施して
図１に示すＢＧＡ型半導体装置とする。
【００２５】以上の実施の形態のＢＧＡ型半導体装置
は、ベースフィルム用ポリイミド絶縁テープ１，スティ
フナ用銅箔２，および配線パターン用銅箔３′をラミネ
ートした複合ラミネートシートにエッチング処理とプレ
ス加工を施して形成されているため、製造工程を簡素化
できると共に材料点数を削減でき、コストダウンを図る
ことができる。また、接着剤を用いていないため、信頼
性を向上させることができる。
【００２６】
【発明の効果】以上説明したように、本発明のＢＧＡ型
半導体装置によると、スティフナ用金属シート，絶縁ベ
ースフィルム用絶縁テープ，および配線パターン用金属
シートをラミネートした複合ラミネートシートの配線パ
ターン用金属シートをエッチングして配線パターンを形
成した構成を有しているため、製造工程の簡素化と材料
点数の削減によりコストダウンが図れると共に、信頼性
を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＢＧＡ型半導
体装置を示す断面図。
【図２】第１の実施の形態に係るＢＧＡ型半導体装置の
製造工程を示す断面図。
【図３】第１の実施の形態に係るＢＧＡ型半導体装置の
製造工程を示す断面図。
【図４】従来のＢＧＡ型半導体装置を示す断面図。
【符号の説明】
１ ベースフィルム用ポリイミド絶縁テープ １′ ベースフィルム ２ スティフナ用銅箔 ２′ スティフナ ３ 配線パターン用銅箔 ３′ 配線パターン ４ フォトレジスト ５ 銀めっき ６ パイロットホール ７ ソルダーレジスト ８ 銀ペースト ９ 半導体素子 １０ ボンディングワイヤ １１ レジンモールド １２ はんだボール １３ 複合ラミネートシート １３Ａ 複合ラミネート条 １４ ＴＡＢテープ １４Ａ ポリイミドテープ １４Ｂ 配線パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 平坦性および機械的強度を維持するステ
    ィフナと配線パターンを有した絶縁性ベースフィルムと
    を一体にし、前記スティフナと一体にされた前記絶縁ベ
    ースフィルムの所定の位置に半導体素子を配置して前記
    配線パターンと接続して成るＢＧＡ型半導体装置におい
    て、 前記配線パターンは、スティフナ用金属シート，絶縁ベ
    ースフィルム用絶縁テープ，および配線パターン用金属
    シートをラミネートした複合ラミネートシートの前記配
    線パターン用金属シートをエッチングして形成された構
    成を有することを特徴とするＢＧＡ型半導体装置。
  2. 【請求項２】 前記絶縁ベースフィルムおよび前記ステ
    ィフナは、前記複合ラミネートシートを所定のサイズに
    打ち抜いて形成された構成を有する請求項１記載のＢＧ
    Ａ型半導体装置。
  3. 【請求項３】 前記スティフナ用金属シートは、厚さ４
    μｍ以下であり、 前記絶縁ベースフィルム用絶縁テープは、厚さ１００μ
    ｍ以下であり、 前記配線パターン用金属シートは、３５μｍ以下である
    構成の請求項１記載のＢＧＡ型半導体装置。
  4. 【請求項４】 前記複合ラミネートシートは、前記ステ
    ィフナ用金属シート，前記絶縁ベースフィルム用絶縁テ
    ープ，および前記配線パターン用金属シートを積層して
    熱間プレスすることによってラミネートされた構成を有
    する請求項１記載のＢＧＡ型半導体装置。
  5. 【請求項５】 前記配線パターンは、表面上の所定の位
    置に銀めっきが施された構成を有する請求項１記載のＢ
    ＧＡ型半導体装置。
JP9176936A 1997-07-02 1997-07-02 Ｂｇａ型半導体装置 Pending JPH1126632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9176936A JPH1126632A (ja) 1997-07-02 1997-07-02 Ｂｇａ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9176936A JPH1126632A (ja) 1997-07-02 1997-07-02 Ｂｇａ型半導体装置

Publications (1)

Publication Number Publication Date
JPH1126632A true JPH1126632A (ja) 1999-01-29

Family

ID=16022339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9176936A Pending JPH1126632A (ja) 1997-07-02 1997-07-02 Ｂｇａ型半導体装置

Country Status (1)

Country Link
JP (1) JPH1126632A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH691277A5 (de) * 2000-02-29 2001-06-15 Ascom Ag Verfahren zur Herstellung von Leiterplatten sowie Leiterplatte.
KR100797220B1 (ko) 2006-11-21 2008-01-23 엘에스전선 주식회사 라미네이션 공정을 포함하는 연성 동박 적층판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177315A (ja) * 1992-12-09 1994-06-24 Dainippon Printing Co Ltd 多層リードフレーム
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH09307019A (ja) * 1996-05-13 1997-11-28 Nippon Micron Kk 半導体パッケージの製造方法及び半導体パッケージ
JPH10209364A (ja) * 1997-01-20 1998-08-07 Mitsui High Tec Inc 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177315A (ja) * 1992-12-09 1994-06-24 Dainippon Printing Co Ltd 多層リードフレーム
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH09307019A (ja) * 1996-05-13 1997-11-28 Nippon Micron Kk 半導体パッケージの製造方法及び半導体パッケージ
JPH10209364A (ja) * 1997-01-20 1998-08-07 Mitsui High Tec Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH691277A5 (de) * 2000-02-29 2001-06-15 Ascom Ag Verfahren zur Herstellung von Leiterplatten sowie Leiterplatte.
KR100797220B1 (ko) 2006-11-21 2008-01-23 엘에스전선 주식회사 라미네이션 공정을 포함하는 연성 동박 적층판의 제조 방법

Similar Documents

Publication Publication Date Title
US6768064B2 (en) Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US8487192B2 (en) Printed wiring board and method for manufacturing the same
JP2003068804A (ja) 電子部品実装用基板
JP2008182039A (ja) 多層配線板およびその製造方法
JP2001068512A (ja) スティフナ付きｔａｂテープおよびｂｇａパッケージ
JP2001015629A (ja) 半導体装置及びその製造方法
JPH1126632A (ja) Ｂｇａ型半導体装置
JPH06177315A (ja) 多層リードフレーム
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JPS60100454A (ja) プリント配線板の製法
JP3351312B2 (ja) Ｔ−ｂｇａ用ｔａｂテープの製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JPH08167676A (ja) 半導体装置
JPH06252330A (ja) 配線基板用リードフレーム
JP2666569B2 (ja) 半導体搭載用リード付き基板の製造法
JP2002057173A (ja) 回路装置の製造方法
JP5092284B2 (ja) Ｉｃチップ貼り合わせ用ｔｏｃ用構造体
JPH0278253A (ja) 多層プラスチックチップキャリア
JP3233294B2 (ja) プリント配線板及びその製造方法