JP2005217133A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2005217133A JP2005217133A JP2004021229A JP2004021229A JP2005217133A JP 2005217133 A JP2005217133 A JP 2005217133A JP 2004021229 A JP2004021229 A JP 2004021229A JP 2004021229 A JP2004021229 A JP 2004021229A JP 2005217133 A JP2005217133 A JP 2005217133A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- manufacturing
- wiring board
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
【課題】 半導体装置の信頼性を向上させる。
【解決手段】 配線基板2上に半田を供給し、半導体チップおよび受動部品4を搭載し、リフローにより受動部品4の接続端子4aを配線基板2の基板側端子11aに半田13aを介して接続する。半導体チップに対するワイヤボンディングを行ってから、配線基板2上に半導体チップおよび受動部品4を覆うように封止用樹脂を供給する。半田13aの融点よりも高い温度でベーク処理を行って、半田13aが溶融した状態で封止用樹脂を硬化させて封止樹脂部5aを形成する。温度を常温に低下させると、固化した半田13aと封止樹脂部5aとの間に空間21が形成される。
【選択図】 図14
【解決手段】 配線基板2上に半田を供給し、半導体チップおよび受動部品4を搭載し、リフローにより受動部品4の接続端子4aを配線基板2の基板側端子11aに半田13aを介して接続する。半導体チップに対するワイヤボンディングを行ってから、配線基板2上に半導体チップおよび受動部品4を覆うように封止用樹脂を供給する。半田13aの融点よりも高い温度でベーク処理を行って、半田13aが溶融した状態で封止用樹脂を硬化させて封止樹脂部5aを形成する。温度を常温に低下させると、固化した半田13aと封止樹脂部5aとの間に空間21が形成される。
【選択図】 図14
Description
本発明は、半導体装置の製造技術および半導体装置に関し、特に、配線基板に半導体チップおよび受動部品を搭載し樹脂封止した半導体装置の製造技術に適用して有効な技術に関する。
配線基板上に半導体チップおよび受動部品を搭載し樹脂封止することで半導体装置を製造することができる。
特開平7−161873号公報には、表面実装型の部品が半田付けにより実装されたハイブリッド基板の全面上を樹脂膜により被覆するに際して、該基板上に被覆用の樹脂を注下して該基板上を該樹脂膜で覆った後、該基板を該半田が固形状態を維持し得る該半田の溶融点近傍の温度に上昇させた状態で該樹脂膜の固化を行い、次いで該基板を常温に復帰させて該部品を実装する半田と該樹脂膜との間に選択的に半田退避用の隙間を形成せしめる工程を有するハイブリッドICの製造技術が記載されている(特許文献1参照)。
特開平7−161873号公報
本発明者の検討によれば、次のことが分かった。
配線基板上に半導体チップおよび受動部品を搭載し樹脂封止した半導体装置は、実装基板に半田リフロー(2次実装リフロー)により実装することができる。この2次実装リフローで半導体装置内の受動部品接続用の半田が再溶融して膨張すると、その溶融膨張圧力が封止樹脂部に対して作用し、受動部品と封止樹脂部の界面、または封止樹脂部と配線基板の界面を剥離させ、そこに半田がフラッシュ状に流れ込み、受動部品の両端の接続端子(電極)が半田で繋がって短絡する可能性がある。これは半導体装置の信頼性を低下させる。
また、半田の体積は、融点より低い温度で固体状態にあるときは温度が上昇してもそれ程膨張しない(膨張率が小さい)が、融点以上の温度になり固体状態から液体状態に相変化するときに大きく膨張する。このため、表面実装型の部品が半田付けにより実装されたハイブリッド基板の全面上を樹脂膜により被覆するに際して、半田が固形状態を維持し得る半田の溶融点近傍の温度に上昇させた状態で樹脂膜の固化を行う技術では、半田の常温からの膨張率はそれ程大きくないので、常温に復帰したときに部品を実装する半田と樹脂膜との間に形成される隙間がかなり小さくなる。その後、実装基板に2次実装する際に、半導体装置内で半田が再溶融して液体状態になると、半田と樹脂膜との間に形成されていた隙間よりも更に半田が大きく膨張しようとするので、その溶融膨張圧力が樹脂膜に対して作用し、上記の短絡のような不具合が発生する可能性がある。これは半導体装置の信頼性を低下させる。
本発明の目的は、半導体装置の信頼性を向上することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、受動部品を配線基板に接続するための半田の融点以上の温度で封止樹脂を硬化するものである。
また、本発明は、受動部品を配線基板に接続する半田と硬化した封止樹脂との間に空間を形成したものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の信頼性を向上することができる。また、半導体装置の製造歩留りを向上することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
本実施の形態の半導体装置の製造工程および半導体装置について図面を参照して説明する。図1は、本発明の一実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。図2〜図11は、本発明の一実施の形態である半導体装置の製造工程を示す平面図(上面図)または断面図(側面断面図)である。図2〜図11のうち、図2,図4,図6,図8および図10が平面図(上面図)に対応し、図3は図2と同じ工程中の断面図、図5は図4と同じ工程中の断面図、図7は図6と同じ工程中の断面図、図9は図8と同じ工程中の断面図、図11は図10と同じ工程中の断面図に対応する。また、図6のA−A線の概念的な断面が図7に対応し、図3,図5,図9および図11は、図7と同じ断面が示されている。
本実施の形態の半導体装置1は、配線基板2に表面実装部品(半導体チップ3および受動部品4)が半田実装されるとともに、前記表面実装部品が封止樹脂部5aによって覆われる構造を有するものである。
まず、図2および図3に示されるように、配線基板(モジュール基板)2を準備する(ステップS1)。配線基板2は、例えば、複数の絶縁(誘電体)層と、複数の導体層(配線層)とを積層して一体化した多層基板(多層配線基板)を用いることができる。配線基板2の絶縁層を形成する材料としては、例えばアルミナ(酸化アルミニウム、Al2O3)などのようなセラミック材料を用いることができる。この場合、配線基板2はセラミック多層基板である。配線基板2の絶縁層の材料は、セラミック材料に限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いても良い。配線基板2の導体層を形成する材料としては、例えば銅または銅合金などの導電性および熱伝導性の良い材料などを用いることができる。配線基板2を構成する各導体層(配線層)は、必要に応じて絶縁層に形成されたスルーホール(スルーホール内の導体)を介して電気的に接続されている。また、配線基板2としてプリント配線基板(PCB基板)を用いることもできる。
配線基板2の上面(表面、主面)2aには、配線基板2の最上層の導体層(配線層)として、導電体からなる基板側端子(端子、電極)11が形成されている。配線基板2の下面(裏面、主面)2bには、配線基板2の最下層の導体層(配線層)として、導電体からなる外部接続端子(端子、電極)12が形成されている。配線基板2の上面2aの基板側端子11は、必要に応じて配線基板2の内部の配線層(絶縁層間の配線層)や図示しないスルーホール(スルーホール内の導体)などを介して配線基板2の下面2bの外部接続端子(端子、モジュール電極)12に電気的に接続されている。
配線基板2の基板側端子11には、後述するように、金線などからなるボンディングワイヤがワイヤボンディングされるので、銅または銅合金などからなる各基板側端子11の表面に、金めっき層などを形成しておくこともできる。例えば、基板側端子11を、下層から順に、Cu層とNi下地めっき層と金めっき層との積層構造とすることができる。また、基板側端子11の半田接続すべき領域以外の領域は、半田レジスト層で覆われて絶縁することもできる。
次に、配線基板2の上面2aの基板側端子11のうち、受動部品4を半田接続すべき基板側端子11a上に半田(第1の半田)13aを供給(付与)する(ステップS2)。半田13aは受動部品4の半田接続用の半田である。半田13aは、例えば印刷法または塗布法などを用いて配線基板2の基板側端子11a上に供給することができ、例えば半田ペーストの状態で半田13aを配線基板2上に供給することができる。半田13aとして、鉛(Pb)を含有しない半田である鉛(Pb)フリー半田を用いることが好ましく、例えばSn(スズ)−Sb(アンチモン)系の半田(SnとSbの合金からなる半田)を用いれば更に好ましい。
次に、配線基板2の上面2aの基板側端子11のうち、半導体チップ3を半田接続すべき基板側端子11b上に半田(第2の半田)13bを供給(付与)する(ステップS3)。半田13bは半導体チップ3の半田接続用の半田である。半田13bは、例えば印刷法または塗布法などを用いて配線基板2の基板側端子11b上に供給することができ、例えば半田ペーストの状態で半田13bを配線基板2上に供給することができる。また、配線基板2にキャビティが設けられ、半導体チップをキャビティ内に搭載する場合は、基板側端子11bがキャビティ内に位置するので、ポッティングなどによって基板側端子11b上に半田13bを供給することができる。半田13bは半田13aとは異なる半田(材料)を用いることが好ましく、半田13bの融点が半田13aの融点よりも高ければ、更に好ましい。また、先に配線基板2の基板側端子11b上に半田13bを供給(ステップS3)してから、配線基板2の基板側端子11a上に半田13aを供給(ステップS2)することもできる。また、半田13aと半田13bとに同じ半田を用いる場合は、配線基板2の基板側端子11aおよび基板側端子11b上に同じ工程(例えば同じ半田印刷工程)で半田を供給することもできる。
次に、配線基板2の上面2a上に、能動素子からなる半導体チップ3と受動素子からなる受動部品4とを搭載(配置)する(ステップS4)。
半導体チップ3は能動素子からなり、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、半田接続用のメタライズ処理(Ti-Ni-Au)を蒸着等により施し、その後ダイシングなどにより半導体基板を各半導体チップ3に分離したものである。半導体チップ3の表面には、複数の電極(ボンディングパッド、パッド電極)3aが形成されている。電極3aは、半導体チップ3に形成された半導体素子または半導体集積回路に電気的に接続されている。半導体チップ3は、その表面(半導体素子形成側の主面)が上方を向くように配線基板2上に搭載される。このため、半導体チップ3の裏面(半導体素子形成側の面とは逆側の主面)が配線基板2の基板側端子11bに半田13bを介して対向するように、基板側端子11b上に半導体チップ3が半田13bを介して配置される。
受動部品4は抵抗素子、容量素子またはインダクタ素子などの受動素子からなり、例えばチップ抵抗、チップコンデンサまたはチップインダクタなどのチップ部品である。また、受動部品4は、配線基板2に半田で実装される半田実装型の受動部品である。受動部品4は両端に接続端子(電極)4aを有している。受動部品4の接続端子4aは、例えば、下層から順番に、Ag/Pd電極とNi下地めっき層と半田めっき層とからなる積層構造を有している。受動部品4を配線基板2上に搭載する際には、配線基板2の基板側端子11a(上の半田13a)上に受動部品4の接続端子4aが位置するように、受動部品4を配置する。
次に、リフロー処理(半田リフロー処理、熱処理)を行って、半導体チップ3および受動部品4を配線基板2に半田接続する(ステップS5)。これにより、図4および図5に示される構造が得られる。ステップS5のリフロー処理(熱処理)により、半導体チップ3の裏面が配線基板2の基板側端子11bに、半田(第2の半田)13bを介して接続(接合)され固定される。すなわち、半導体チップ3は、ダイボンド材として半田13bを用いて配線基板2の基板側端子11bに接続(半田接続)される。また、ステップS5のリフロー処理(熱処理)により、受動部品4は、半田(第1の半田)13aを介して配線基板2の基板側端子11aに接続(接合)され、固定される。すなわち、受動部品4の接続端子4aが配線基板2の基板側端子11aに半田13aで接続(半田接続)されて、電気的に接続される。
次に、ワイヤボンディング工程を行って、半導体チップ3の電極3aと配線基板2の上面2aの基板側端子11とを、例えば金(Au)線などの金属細線などからなるボンディングワイヤ14を介して電気的に接続する(ステップS6)。これにより、図6および図7に示される構造が得られる。このワイヤボンディングの際、各ボンディングワイヤ14の一端を半導体チップ3の電極3aに接続し、他端を、配線基板2の基板側端子11のうち、半導体チップ3の電極3aと電気的に接続すべき基板側端子11cに接続する。上記のように、配線基板2の基板側端子11cの表面に金めっき層を形成しておけば、金線を用いたワイヤボンディングが容易になるので、より好ましい。
次に、配線基板2の上面2a上に封止用樹脂(封止樹脂)5を供給(形成)する(ステップS7)。これにより、図8および図9に示される構造が得られる。封止用樹脂5は、配線基板2の上面2a上に半導体チップ3、受動部品4およびボンディングワイヤ14を覆うように形成される。封止用樹脂5は、熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、封止用樹脂5としてフィラーを含むエポキシ樹脂などを用いることができる。封止用樹脂5は、例えば印刷法または塗布法などを用いて配線基板2の上面2a上に供給される。
次に、ベーク処理(熱処理)を行い、封止用樹脂5を硬化させる(ステップS8)。これにより、図10および図11に示される構造が得られる。封止用樹脂5として熱硬化性樹脂材料を用いることで、ステップS8のベーク処理(熱処理)によって封止用樹脂5を硬化させることができる。硬化した封止用樹脂5によって封止樹脂部(封止樹脂)5aが形成される。
また、ステップS7の封止用樹脂5の供給(印刷)後、ステップS8のベーク処理による封止用樹脂5の硬化処理の前に、配線基板2上に供給された封止用樹脂5の脱気(真空脱気)処理を行うことが好ましく、この封止用樹脂5の脱気処理は充分に(比較的長い時間)行うことがより好ましい。ステップS7の封止用樹脂5の供給(印刷)工程で受動部品4と配線基板2との間が封止用樹脂5で充分には満たされずにそこに気泡が存在すると、ステップS8のベーク処理による封止用樹脂5の硬化の際に、その気泡が膨張して受動部品4が外れる可能性があるが、ステップS7の封止用樹脂5の供給(印刷)後、ステップS8のベーク処理による封止用樹脂5の硬化処理の前に、封止用樹脂5の脱気(真空脱気)処理を充分に行うことで、受動部品4と配線基板2との間に気泡が存在するのを防止でき、ステップS8の封止用樹脂5の硬化の際に、受動部品4が外れるのを防止することができる。
本実施の形態では、ステップS8の封止用樹脂5の硬化温度(封止用樹脂5を硬化させるための熱処理温度)T1を、受動部品4を配線基板2の基板側端子11aに半田接続するための半田13aの融点T2以上にする(すなわちT1≧T2とする)。このため、ステップS8の封止用樹脂5の硬化工程(熱処理工程)で、受動部品4を配線基板2の基板側端子11aに半田接続するための半田13a(受動部品4の半田接続用の半田13a)が溶融した状態になる。すなわち、受動部品4の半田接続用の半田13aが溶融した状態(液体状態)で封止用樹脂5を硬化する。ステップS8の封止用樹脂5の硬化温度T1は、例えば250〜280℃程度とすることができる。
図12は、半田13aの温度と体積の関係を示すグラフであり、図12のグラフの横軸が半田13aの温度(任意単位:arbitrary unit)、縦軸がその温度における半田13aの体積(任意単位:arbitrary unit)に対応する。図12のグラフからも分かるように、一般に、半田の体積は、融点(半田13aの場合は融点T2)より低い温度で固体状態にある間は体積変化がそれ程大きくなく、融点より高い温度で液体状態にある間も体積変化がそれ程大きくないが、融点の前後で固体状態から液体状態に相変化するときに体積が大きく変化する。すなわち、半田は、固体状態から液体状態になるときに体積が大きくなり(膨張し)、液体状態から固体状態になるときに体積が小さくなる(収縮する)。融点の前後での(すなわち固体状態から液体状態に変化するときの)半田の体積の変化率は、例えば数%〜20%程度である。
図13は、ステップS8の封止用樹脂5の硬化処理中(封止用樹脂5を硬化させるための熱処理中)の状態を示す要部断面図であり、受動部品4の近傍領域が示されている。また、図14および図15は、ステップS8の封止用樹脂5の硬化処理(封止用樹脂5を硬化させるための熱処理)を終了して温度が常温(室温)に低下した状態を示す要部断面図であり、図14には図13と同じ領域の断面が示されており、図15には図14のB−B線に対応する断面が示されている。すなわち、図13および図14は半導体装置1の受動部品4近傍領域を側方からみたときの断面図に対応し、図15は半導体装置1の受動部品4近傍領域を上方からみたときの断面図に対応する。
ステップS8の封止用樹脂5の硬化工程では、上記のように、封止用樹脂5の硬化温度(封止用樹脂5を硬化させるための熱処理温度)T1を、受動部品4の半田接続用の半田13aの融点T2以上にする(すなわちT1≧T2とする)ので、ステップS8の封止用樹脂5の硬化処理中(封止用樹脂5を硬化させるための熱処理中)は、半田13aが溶融した状態(液体状態)になる。すなわち、ステップS8では、半田13aが溶融した状態で封止用樹脂5を硬化させる。図12のグラフからも分かるように半田13aは溶融するときに大きく膨張する。ステップS8の封止用樹脂5の硬化処理の初期段階では封止用樹脂5は比較的軟らかいので、半田13aが溶融して膨張した分、封止用樹脂5が変形し、溶融した半田13aと封止用樹脂5との間に空間(隙間)は形成されない。この半田13aが溶融した状態で封止用樹脂5が徐々に硬化し、封止樹脂部5aが形成される。封止用樹脂5が充分に硬化して封止樹脂部5aが形成された後、ステップS8の封止用樹脂5の硬化処理(封止用樹脂5を硬化させるための熱処理)を終了し、温度が(例えば常温に)低下すると、溶融していた半田13aは固化し、図12のグラフからも分かるように体積が大きく収縮(減少)する。すなわち、半田13aが液体状態から固体状態に変化したことに伴い、半田13aの体積が小さくなる(収縮する)。半田13aは収縮するが、封止樹脂部5a(封止用樹脂5)は既に硬化しているので、封止樹脂部5aの形状はほとんど変化せず、半田13aの体積が小さくなった分、ステップS8の封止用樹脂5の硬化処理(熱処理)後に固化した半田13aと封止樹脂部5aとの間に空間(隙間、空洞)21が形成される。空間21は、半田13aや封止樹脂部5aの材料が存在しない領域である。
また、ステップS8の封止用樹脂5の硬化のためのベーク処理(熱処理)は、一度で行っても、複数回(例えば1次キュアおよび2次キュアの二度)に分けて行っても良い。例えば1次キュアおよび2次キュアに分けて行う場合は、1次キュアの硬化温度(熱処理温度)を受動部品4の半田接続用の半田13aの融点T2以上にして半田13aが溶融した状態で封止用樹脂5を1次キュアである程度硬化させれば、1次キュアにより上記のような空間21を形成することが可能である。このため、その後の2次キュアでは、受動部品4の半田接続用の半田13aの融点T2より低い硬化温度(熱処理温度)で封止用樹脂5を完全に硬化させることもできる。
ステップS8で封止用樹脂5を硬化させて封止樹脂部5aを形成した後、必要に応じて配線基板を切断するなどして個片に分割(ステップS9)し、半導体装置(モジュール)1を得る(製造する)ことができる。
また、ステップS1で準備された配線基板2が、複数の装置領域(そこから1つの半導体装置1が製造される領域)が形成された多数個取り基板である場合、ステップS2の半田13a供給、ステップS3の半田13b供給、ステップS4の半導体チップ3および受動部品4搭載、ステップS6のワイヤボンディングは、配線基板2の各装置領域に対して行うことができ、ステップS7の封止用樹脂5供給は、封止用樹脂5が配線基板2の各装置領域を覆うようにまたは複数の装置領域を一括して覆うように形成することができ、ステップS9の分割工程では各装置領域に分割して複数の半導体装置1を製造することができる。また、配線基板2に分割用の溝を設けておき、ステップS9の分割工程でその溝に沿って機械的力で分割することもできる。
ステップS9の分割工程の後、電気的特性テストを行って(ステップS10)、半導体装置1が完成する。ステップS10の電気的特性テストで良品として選別されたものが、半導体装置1となる。
製造された(完成した)半導体装置1では、受動部品4を配線基板2に接続する半田13aと封止樹脂部5aとの間に空間(隙間、空洞)21が形成されている。
次に、半導体装置1の実装(2次実装)工程について説明する。図16は、半導体装置1の実装(2次実装)工程を示すプロセスフロー図である。図17は、半導体装置1の実装(2次実装)工程により、半導体装置1が実装基板に実装された状態を示す側面図である。
半導体装置1の配線基板2の下面2bには、出荷先などでの実装基板(プリント配線基板、外部回路基板、マザーボード)31に実装可能なように、半田接続用の外部接続端子12が形成されている。
半導体装置1の出荷先などでは、まず、例えばプリント配線基板(PCB基板)のような実装用の実装基板31を準備し(ステップS11)、その後、実装基板31の端子(実装基板電極)32上に半田(第3の半田)33を供給する(ステップS12)。例えば半田ペーストなどを実装基板31上に印刷することなどにより、半田33を実装基板31上に供給することができる。半田33として、鉛(Pb)を含有しない半田である鉛(Pb)フリー半田を用いることが好ましく、例えばSn(スズ)−Ag(銀)−Cu(銅)系の半田(SnとAgとCuの合金からなる半田)を用いれば更に好ましい。
次に半導体装置1(の配線基板2)を、実装基板31上に搭載(配置)する(ステップS13)。それから、リフロー処理(半田リフロー処理、熱処理)を行って、半導体装置1(の配線基板2)を実装基板31に半田33を介して接続する(ステップS14)。ステップS14のリフロー温度(熱処理温度)T3は、例えば240〜260℃程度とすることができる。ステップS14のリフロー処理により、半導体装置1の配線基板2の下面2bの外部接続端子12が実装基板31の端子32に半田33で接続(半田接続)されて、電気的に接続される。その後、電気的特性テストを行って(ステップS15)、実装完成となる。
ステップS14のリフロー(2次実装リフロー)工程では、半田33を溶融させるが、この際、半導体装置1内の受動部品4の半田接続用の半田13aも再溶融する。半導体装置1内で半田13aが再溶融すると、半田13aの体積が膨張(増大する)。本実施の形態とは異なり、ステップS14のリフロー工程の前に、半田13aと封止樹脂部5aとの間に空間21が形成されておらず、常温(室温)において半導体装置1の封止樹脂部5aと半田13aとが密着した状態であった場合、ステップS14のリフローで半田13aが再溶融して膨張すると、短絡などの不具合が発生する可能性がある。例えば、半田13aが再溶融して膨張すると、その溶融膨張圧力が封止樹脂部5aに対して作用し、受動部品4と封止樹脂部5aの界面、または封止樹脂部5aと配線基板2の界面を剥離させ、そこに半田13aがフラッシュ状に流れ込み、受動部品4の両端の接続端子4aが半田で繋がって短絡に至ってしまう。これは半導体装置の信頼性を低下させる。
それに対して、本実施の形態では、常温(室温)の半導体装置1内において半田13aと封止樹脂部5aとの間に空間(隙間、空洞)21を形成している。このため、ステップS14のリフロー(2次実装リフロー)工程で半導体装置1内の半田13aが再溶融して膨張したとしても、再溶融して膨張した半田13aは空間21に侵入することができるので、封止樹脂部5aに対して半田13aの溶融膨張圧力が作用するのを防止することができる。空間21は、溶融して膨張した半田13aの退避用の空間(空洞)として作用することができる。このため、受動部品4と封止樹脂部5aの界面や封止樹脂部5aと配線基板2の界面が剥離してそこに半田13aがフラッシュ状に流れ込む現象が発生するのを防止でき、受動部品4の両端の接続端子4aが半田で繋がって短絡するのを防止することができる。従って、半導体装置の信頼性を向上することができる。また、半導体装置の製造歩留りを向上し、製造コストを低減できる。
また、本実施の形態とは異なり、ステップS8の封止用樹脂5の硬化温度(封止用樹脂5を硬化させるための熱処理温度)T1を、受動部品4の半田接続用の半田13aの融点T2よりも低く(すなわちT1<T2に)した場合、次のような不具合が生じてしまう。図12のグラフからも分かるように、半田の体積は、融点より低い温度で固体状態にあるときは温度が上昇してもそれ程膨張しない(膨張率が小さい)が、融点以上の温度になり固体状態から液体状態に相変化するときに大きく膨張する。このため、本実施の形態とは異なり、ステップS8の封止用樹脂5の硬化温度T1を、受動部品4の半田接続用の半田13aの融点T2よりも低く(すなわちT1<T2に)して、受動部品4の半田接続用の半田13aが固体状態で封止用樹脂5を硬化させた場合、半田13aの常温からの膨張率はそれ程大きくないので、ステップS8後に常温に低下(復帰)したときに、封止樹脂部5aと半田13aとの間に形成される空間は非常に小さいものとなる。従って、ステップS14のリフロー(2次実装リフロー)工程で半導体装置1内の半田13aが再溶融して液体状態になると、再溶融した半田13aはその小さな空間を満たし更に大きく膨張しようとするので、封止樹脂部5aに対して半田13aの溶融膨張圧力が作用し、受動部品4と封止樹脂部5aの界面や封止樹脂部5aと配線基板2の界面が剥離してそこに半田13aがフラッシュ状に流れ込むなどして短絡などの不具合が発生してしまう可能性がある。これは半導体装置の信頼性を低下させる。
それに対して、本実施の形態では、ステップS8の封止用樹脂5の硬化温度(封止用樹脂5を硬化させるための熱処理温度)T1を、受動部品4の半田接続用の半田13aの融点T2以上(すなわちT1≧T2)にしている。このため、受動部品4の半田接続用の半田13aが溶融して大きく膨張した状態で封止用樹脂5が硬化するので、ステップS8後に常温に低下(復帰)したときに、半導体装置1内において半田13aと封止樹脂部5aとの間に充分な大きさの空間21を形成することができる。従って、ステップS14のリフロー(2次実装リフロー)工程で半導体装置1内の半田13aが再溶融して膨張しても、再溶融した半田13aは空間21に侵入するだけで、封止樹脂部5aに対して溶融膨張圧力を作用させず、上記の短絡のような不具合が発生するのを確実に防止することができる。これにより、半導体装置の信頼性を向上することができる。また、半導体装置の製造歩留りを向上し、製造コストを低減できる。
また、本実施の形態では、ステップS8の封止用樹脂5の硬化温度T1をステップS14のリフロー温度(2次実装リフロー温度、熱処理温度)T3以上(すなわちT1≧T3)とすれば、より好ましい。図12のグラフからも分かるように、半田13aの体積は、固体状態から液体状態へ相変化したときに大きく膨張するが、その後も温度が上昇すると液体状態の体積が少しずつ大きくなる。このため、ステップS8の封止用樹脂5の硬化温度T1をステップS14のリフロー温度T3以上(すなわちT1≧T3)とすれば、形成された空間21の体積を、ステップS14の半田リフロー(2次実装リフロー)工程で再溶融した半田13aの膨張を充分に吸収できる大きさにすることができ、再溶融した半田13aが封止樹脂部5aに対して溶融膨張圧力を作用させるのをより確実に防止することができる。
また、本実施の形態では、ステップS8の封止用樹脂5の硬化温度T1を調整する(すなわちT1≧T2にする)ことで、ステップS8後の半導体装置1内において固化した半田13aと封止樹脂部5aとの間に空間21を形成することができる。このため、ステップS14のリフロー(2次実装リフロー)工程で再溶融して膨張した半田13aの退避用の空間として作用する空間21を容易かつ低コストで形成することができる。
図18は、エポキシ樹脂とシリコーン樹脂の温度特性の一例を示すグラフ(特性図)である。図18のグラフの横軸は温度に対応し、図18のグラフの縦軸は弾性率に対応する。
図18のグラフからも分かるように、エポキシ樹脂はシリコーン樹脂に比較して弾性率が高い。このため、エポキシ樹脂のような高弾性率の樹脂材料を封止樹脂部5a(封止用樹脂5)の材料として用いることで、半導体装置1の強度を向上でき、例えば半導体装置1を落下したときの強度または耐久性を高めることができる。しかしながら、半導体装置1の強度を高めるためにエポキシ樹脂のような高弾性率の樹脂材料を封止樹脂部5a(封止用樹脂5)の材料として用いた場合、ステップS14のリフロー工程で半田13aが再溶融して膨張し、その溶融膨張圧力が封止樹脂部5aに作用すると、封止樹脂部5aは再溶融した半田13aの溶融膨張圧力を吸収できずに、上記の短絡のような不具合が発生しやすい。
本実施の形態では、封止樹脂部5a(封止用樹脂5)の材料としてエポキシ樹脂のような比較的弾性率が高い樹脂材料を用いたとしても、ステップS14のリフロー(2次実装リフロー)工程において、半導体装置1内で再溶融した半田13aは空間21に侵入するだけで、封止樹脂部5aに対して溶融膨張圧力を作用させず、上記の短絡のような不具合が発生するのを防止することができる。このため、本実施の形態は、封止樹脂部5a(封止用樹脂5)の材料としてエポキシ樹脂のような比較的弾性率が高い樹脂材料を用いる場合(すなわち封止樹脂部5a(封止用樹脂5)がエポキシ樹脂を含む場合)に適用すれば、より有効である。封止樹脂部5a(封止用樹脂5)の材料としてエポキシ樹脂のような比較的弾性率が高い樹脂材料を用いることで、半導体装置1の強度を向上でき、例えば半導体装置1を落下したときの強度または耐久性を高めることができる。
また、本実施の形態では、ステップS14のリフロー(2次実装リフロー)工程で半導体装置1内の半田13aが再溶融して膨張したときの不具合を防止できるので、ステップS14のリフロー温度(熱処理温度)T3を比較的高くし、受動部品4の半田接続用の半田13aの融点T2以上(T3≧T2)とする場合に適用すれば、より有効である。本実施の形態では、ステップS14のリフロー(2次実装リフロー)工程において、半導体装置1の2次実装用の半田33に鉛(Pb)フリー半田を用いて比較的高い温度(例えば240〜260℃)でリフローを行うことが可能である。そのような温度でリフロー(2次実装リフロー)を行っても、半導体装置1内で再溶融した半田13aは空間21を埋めるだけでそれ以上広がることはなく、半導体装置1内で半田13aがフラッシュするのを防止できる。このため、高い信頼性を有するモジュール製品を製造することができる。また、半導体装置の実装基板への2次実装を比較的融点が高い鉛フリー半田を用いて行うことが可能になる。
また、本実施の形態では、半導体チップ3の半田接続用の半田13bは受動部品4の半田接続用の半田13aとは異なる半田(材料)を用いることが好ましく、半導体チップ3の半田接続用の半田13bの融点T4が受動部品4の半田接続用の半田13aの融点T2よりも高ければ(T4>T2)より好ましく、半導体チップ3の半田接続用の半田13bの融点T4がステップS8の封止用樹脂5の硬化温度T1よりも高ければ(T4>T1)更に好ましい。ステップS8の封止用樹脂5の硬化工程で半導体チップ3接続用の半田13bが溶融すると、半田13b中にボイドが生じやすくなり、これは半導体装置1における半導体チップ3の熱抵抗(半導体チップ3の熱を半田13bを介して配線基板2の基板側端子11bに伝導させる経路の熱抵抗)を増大させてしまう可能性がある。本実施の形態では、上記のように半田13bとして高融点の半田を用いることで(すなわちT4>T1とすることで)、ステップS8の封止用樹脂5の硬化工程で半導体チップ3接続用の半田13bが溶融するのを防止でき、半田13b中にボイドが発生するのを防止し、半導体装置1における半導体チップ3の熱抵抗(半導体チップ3の熱を半田13bを介して配線基板2の基板側端子11bに伝導させる経路の熱抵抗)を低減することができる。従って、半導体装置の性能を向上することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、例えば、配線基板に半導体チップおよび受動部品を搭載し樹脂封止した半導体装置の製造技術および半導体装置に適用できる。
1 半導体装置
2 配線基板
2a 上面
2b 下面
3 半導体チップ
3a 電極
4 受動部品
4a 接続端子
5 封止用樹脂
5a 封止樹脂部
11 基板側端子
11a 基板側端子
11b 基板側端子
11c 基板側端子
12 外部接続端子
13a 半田
13b 半田
14 ボンディングワイヤ
21 空間
31 実装基板
32 端子
33 半田
2 配線基板
2a 上面
2b 下面
3 半導体チップ
3a 電極
4 受動部品
4a 接続端子
5 封止用樹脂
5a 封止樹脂部
11 基板側端子
11a 基板側端子
11b 基板側端子
11c 基板側端子
12 外部接続端子
13a 半田
13b 半田
14 ボンディングワイヤ
21 空間
31 実装基板
32 端子
33 半田
Claims (20)
- (a)配線基板を準備する工程、
(b)前記配線基板上に第1の半田を供給する工程、
(c)前記配線基板上に、能動素子からなる半導体チップと受動素子からなる受動部品とを配置する工程、
(d)前記受動部品を前記第1の半田を介して前記配線基板に接続する工程、
(e)前記配線基板上に封止樹脂を供給する工程、
(f)前記封止樹脂を硬化する工程、
を有し、
前記(f)工程の前記封止樹脂の硬化温度が、前記第1の半田の融点以上であることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(f)工程では、前記第1の半田が溶融した状態で前記封止樹脂を硬化させることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(d)工程では、熱処理により、前記受動部品を前記第1の半田を介して前記配線基板に接続することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(f)工程後に、前記受動部品および前記配線基板を接続する前記第1の半田と前記封止樹脂との間に空間が形成されることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1の半田が鉛フリー半田であることを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記第1の半田がSn−Sb系の半田であることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記封止樹脂がエポキシ樹脂を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(b)工程では、前記配線基板上に前記第1の半田と第2の半田が供給され、
前記(d)工程では、前記受動部品が前記第1の半田を介して前記配線基板に接続され、前記半導体チップが前記第2の半田を介して前記配線基板に接続され、
前記第1の半田と前記第2の半田とが異なることを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記第2の半田の融点が、前記第1の半田の融点よりも高いことを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記第2の半田の融点が、前記(f)工程の前記封止樹脂の硬化温度よりも高いことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(f)工程の前記封止樹脂の硬化温度が250〜280℃であることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(f)工程後に、
(g)実装基板上に第3の半田を供給する工程、
(h)前記実装基板上に前記配線基板を配置する工程、
(i)熱処理により、前記配線基板を前記第3の半田を介して前記実装基板に接続する工程、
を更に有することを特徴とする半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記(f)工程の前記封止樹脂の硬化温度が、前記(i)工程の前記熱処理の温度以上であることを特徴とする半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記第3の半田が鉛フリー半田であることを特徴とする半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記第3の半田がSn−Ag−Cu系の半田であることを特徴とする半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記(i)工程の前記熱処理の温度が、前記第1の半田の融点以上であることを特徴とする半導体装置の製造方法。 - 請求項16記載の半導体装置の製造方法において、
前記(b)工程では、前記配線基板上に前記第1の半田と第2の半田が供給され、
前記(d)工程では、前記受動部品が前記第1の半田を介して前記配線基板に接続され、前記半導体チップが前記第2の半田を介して前記配線基板に接続され、
前記第2の半田の融点が、前記(f)工程の前記封止樹脂の硬化温度および前記(i)工程の前記熱処理の温度よりも高いことを特徴とする半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記(i)工程の前記熱処理の温度が240〜260℃であることを特徴とする半導体装置の製造方法。 - 配線基板と、
前記配線基板上に配置された能動素子からなる半導体チップと、
前記配線基板上に配置され、鉛フリー半田からなる第1の半田を介して前記配線基板に接続された受動素子からなる受動部品と、
前記配線基板上に前記受動部品および前記半導体チップを覆うように形成され、エポキシ樹脂を含む封止樹脂と、
を有し、
前記受動部品を前記配線基板に接続する前記第1の半田と前記封止樹脂との間に空間が形成されていることを特徴とする半導体装置。 - 請求項19記載の半導体装置において、
前記半導体チップが第2の半田を介して前記配線基板に接続され、前記第2の半田の融点が前記第1の半田の融点よりも高いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004021229A JP2005217133A (ja) | 2004-01-29 | 2004-01-29 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004021229A JP2005217133A (ja) | 2004-01-29 | 2004-01-29 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005217133A true JP2005217133A (ja) | 2005-08-11 |
Family
ID=34904933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004021229A Pending JP2005217133A (ja) | 2004-01-29 | 2004-01-29 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005217133A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250943A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi Metals Ltd | 半導体装置 |
-
2004
- 2004-01-29 JP JP2004021229A patent/JP2005217133A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250943A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi Metals Ltd | 半導体装置 |
US7948059B2 (en) | 2006-03-17 | 2011-05-24 | Hitachi Metals, Ltd. | Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7674362B2 (en) | Method for fabrication of a conductive bump structure of a circuit board | |
CN103066051B (zh) | 封装基板及其制作工艺、半导体元件封装结构及制作工艺 | |
JP6687343B2 (ja) | 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法 | |
JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
WO2007102358A1 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
US20050224934A1 (en) | Circuit device | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
US20030160339A1 (en) | Electronic component and fabrication method thereof | |
JP2005217133A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2005026364A (ja) | 混成集積回路 | |
JP3634709B2 (ja) | 半導体モジュール | |
JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JP3417292B2 (ja) | 半導体装置 | |
JPH10313170A (ja) | 配線基板 | |
US9171818B2 (en) | Package structure and the method to manufacture thereof | |
KR100447895B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
JP2006310415A (ja) | モジュール | |
KR100746632B1 (ko) | 플립칩 패키지 구조 및 패키징 방법 | |
KR20070063119A (ko) | 플립칩 실장용 기판의 제조방법 | |
JP4963890B2 (ja) | 樹脂封止回路装置 |