CN1359150A - 球脚阵列封装基板及其制造方法 - Google Patents

球脚阵列封装基板及其制造方法 Download PDF

Info

Publication number
CN1359150A
CN1359150A CN 02101667 CN02101667A CN1359150A CN 1359150 A CN1359150 A CN 1359150A CN 02101667 CN02101667 CN 02101667 CN 02101667 A CN02101667 A CN 02101667A CN 1359150 A CN1359150 A CN 1359150A
Authority
CN
China
Prior art keywords
pattern
substrate
heat dissipating
ball
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 02101667
Other languages
English (en)
Other versions
CN1183588C (zh
Inventor
何昆耀
宫振越
董林洲
傅耀生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 02101667 priority Critical patent/CN1183588C/zh
Publication of CN1359150A publication Critical patent/CN1359150A/zh
Application granted granted Critical
Publication of CN1183588C publication Critical patent/CN1183588C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种球脚阵列封装基板及其制造方法,其中基板的一面具有单一图案层,用以使焊锡球连接于导线图案,一散热层结合于基板的另一面,散热层提供BGA基板的接地图案及/或电源图案,用以分散该基板图案层的接地图案和/或电源图案所需面积,其中基板的接地焊锡球和/或电源焊锡球是利用填满贯穿孔的导电胶来与该散热层相连接。其散热层不仅是散热层,同时可作为接地图案及电源图案,因此,可分散基板图案层所需要的接地图案及电源图案所需的面积,增加布局设计的弹性,散热性。

Description

球脚阵列封装基板及其制造方法
技术领域
本发明揭露一种有关于BGA(ball grid array)的封装技术，特别是指具有散热层(heat sink layer)之BGA基板的封装技术，该散热层可利用导电穿孔与接地焊锡球(Solder ball for ground)或电源焊锡球(solderball for power)相连接，或者可包含电源图案和接地图案，并分刖利用导电穿孔与电源焊锡球(Solder ball for Power)和接地焊锡球(Solder ballfor ground)相连接。
背景技术
随着集成电路(集成电路)制程的进步，由于晶元(die)整体尺寸缩小，降低单位成本，已成趋势，半导体业者更期待某些方面的性能，例如执行速度，可因此而获得显着改善，而且单一晶片可以注入更多的功能。然而，晶元尺寸缩小，虽增加晶片功能，组件却不减反增的情况下，导致内连接导线却更加密集，因此，衍生的寄生电容与内联机阻值的增加，都使晶片性能下降。
为解决上述问题，半导体制造业，除了利用低阻值的铜导线取代传统的铝导线来降低导线阻值，更寻求低介电常数介电层解决寄生电容的问题。另一具有对成本与性能有直接关键性影响的是封装技术。因为可以想到当晶片组件增加以注入新的功能时，势必大量增加输出入端子以因应和是统的连接，同时晶片的功率消耗与散热问题也因此更加突显。为克服上述问题，即便是新一代的覆晶封装技术与球脚数组(BGA)封装技术也需要加以检讨。
图1-8，为习知包含散热层的BGA封装基板制程。步骤如下：首先请参考图1，一基板5压合一铜箔8，并形成TAB贯通孔(sprocket hole)10于基板5的边界内，TAB贯通孔10便利于基板5在输送带上的传输。基板5可以是BT(bismaleimide-triazine)或玻璃纤维、强化环氧树脂、聚醯氨等绝缘性基板其中之一。对T-BGA而言，典型的基板上都只有一层金属图案，铜箔8是用以定义导线图案及锡球的连接图案。
随后如图2所示，TAB贯通孔10表面先去毛边(desmear)、化学抛光等。接着，形成光阻(图未示)于铜箔8上，并施以微影制程以定义图案。经显影后，再以光阻图案作为蚀刻罩幕以蚀刻铜箔形成电导线图案及/或焊锡球之连接图案20。最后再剥除光阻。
随后，如图3所示，再覆盖一背胶膜25于基板5背面，用以防止防焊绿漆(solder mask)粘附。随后再形成具绝缘性及防止粘附焊锡的防焊漆3o层于铜箔8上。再经微影制程及显影步骤将铜箔8焊锡球的连接图案20上的防焊绿漆去除。
请参见图4，接着，进行电镀制程，用以在铜箔8上依序形成镍及金膜层35。紧接着，再去除背胶膜25。
请参见图5，将基板划割，随后，再粘贴一粘着层42于基板5背面。再将基板核心区域材料切除，以形成容置晶片的凹陷区40。必要时也可形成总线贯穿孔及组件贯穿孔，最后，再将焊锡球以网板印刷方式形成于金膜层35上。其结果如图5所示。
传统制程为形成散热层，需要再将散热片一片接一片粘贴上去。因此，不但耗时，且效果有限。因为散热片55是隔着一层绝缘基板与正面图案层的电源电导线或接地电导线遥对，彼此没有连接。
图6、7，所示为3M公司的方法，3M公司在TAB贯穿孔10形成后，TAB贯穿孔10内再利用无电电镀的电镀方式使基板图案正面与散热层导通。不过，上述连接，也并未充分使图案层的散热效果发挥，毕竟，连接电压的电导线或接地的电导线并没有连接至散热层。
因此，习知技术所制作的BGA基板散热层效果不佳，且未加以进一步利用。本发明将提供新的BGA基板架构，改善上述问题，并提供相应的制造方法。
发明内容
本发明的目的是要是提供一种球脚阵列封装基板及其制造方法。
本发明的另一目的，是应用贯穿孔使BGA基板图案层与散热层的接地图案与/或电源图案相连接。由于散热层的导通，使BGA基板图案的接地图案与/或电源图案分散于散热层，进而增加导线布线面积或可减少BGA基板面积。
本发明的技术方案是：一种球脚阵列封装基板，在BGA基板的一面具有连接焊锡球的单一图案层，而散热层结合于该基板的另一面，其特征在于：
该散热层除提供BGA基板散热外，同时也提供该BGA基板的接地及/或电源图案，用以分散该BGA基板图案层的接地和/或电源图案所需之面积，其中该BGA基板的接地和/或电源锡球是利用填满导电胶的贯穿孔来与该散热层相连接。其中：
所述导电胶至少包含银胶、铜胶其中之一。
所述不粘膜是与导电胶不具亲和性的薄膜。
所述不粘膜至少包含聚乙烯膜、聚丙烯膜、聚脂膜或亚克力树脂其中之一种。
一种球脚阵列封装基板的制作方法，至少包含以下步骤：
提供一BGA基板，该基板上、下两面各有一层不粘膜；
在该基板中形成若干个贯穿孔及一凹陷区，该贯穿孔是形成于该基板预定的接地焊锡球位置，而凹陷区是用来置放一晶片；
该基板的贯穿孔中注满导电胶；
去除不粘膜；
在该基板上、下两面分别形成一散热层及一铜箔；
在该铜箔上形成该BGA基板焊锡球连接的图案与导线图案；
在该散热层上涂布黑色油漆；
在该凹陷区内形成一黑氧化层；
在包含该BGA基板焊锡球连接的图案与导线图案上涂布防焊绿漆；
施以微影制程，用以裸露该BGA基板焊锡球连接的铜箔图案；
施以电镀制程，用以在该铜箔图案上镀镍膜及金膜；
在该金膜上形成焊锡球；
将该晶片置于黑氧化层上，并用导线将该晶片上的接触垫与该BGA基板焊锡球连接的图案与导线图案相连接。其中：
所述至少包含银胶、铜胶其中之一的导电胶，是以刮刀或滚筒印刷其中之一种注入于贯穿孔中。
所述散热层是在涂布黑色油漆之前，可先在散热层镀上镍层。
一种球脚阵列封装基板的制作方法，至少包含以下步骤：
提供一基板，该基板的一面包含有一层铜箔，且上、下两面各有一层不粘膜；
在该基板中形成若干个贯穿孔及一凹陷区，该贯穿孔是形成于该基板预定的接地焊锡球及电源焊锡球位置，该凹陷区是用来置放一晶片；
该基板的贯穿孔中形成导电胶；
去除不粘膜；
在该基板不含铜箔的另一面形成一散热层；
在该凹陷区形成一黑氧化层；
对该铜箔图案化，以形成讯号图案及连接电源锡球与接地锡球的图案区块于其中；
对该散热层图案化，以形成接地图案及电源图案于其中；
在该散热层上形成黑色油墨；
在该基板包含讯号图案的一面上形成防焊绿漆；
施以微影制程，以裸露部分之铜箔图案，该部分之铜箔图案是用以连接电源锡球与接地锡球；
施以电镀制程，用以在该裸露的铜箔图案上依序镀镍膜及金膜；
在该金膜上形成锡球，使该基板的接地锡球及电源锡球可通过该基板贯穿孔的导电胶，分别连接至该散热层的接地图案及电源图案；
将该晶片置于黑氧化层上，并用导线将该晶片上的接触垫与该BGA基板焊锡球连接的图案与导线图案相连接。其中：
所述对该铜箔图案化及该散热层图案化，是利用微影及蚀刻制程进行的。
所述至少包含银胶、铜胶其中之一的导电胶，是以刮刀或滚筒印刷其中的一种导电胶注入该贯穿孔。
本发明的有益效果：
1.将基板上接地及/或接电源的导电锡球和电导线利用若干个贯穿孔与散热片连接，因此，有利于基板的散热。
2.上述连接基板正反面的贯穿孔是利用挤入导电胶的方式，比一般贯通孔采用电镀方式形成方法更加方便和便宜。其中为防止不需要连接的部分粘上导电胶，使用不粘膜层。因此勿须担心，铜箔正面粘上导电胶。
3.由于本发明是以热压合方式将基板上所需要的图案和散热层(包含其图案)一气呵成。不需要将散热片一片片的粘附方式粘附于基板。故可节省人力和物料。
4.本发明的散热层不仅是散热层，同时可作为接地图案及电源图案，因此，可分散BGA基板图案层所需要的接地及电源图案所需的面积。可增加布局设计的弹性。
附图说明
图1-6、为传统BGA基板的制作工艺流程图，散热层与BGA图案层之间并没有连接。
图7、8，为另一种习知技术所制作的BGA基板的制作工艺流程图，基板的BGA图案层仅由TAB贯通孔连接散热层。
图9-20，为本发明第一实施例之方法的制作工艺流程图，其BGA图案层中，散热层由若干个导电贯穿孔连接BGA图案层的接地焊锡球。
图21，为本发明第一、二实施例之方法制作的BGA基板之架构图。
图22-25，为本发明第二实施例之方法制作BGA基板的工艺流程图，图中仅显示与第一实施例工艺流程不同的部分。
图26-35，为本发明第三实施例之方法制作BGA基板的工艺流程图，BGA图案层中，接地焊锡球及电源焊锡球由贯穿孔分别连接至散热层的接地图案与电源图案。
图36，为本发明第三实施例之方法制作的BGA基板之架构图。
具体实施方式
有鉴于发明背景技术所述，习知技术中粘贴于基板的散热层，是隔着基板与图案层相对应，因此，可达到的散热效果必定有限。传统BGA基板即使有连接，例如，3M公司的专利，一片基板也只利用了传送带上所保留的约8个贯通孔(sprocket hole)而已，可增加的散热效果有限。有鉴于此，
本发明提供改良的球脚阵列封装基板及其制造方法，可以解决上述问题。
参见图9-20，本发明第一实施例之方法制作BGA基板的工艺流程如下：
首先，参见图9，在基板205的两面先各粘贴一层不粘膜(releasefilm)210a，210b。不粘膜选用与导电胶不具亲和性的薄膜，例如聚乙烯膜(polyethylene film)、聚丙烯膜(polyacryline film)、聚脂膜(PET)或亚克力(acrylic)树脂，其中的任一种皆可。随后，以CO2雷射钻孔，以形成贯穿孔215、切割基板以便在基板205之中形成凹陷区220。请注意贯穿孔215之位置是设于预定的接地焊锡球(solder ball for ground)位置。接着，如图10所示，将导电胶225以滚筒印刷方式或刮刀挤入贯穿孔215内。由于基板205上具有不粘膜210a、210b，因此只有贯穿孔215粘附导电胶225，而形成如图10所示的铆钉状。随后，以刮板移除高于基板205表面的导电胶225。紧接着，再去除不粘膜210a，保留不粘膜210b，结果如图11所示。请参见图12、13，利用热压合法，在基板205上形成一较厚的铜箔，作为散热层230。接着在凹陷区220表面形成一黑氧化层235，黑氧化层235具有增加晶片固定于凸陷区的固定功能。
请参见图14，接着，去除不粘膜层210b。将第二铜箔206压合于基板205不具散热层的一面，作为BGA基板的导电图案层。随后如图15所示，形成负型光阻245，并以光罩250a及250b作为微影罩幕，再施以曝光制程以定义图案。再经显影制程形成如图16所示的光阻图案245c、245a、245b。请注意由于散热层230上是透光的罩幕250a，因此光阻照光后光阻245c将不会被显影去除。而第二铜箔206上除了焊锡球连接的光阻图案245a外，并有电导线(conductive trace)的光阻图案245b作为蚀刻罩幕。
请参见图17，再以光阻图案245c、245a、245b为罩幕，以酸性溶液或电浆蚀刻第二铜箔206以形成图案层206a。最后再移除光阻图案245c、245a、245b。
紧接着，如图18所示，以黑色油墨252涂布于散热层230上作为绝缘层。请注意涂布黑色油墨于该散热层之前，可选择性的先在散热层230镀上镍层。接着再涂布防焊绿漆(solder mask)255于图案层206a上。
请参见图19，再以光罩图案260进行曝光及显影制程，裸露锡球所要连接的铜箔处。最后以电镀制程依序镀镍及金膜270于裸露的铜箔上，其结果如图20所示。最后将锡球以网板印刷方式接种于镀金膜层270上。晶片275安置于凹陷区220，并将晶片275上的接触垫以导线引脚280连接于图案层206a上。最后，再以树脂285将晶片275及导线包覆，得到如图21所示的结构。
上述的制程程序中，部分步骤是可以更换先后顺序而不影响最后的结果。
请参见图22，发明第二实施例之方法，在将导电胶225注入贯通孔215，并以刮板移除高于基板205表面的导电胶和去除不粘膜210a，210b后(参见图10)，即将铜箔206及散热层230同时压合于基板205的两面。
接着，如图23所示，利用微影技术，形成光阻图案245a、245b及245c。
随后，如图24所示，再进行蚀刻，以光阻图案245a、245b及245c为罩幕形成图案层206a，用以形成连接焊锡球的图案层及导线图案。
接着，如图25所示，涂布黑色油墨252于散热层230上作为绝缘层。再形成一护膜232粘贴于图案层206a上。随后，再形成黑氧化层235于凹陷区220之中。
随后，将护膜232撕去。如第一实施例所述方法涂布防焊绿漆255及进行微影制程，以裸露连接焊锡的铜箔，再镀镍及金膜，并进行焊锡球的连接。其结果如图21所示。
既然基板的散热层与图案层可由导电贯穿孔相连接，BGA基板上图案层的若干电源图案和接地图案则可分配至基板的散热层上。因此，本发明第三实施例的方法，详述如下：
首先，请参见图26，在包含一层铜箔206(基板正面)的基板205的两面先各粘贴一层不粘膜层(release film)210a、210b。不粘膜是选用与导电胶不具亲和性的薄膜。例如：聚乙烯膜(polyethylene film)、聚丙烯膜(polyacryline film)、聚脂膜(PET)或亚克力(acrylic)树脂其中之一种皆可。随后，以CO2雷射钻孔，以形成贯穿孔215，及切割基板以便在基板205之中形成凹陷区220，如图27所示。请注意贯穿孔215之位置是设于预定的球脚接地(ball-grid for ground)位置及预定的球脚电源(ball-grid for power)位置。接着，如图28所示，将导电胶225以滚筒印刷方式或刮刀挤入贯穿孔215内。由于基板205上、下两面分别含不粘膜层210a、210b，因此只有贯穿孔215附进粘附导电胶225，而形成如图28所示的铆钉状。
随后，以刮板移除高于基板205表面的导电胶。紧接着，再去除不粘膜层210b，210a，结果如图29所示。
请参见图30，利用热压合法，在基板上形成另一较厚之铜箔作为散热层230。接着，在基板205的铜箔206及散热层230上各粘贴一护膜232。随后，再将黑氧化层235涂布于凹陷区220表面，黑氧化层235具有粘附晶片并使其固定于凹陷区220的功能。
请参见图31，接着，在去除护膜232后，再分别在散热层230及铜箔206上涂布负型光阻245，再以光罩250a及250b作为微影罩幕，再施以曝光制程以定义图案。请注意，光罩250a的图案包含电源图案/接地图案。而光罩250b的图案包含讯号图案及电源/接地图案。
如图32所示，经显影制程形成的光阻图案245a、245b。在散热层230上的光阻图案245a，定义电源图案与接地图案。而铜箔206上的光阻图案245b则定义信号连接之导电图案，以及连接焊锡球的电源图案与接地图案。随后以光阻图案245a、245b为罩幕，施以蚀刻制程而形成图案层230a和206a。换言之，利用本发明的方法，可将BGA图案层中所需的电源图案与接地图案移至散热层230，由散热层230承担。而铜箔206只安排讯号图案及连接焊锡球必要的图案即可。因此，由于讯号导线在基板一面，而接地及电源等导电图案在基板另一面，不但可缩小整个BGA所需的面积，且可降低噪声。
如图33所示，将残留的光阻图案剥除，随后再涂布黑色油墨252于散热图案层230a上作为绝缘层。请注意涂布黑色油墨于该散热层之前，可先选择性地在散热层230a镀上镍层。紧接着，再涂布防焊绿漆(solder mask)255于图案层206a上。
请参见图24，以光罩图案2601oa、260h为罩幕，进行曝光及显影徽影制程，以裸露锡球所要连接的铜箔处。裸露的铜箔206a用以与电源及接地焊锡球连接。再以防焊绿漆及黑色油墨为罩幕，施以电镀制程，依序镀上镍及金膜层270，其结果如图35所示。
请参见图36，将锡球以网板印刷方式形成于镀金膜层上。晶片275安置于凹陷区220，并将晶片上的接触垫以导线280连接于图案层206a上。最后，再以树脂285将晶片275及导线包覆。得到如图36所示的结构。
综上所述，该BGA基板具有单一图案层，用以焊锡球连接于导线图案。一散热层结合于基板的另一面，而散热层同时也是接地层，用以分散该BGA基板的接地导电图案所需面积，其中该BGA基板的接地焊锡球是利用填满导电胶的贯穿孔来连接散热层。或者，散热层也可以是电源图案层，用以分散该BGA基板的电源图案所需面积。
再者，散热层亦可同时提供BGA基板的接地及电源图案，用以分散该BGA基板图案层的接地及电源图案所需面积，其中该BGA基板的接地焊锡球和电源焊锡球是利用填满导电胶的贯穿孔来分别连接散热层的接地及电源图案。
本发明制造球脚阵列封装基板的方法：是先在基板上下两面各覆盖一层不粘膜，然后，对基板钻孔及切割以形成若干个贯穿孔与凹陷区，再在贯穿孔中填入导电胶。
在本发明的第一实拖例中，先去除基板一面的不粘膜，以贴合散热层于该面上，利用保留的不粘膜遮蔽基板表面，再形成黑氧化层于凹陷区，待去除其余一面的不粘膜后，再形成一铜箔于基板表面。利用微影与蚀刻技术在铜箔面形成BGA图案，包含导线图案与形成焊锡球连接的图案。之后再涂布黑色油墨于散热层表面，用以绝缘，而BGA图案面则将防焊绿漆覆盖于导线图案。最后进行镍、金膜电镀及网板印刷连接焊锡球，及将晶片安置于凹陷区作最后晶片，随后利用引脚与BGA图案连接，再注入树脂封住晶片与引脚等步骤。
本发明的第二实施例中，是在第一实施例的导电胶注入贯穿孔后，同时移去基板上下两面不粘膜，再将铜箔与散热层同时贴合于基板上。再将铜箔以微影及蚀刻技术形成BGA图案，然后，在BGA图案面上贴上一护膜，再形成黑氧化层于凹陷区后除去护膜。以后的步骤，则如第一实施例中所述。
而制造同时具有提供接地及电源图案的散热层的制造球脚阵列封装基板的方法步骤，亦即本发明的第三实施例，是对包含一铜箔面的基板的上下两面各覆盖一层不粘膜，之后，对基板钻孔形成若干个贯穿孔及切割基板以形成凹陷区。再填入导电胶于贯穿孔中，利用不粘膜防止导电胶与基板的粘附。待除去不粘膜后，将散热层粘贴于基板背面。再形成护膜于基板正反表面，再形成黑氧化层于凹陷区。接着，在去除其余护膜后，利用微影与蚀刻技术在铜箔面形成BGA图案，包含导线图案，与形成焊锡球连接的图案。并且在散热层上形成接地图案与导电图案。然后再涂布黑色油墨于散热层表面，用以绝缘，而BGA图案面则将防焊绿漆覆盖于导线图案。最后进行镍、金膜电镀及网板印刷连接焊锡球，将晶片安置于凹陷区作最后晶片，利用引脚与BGA图案连接，再注入树脂封住晶片与引脚等步骤。

Claims (10)

1.一种球脚阵列封装基板，在BGA基板的一面具有连接焊锡球的单一图案层，而散热层结合于该基板的另一面，其特征在于：
该散热层除提供BGA基板散热外，同时也提供该BGA基板的接地及/或电源图案，用以分散该BGA基板图案层的接地和/或电源图案所需之面积，其中该BGA基板的接地和/或电源锡球是利用填满导电胶的贯穿孔来与该散热层相连接。
2.根据权利要求1所述的球脚阵列封装基板，其特征在于：所述导电胶至少包含银胶、铜胶其中之一。
3.根据权利要求1所述的球脚阵列封装基板，其特征在于：所述不粘膜是与导电胶不具亲和性的薄膜。
4.根据权利要求1所述的球脚阵列封装基板，其特征在于：所述不粘膜至少包含聚乙烯膜、聚丙烯膜、聚脂膜或亚克力树脂其中之一种。
5.一种球脚阵列封装基板的制作方法，至少包含以下步骤：
提供一BGA基板，该基板上、下两面各有一层不粘膜；
在该基板中形成若干个贯穿孔及一凹陷区，该贯穿孔是形成于该基板预定的接地焊锡球位置，而凹陷区是用来置放一晶片；
该基板的贯穿孔中注满导电胶；
去除不粘膜；
在该基板上、下两面分别形成一散热层及一铜箔；
在该铜箔上形成该BGA基板焊锡球连接的图案与导线图案；
在该散热层上涂布黑色油漆；
在该凹陷区内形成一黑氧化层；
在包含该BGA基板焊锡球连接的图案与导线图案上涂布防焊绿漆；
施以微影制程，用以裸露该BGA基板焊锡球连接的铜箔图案；
施以电镀制程，用以在该铜箔图案上镀镍膜及金膜；
在该金膜上形成焊锡球；
将该晶片置于黑氧化层上，并用导线将该晶片上的接触垫与该BGA基板焊锡球连接的图案与导线图案相连接。
6.根据权利要求5所述的球脚阵列封装基板的制作方法，其特征在于：所述至少包含银胶、铜胶其中之一的导电胶，是以刮刀或滚筒印刷其中之一种注入于贯穿孔中。
7.根据权利要求5所述的球脚阵列封装基板的制作方法，所述散热层是在涂布黑色油漆之前，可先在散热层镀上镍层。
8.一种球脚阵列封装基板的制作方法，至少包含以下步骤：
提供一基板，该基板的一面包含有一层铜箔，且上、下两面各有一层不粘膜；
在该基板中形成若干个贯穿孔及一凹陷区，该贯穿孔是形成于该基板预定的接地焊锡球及电源焊锡球位置，该凹陷区是用来置放一晶片；
该基板的贯穿孔中形成导电胶；
去除不粘膜；
在该基板不含铜箔的另一面形成一散热层；
在该凹陷区形成一黑氧化层；
对该铜箔图案化，以形成讯号图案及连接电源锡球与接地锡球的图案区块于其中；
对该散热层图案化，以形成接地图案及电源图案于其中；
在该散热层上形成黑色油墨；
在该基板包含讯号图案的一面上形成防焊绿漆；
施以微影制程，以裸露部分之铜箔图案，该部分之铜箔图案是用以连接电源锡球与接地锡球；
施以电镀制程，用以在该裸露的铜箔图案上依序镀镍膜及金膜；
在该金膜上形成锡球，使该基板的接地锡球及电源锡球可通过该基板贯穿孔的导电胶，分别连接至该散热层的接地图案及电源图案；
将该晶片置于黑氧化层上，并用导线将该晶片上的接触垫与该BGA基板焊锡球连接的图案与导线图案相连接。
9.根据权利要求8所述的球脚阵列封装基板的制作方法，其特征在于：所述对该铜箔图案化及该散热层图案化，是利用微影及蚀刻制程进行的。
10.根据权利要求8所述的球脚阵列封装基板的制作方法，所述至少包含银胶、铜胶其中之一的导电胶，是以刮刀或滚筒印刷其中的一种导电胶注入该贯穿孔。
CN 02101667 2002-01-15 2002-01-15 球栅格阵列封装基板及其制造方法 Expired - Lifetime CN1183588C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02101667 CN1183588C (zh) 2002-01-15 2002-01-15 球栅格阵列封装基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02101667 CN1183588C (zh) 2002-01-15 2002-01-15 球栅格阵列封装基板及其制造方法

Publications (2)

Publication Number Publication Date
CN1359150A true CN1359150A (zh) 2002-07-17
CN1183588C CN1183588C (zh) 2005-01-05

Family

ID=4739593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02101667 Expired - Lifetime CN1183588C (zh) 2002-01-15 2002-01-15 球栅格阵列封装基板及其制造方法

Country Status (1)

Country Link
CN (1) CN1183588C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350821C (zh) * 2004-06-08 2007-11-21 威盛电子股份有限公司 具有穿孔及锡球的信号传输装置
CN100350819C (zh) * 2005-06-13 2007-11-21 威盛电子股份有限公司 球栅阵列封装基板结构
CN101449373B (zh) * 2006-05-26 2010-09-22 株式会社村田制作所 半导体装置、电子器件模块及半导体装置的制造方法
CN104701191A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 生产制造载体的系统和方法
CN104701190A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 制造腔向下制作载体的系统和方法
CN104766805A (zh) * 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法
CN110312348A (zh) * 2019-08-07 2019-10-08 深圳市鑫宇昊科技有限公司 三点式倒装恒流驱动芯片及led灯

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350821C (zh) * 2004-06-08 2007-11-21 威盛电子股份有限公司 具有穿孔及锡球的信号传输装置
CN100350819C (zh) * 2005-06-13 2007-11-21 威盛电子股份有限公司 球栅阵列封装基板结构
CN101449373B (zh) * 2006-05-26 2010-09-22 株式会社村田制作所 半导体装置、电子器件模块及半导体装置的制造方法
CN104701191A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 生产制造载体的系统和方法
CN104701190A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 制造腔向下制作载体的系统和方法
CN104766805A (zh) * 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法
CN110312348A (zh) * 2019-08-07 2019-10-08 深圳市鑫宇昊科技有限公司 三点式倒装恒流驱动芯片及led灯
CN110312348B (zh) * 2019-08-07 2024-05-24 深圳市炫鼎光电科技有限公司 三点式倒装恒流驱动芯片及led灯

Also Published As

Publication number Publication date
CN1183588C (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1298034C (zh) 半导体封装及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1309281C (zh) 电路基板及电路基板的制造方法
CN1411055A (zh) 用于小电子部件的布线基板及其制造方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1260909A (zh) 顺序制作的集成电路封装
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1352804A (zh) 高密度电子封装及其制造方法
CN1791305A (zh) 电路部件模块及其制造方法和电子电路装置
CN1497717A (zh) 电路装置及其制造方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1333919A (zh) 集成电路芯片的保护方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1728353A (zh) 电路装置的制造方法
CN1666327A (zh) 挠性配线基板及其制造方法
CN1525804A (zh) 电路基板及其制造方法
CN1183588C (zh) 球栅格阵列封装基板及其制造方法
CN1333562A (zh) 半导体模块及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1620224A (zh) 安装电子元件的印刷线路板、其制作方法和半导体设备
CN1510746A (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050105