JP2020188059A - キャビティ付き配線板の製造方法 - Google Patents

Abstract

【課題】キャビティの内周面の凹凸を小さくしつつ、生産性を向上させることが可能なキャビティ付き配線板の製造方法の提供を目的とする。【解決手段】キャビティ付き配線板１０の製造方法は、導体回路層３１Ｂ及びプレーン層３１Ａを形成する導体層１６Ｂの上に絶縁層を積層することと、絶縁層を貫通してプレーン層３１Ａを底面として露出させるキャビティ３０を形成すること、とを含み、キャビティ３０の形成は、絶縁層上にレーザを所定のピッチずつずらしながら照射することによって行い、レーザの加工径を、キャビティ３０の外周部Ｒ１を形成する際よりも、キャビティ３０のうち外周部Ｒ１により囲まれた内側部分を形成する際に大きくする。【選択図】図１２

Description

本開示は、電子部品を収容するためのキャビティを有するキャビティ付き配線板の製造方法に関する。

特許文献１には、キャビティ付き配線板の製造方法として、導体層の上に絶縁層を積層し、その絶縁層にレーザを照射して導体層を底面として露出させ、キャビティを形成するものが記載されている。

特開２００６−１９４４１号公報（段落［００４９］、図６）

上記した従来の製造方法に対して、キャビティの内周面の凹凸を小さくしつつ、生産性を向上させることが求められている。

上記課題を解決するためになされた請求項１のキャビティ付き配線板は、導体回路層及びプレーン層を形成する導体層の上に絶縁層を積層することと、前記絶縁層を貫通して前記プレーン層を底面として露出させるキャビティを形成すること、とを含むキャビティ付き配線板の製造方法であって、前記キャビティの形成は、前記絶縁層上にレーザを所定のピッチずつずらしながら照射することによって行い、前記レーザの加工径を、前記キャビティの外周部を形成する際よりも、前記キャビティのうち前記外周部により囲まれた内側部分を形成する際に大きくする。

本開示の一実施形態に係る電子部品内蔵配線板の断面図 電子部品内蔵配線板における電子部品周辺の断面図 キャビティ付き配線板の断面図 キャビティ付き配線板のキャビティ周辺の断面図 （Ａ）キャビティ付き配線板のキャビティ周辺の平端面図、（Ｂ）キャビティ付き配線板のキャビティの開口縁の拡大平端面図 キャビティ付き配線板の製造工程を示す断面図 キャビティ付き配線板の製造工程を示す断面図 キャビティ付き配線板の製造工程を示す断面図 キャビティ付き配線板の製造工程を示す断面図 キャビティ付き配線板の製造工程を示す断面図 キャビティ付き配線板の製造工程を示す平端面図 キャビティ付き配線板の製造工程を示す平端面図 電子部品内蔵配線板の製造工程を示す断面図 電子部品内蔵配線板の製造工程を示す断面図 電子部品内蔵配線板の製造工程を示す断面図 電子部品内蔵配線板の製造工程を示す断面図 電子部品内蔵配線板の製造工程を示す断面図 電子部品内蔵配線板の製造工程を示す断面図 電子部品内蔵配線板の製造工程を示す断面図

図１に示されるように、本開示の一実施形態に係る電子部品内蔵配線板１００は、電子部品８０（例えば、ＩＣチップ、インターポーザ等）をキャビティ３０内に収容するキャビティ付き配線板１０（図３参照）の表裏の両面に、外側ビルドアップ絶縁層２１と外側ビルドアップ導体層２２が積層されると共に、外側ビルドアップ導体層２２がソルダーレジスト層２９で覆われる構造になっている。ソルダーレジスト層２９は、電子部品内蔵配線板１００の表側面であるＦ面１００Ｆと、裏側面であるＢ面１００Ｂとを構成する。

図３に示されるように、キャビティ付き配線板１０は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとにビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている多層構造になっている。

コア基板１１の表裏の両面には、コア導体層１２が形成されている。ビルドアップ絶縁層１５は、絶縁性材料で構成され、ビルドアップ導体層１６は、金属（例えば、銅）で構成されている。

表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。

コア基板１１に最も近い最内のビルドアップ導体層１６とコア導体層１２とは、最内のビルドアップ絶縁層１５を貫通するビア導体１７によって接続されている。また、積層方向で隣り合うビルドアップ導体層１６，１６同士は、それらビルドアップ導体層１６，１６の間に位置するビルドアップ絶縁層１５を貫通するビア導体１８によって接続されている。

コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に位置する第２ビルドアップ導体層１６Ｂには、導体回路層３１Ｂと、プレーン層３１Ａとが形成されている。プレーン層３１Ａは、ベタ状をなしてグランド接続されるグランド層になっている。なお、プレーン層３１Ａは、キャビティ付き配線板１０の中央寄り部分に配置され、導体回路層３１Ｂは、プレーン層３１Ａを両側から挟むように配置されている。

コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち最も外側に配置される第１ビルドアップ導体層１６Ａには、ビア導体１８を介して導体回路層３１Ｂに接続される導体回路層３５が形成されている。また、第１ビルドアップ導体層１６Ａ上には、保護層３４が積層されている。保護層３４は、ビルドアップ絶縁層１５と同じ材質で構成されている。なお、保護層３４は、キャビティ付き配線板１０の表側面であるＦ面１０Ｆと、キャビティ付き配線板１０の裏側面であるＢ面１０Ｂとを構成する。キャビティ付き配線板１０の裏側面には保護層３４が形成されていなくてもよい。

図３に示されるように、キャビティ付き配線板１０には、Ｆ面１０Ｆに開口３０Ａを有するキャビティ３０が形成されている。キャビティ３０は、最も外側に位置する第１ビルドアップ絶縁層１５Ａと保護層３４とを貫通し、プレーン層３１Ａを底面として露出させる。

図４に示されるように、キャビティ３０の開口３０Ａの面積は、プレーン層３１Ａの面積よりも小さくなっていて、プレーン層３１Ａの外周部は、キャビティ３０の外側にはみ出している。言い換えれば、プレーン層３１Ａは、キャビティ３０の底面全体を構成している。プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の表面には、粗化層３６が形成されている。

図１に示されるように、キャビティ３０には、上述のように電子部品８０が収容され、電子部品８０は、電子部品内蔵配線板１００のＦ面１００Ｆに搭載される半導体素子と電気的に接続される。図２に示されるように、キャビティ３０の底面として露出するプレーン層３１Ａ上には、接着層３３が形成され、電子部品８０は、接着層３３上にマウントされている。キャビティ３０の底面として露出するプレーン層３１Ａの表面の粗化層３６により、接着層３３のプレーン層３１Ａからの剥離がより抑制される。なお、キャビティ３０の外縁と電子部品８０の間には、外側ビルドアップ絶縁層２１を構成する樹脂が、埋められている。

図２に示されるように、電子部品内蔵配線板１００のＦ面１００Ｆを構成するＦ面ソルダーレジスト層２９Ｆには、外側ビルドアップ導体層２２のうちＦ面１００Ｆ側に位置するＦ面外側ビルドアップ導体層２２Ｆの一部を導体パッド２３として露出させる開口２７が複数形成されている。具体的には、導体パッド２３としては、厚さ方向から見たときにキャビティ３０の外側に配置される第１導体パッド２３Ａと、電子部品８０と重なる第２導体パッド２３Ｂとが形成され、複数の開口２７としては、第１導体パッド２３Ａを露出させる第１開口２７Ａと、第２導体パッド２３Ｂを露出させる第２開口２７Ｂとが複数形成されている。

導体パッド２３は、ビア導体２５を介して第１ビルドアップ導体層１６Ａの導体回路層３５又は電子部品８０に接続されている。具体的には、第１導体パッド２３Ａが、第１ビア導体２５Ａを介して導体回路層３５に接続され、第２導体パッド２３Ｂが、第２ビア導体２５Ｂを介して電子部品８０の電極端子８０Ａ（図２参照）に接続されている。

第１ビア導体２５Ａは、外側ビルドアップ絶縁層２１と保護層３４とを貫通する第１ビア形成孔４５Ａにめっきを充填してなり、第２ビア導体２５Ｂは、外側ビルドアップ絶縁層２１を貫通する第２ビア形成孔４５Ｂにめっきを充填してなる。

図２に示されるように、第１導体パッド２３Ａ及び第２導体パッド２３Ｂの上には、Ｆ面めっき層４１が形成されている。第１導体パッド２３Ａ上のＦ面めっき層４１は、第１開口２７Ａ内を充填してＦ面ソルダーレジスト層２９Ｆの外側にバンプ状に突出する。また、第２導体パッド２３Ｂ上のＦ面めっき層４１も同様に、第２開口２７Ｂ内を充填してＦ面ソルダーレジスト層２９Ｆの外側に突出する。

図１に示されるように、電子部品内蔵配線板１００のＢ面１００Ｂ側のＢ面ソルダーレジスト層２９Ｂには、Ｂ面１００Ｂ側のＢ面外側ビルドアップ導体層２２Ｂの一部を第３導体パッド２４として露出させる第３開口２８が複数形成されている。

第３導体パッド２４は、第３ビア導体２６を介して、キャビティ付き配線板１０におけるＢ面１０Ｂ側の第１ビルドアップ導体層１６Ａに接続されている。第３ビア導体２６は、外側ビルドアップ絶縁層２１と保護層３４を貫通する第３ビア形成孔４６にめっきを充填してなる。図１に示されるように、第３導体パッド２４の上には、Ｂ面めっき層４２が形成されている。

図５（Ａ）に示されるように、本実施形態のキャビティ付き配線板１０では、厚さ方向から見たときに、キャビティ３０は略矩形状をなしている。そして、キャビティ付き配線板１０のＦ面１０Ｆにおいて、キャビティ３０の外縁は、外方へ膨出した円弧部５０が、所定のピッチＰ１で全周に亘って並んだ形状となっている（図５（Ｂ）参照）。本実施形態では、ピッチＰ１は、円弧部５０を含む架空の円Ｃ１の直径Ｄ１に対して２０〜８０％となっていて、２５〜７５％となっていることがより好ましい。また、この円Ｃ１の直径Ｄ１は、１２０μｍ以下となっている。なお、ここでいうピッチＰ１は、隣接する円弧部５０同士（円Ｃ１同士）の中心間の距離のことである。

図５（Ｂ）に示されるように、本実施形態では、ピッチＰ１分だけキャビティ３０の外縁（即ち、円弧部５０）をなぞった曲線Ｌ（例えば、図５（Ｂ）において太線で示されている部分）の長さが、ピッチＰ１の１．０１倍以上、１．１３倍以下となっている。

なお、本実施形態では、キャビティ３０の内周面は、底面側（プレーン層３１Ａ側）に向かうにつれてキャビティ３０の断面を小さくするように傾斜している。キャビティ３０の内周面は、プレーン層３０Ａと略垂直となるように立ち上がっていてもよい。

キャビティ付き配線板１０及び電子部品内蔵配線板１００の構造に関する説明は以上である。次に、キャビティ付き配線板１０及び電子部品内蔵配線板１００の製造方法について説明する。まず、キャビティ付き配線板１０の製造方法について説明する。

キャビティ付き配線板１０は、以下のようにして製造される。
（１）図６（Ａ）に示されるように、コア基板１１に、例えば、ドリル加工等によってスルーホール１３Ａが形成される。なお、コア基板１１は、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとに、図示しない銅箔がラミネートされてなる。

（２）無電解めっき処理、めっきレジスト処理、電解めっき処理により、コア基板１１のＦ面１１ＦとＢ面１１Ｂとに、コア導体層１２が形成されると共に、スルーホール１３Ａの内面にスルーホール導体１３が形成される（図６（Ｂ）参照）。

（３）図７（Ａ）に示されるように、コア導体層１２上にビルドアップ絶縁層１５が積層され、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層される。具体的には、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とからコア導体層１２上にビルドアップ絶縁層１５として、心材を含まない樹脂フィルムが積層される。そして、この樹脂フィルム（ビルドアップ絶縁層１５）にレーザ（例えば、ＣＯ２レーザ）が照射されて、ビルドアップ絶縁層１５を貫通するビア形成孔が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、電解めっきがビア形成孔内に充填されてビア導体１７が形成されると共に、ビルドアップ絶縁層１５上に所定パターンのビルドアップ導体層１６が形成される。なお、ビルドアップ絶縁層１５として樹脂フィルムの代わりにプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）が用いられてもよい。この場合、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とからコア導体層１２上にプリプレグと銅箔が積層されてから、加熱プレスされる。そして、ビルドアップ絶縁層１５（プリプレグ）上の銅箔にレーザ（例えば、ＣＯ２レーザ）が照射されて、銅箔及びビルドアップ絶縁層１５を貫通するビア形成孔が形成される。その後、樹脂フィルムを用いた場合と同様に、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、ビア導体１７とビルドアップ導体層１６が形成される。

（４）図７（Ａ）の工程と同様にして、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とにビルドアップ絶縁層１５及びビルドアップ導体層１６が交互に積層される（図７（Ｂ）参照。なお、同図では、Ｆ面１１Ｆ側のみが示されている。以下、図８〜図９についても同様とする。）。その際、ビルドアップ絶縁層１５を貫通するビア導体１８が形成され、そのビア導体１８によって積層方向で隣り合うビルドアップ絶縁層１６、１６同士が接続される。

（５）図８（Ａ）に示されるように、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層されて、第２ビルドアップ導体層１６Ｂが形成される。その際、第２ビルドアップ導体層１６Ｂには、内側のビルドアップ導体層１６にビア導体１８を介して接続される導体回路層３１Ｂと、ベタ状のプレーン層３１Ａとが形成される。

（６）図８（Ｂ）に示されるように、第２ビルドアップ導体層１６Ｂ上に、ビルドアップ絶縁層１５とビルドアップ導体層１６が積層されて、第１ビルドアップ絶縁層１５Ａと第１ビルドアップ導体層１６Ａが形成される。その際、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａのみが積層される。また、第１ビルドアップ導体層１６Ａには、第１ビルドアップ絶縁層１５Ａを貫通するビア導体１８を介して導体回路層３１Ｂに接続される導体回路層３５が形成される。

（７）図９（Ａ）に示されるように、第１ビルドアップ導体層１６Ａ上に、ビルドアップ絶縁層１５と同じ材質の保護層３４が積層される。このとき、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａと保護層３４とが積層されている。

（８）図９（Ｂ）及び図１１に示されるように、レーザ（例えば、ＣＯ２レーザ）が保護層３４上に照射される。これにより、保護層３４と第１ビルドアップ絶縁層１５Ａとを貫通し、プレーン層３１Ａを底面として露出させる凹部５５が形成される。本実施形態では、この凹部５５は、コア基板１１の厚さ方向から見て略矩形状に形成される。凹部５５を形成するにあたり、レーザの照射箇所は、互いに直交する２方向において、所定ピッチＰ０ずつずらされ、レーザは、各照射箇所において所定時間ずつ照射される（即ち、間欠的に照射される）。これにより、厚さ方向から見ると、保護層３４の表面において、凹部５５の外縁は、外方に膨出した円弧部５６がピッチＰ０で全周に亘って並んだ形状となる（図１１参照）。本実施形態では、レーザが照射される絶縁層（保護層３４）上に投影されるレーザの直径である加工径Ｄ０（スポット径）に対して、ピッチＰ０は、２０〜８０％となるように設定される。なお、図１１及び図１２には、加工径Ｄ０のレーザ加工孔の外径となる円Ｃ０が２点鎖線で表されている。なお、上記のピッチＰ０は、隣接する円Ｃ０同士の中心間の距離のことである。

（９）図１０及び図１２に示されるように、レーザ（例えば、ＣＯ２レーザ）が、凹部５５の開口縁に対して全周に亘って照射される。これにより、プレーン層３１Ａ上の保護層３４と第１ビルドアップ絶縁層１５Ａとが、略矩形枠状に除去され、プレーン層３１Ａを露出させる外周部Ｒ１が形成される。以上により、キャビティ３０が形成される。なお、レーザが照射される範囲の面積、即ち、キャビティ３０の開口面積は、プレーン層３１Ａの面積よりも小さくなっていて、キャビティ３０の底面全体はプレーン層３１Ａのみで形成される。

外周部Ｒ１を形成するにあたって、レーザは、凹部５５の開口縁に沿って所定ピッチＰ１ずれるごとに所定時間ずつ絶縁層上に照射される。このとき、本実施形態では、レーザが照射される絶縁層（保護層３４）上に投影されるレーザの直径である加工径Ｄ１（スポット径）に対して、ピッチＰ１が、２０〜８０％（より好ましくは２５〜７５％）となるように設定される。また、キャビティ３０の外周部Ｒ１を形成する際には、ピッチＰ１分だけキャビティ３０の外縁をなぞった曲線Ｌ（例えば、図１２において太字で示されている部分）の長さが、ピッチＰ１の１．０１倍以上、１．１３倍以下となるようにキャビティ３０の外縁が形成される。また、本実施形態では、加工径Ｄ１を、上記凹部５５（即ち、キャビティ３０のうち外周部Ｒ１に囲まれる内側部分）を形成する際のレーザの加工径Ｄ０よりも、小さくしている（例えば、加工径Ｄ１を加工径Ｄ０の０．２〜０．８倍としている）。さらに、本実施形態では、外周部Ｒ１を形成する際のピッチＰ１を、凹部５５を形成する際のピッチＰ０よりも、小さくしている。なお、本実施形態では、凹部５５を形成するときと、外周部Ｒ１を形成するときとにおいて、レーザが通過する貫通孔６１Ａの直径が異なる２種類のマスク６１（例えば、銅製のもの。図１０参照）を使用することでレーザの加工径を異ならせている。凹部５５の形成と、外周部Ｒ１の形成とは、共通のレーザ照射部６２を使用して、同じレーザ照射条件で行われる（共通のレーザ照射で行われる）。なお、図１２には、加工径Ｄ１のレーザ加工孔の外形を示す円Ｃ１が２点鎖線で表されている。上記のピッチＰ１は、隣接する円Ｃ１同士の中心間の距離のことである。

（１０）キャビティ３０の底面として露出するプレーン層３１Ａにデスミア処理が施されると共に、粗化処理によってプレーン層３１Ａの表面に粗化層３６が形成される。なお、デスミア処理の際、第２ビルドアップ導体層１６Ｂに含まれる導体回路層３１Ｂは、保護層３４によって保護される。以上により、図３に示したキャビティ付き配線板１０が完成する。

以上が、キャビティ付き配線板１０の製造方法に関する説明である。次に、キャビティ付き配線板１０を用いた電子部品内蔵配線板１００の製造方法について説明する。

電子部品内蔵配線板１００は、以下のようにして製造される。
（１）図１３（Ａ）に示されるように、キャビティ３０の底面として露出するプレーン層３１Ａに接着層３３が積層されると共に、接着層３３上に電子部品８０が載置され、熱硬化処理、ＣＺ処理が行われる。

（２）キャビティ付き配線板１０のＦ面１０ＦとＢ面１０Ｂとに、ビルドアップ絶縁層１５と同じ材質の外側ビルドアップ絶縁層２１が積層される（図１３（Ｂ）参照。なお、同図では、Ｆ面１０Ｆ側のみが示されている。図１５についても同様とする。）。なお、このとき、外側ビルドアップ絶縁層２１を構成する樹脂が、キャビティ３０の開口端（外縁）と電子部品８０との間に埋められる。

（３）キャビティ付き配線板１０のＦ面１０Ｆ側からレーザ（例えば、ＣＯ２レーザ）が照射されて、外側ビルドアップ絶縁層２１と保護層３４とに第１ビア形成孔４５Ａが形成されると共に（図１４（Ａ）参照）、キャビティ付き配線板１０のＢ面１０Ｂ側からレーザ（例えば、ＣＯ２レーザ）が照射されて、第３ビア形成孔４６が形成される（図１４（Ｂ）参照）。次いで、キャビティ付き配線板１０のＦ面１０Ｆ側からレーザ（例えば、紫外光レーザ）が照射されることで、外側ビルドアップ絶縁層２１に、第２ビア形成孔４５Ｂが形成される（図１５（Ａ）参照）。そして、各ビア形成孔４５Ａ，４５Ｂ，４６により露出される第１ビルドアップ導体層１６Ａと電子部品８０とにデスミア処理が施される。

（４）無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、キャビティ付き配線板１０のＦ面１０Ｆ側では、第１ビア形成孔４５Ａ内と第２ビア形成孔４５Ｂ内に第１ビア導体２５Ａと第２ビア導体２５Ｂが形成される（図１５（Ｂ）参照）と共に、キャビティ付き配線板１０のＢ面１０Ｂ側では、第３ビア形成孔４６内に第３ビア導体２６が形成される。また、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２（Ｆ面外側ビルドアップ導体層２２ＦとＢ面外側ビルドアップ層２２Ｂ）が形成される。

（５）図１６に示されるように、キャビティ付き配線板１０のＦ面１０Ｆ側とＢ面１０Ｂ側の両方から、外側ビルドアップ導体層２２上にソルダーレジスト層２９が積層されると共に、リソグラフィ処理によって、キャビティ付き配線板１０のＦ面１０Ｆ側のＦ面ソルダーレジスト層２９Ｆには、Ｆ面外側ビルドアップ導体層２２Ｆの一部を第１導体パッド２３Ａとして露出させる第１開口２７Ａが形成され、Ｂ面１０Ｂ側のＢ面ソルダーレジスト層２９Ｂには、Ｂ面外側ビルドアップ導体層２２Ｂの一部を第３導体パッド２４として露出させる第３開口２８が形成される。

（６）図１７に示されるように、キャビティ付き配線板１０のＦ面１０Ｆ側からレーザ（例えば、紫外光レーザ）が照射されることで、Ｆ面外側ビルドアップ導体層２２Ｆの一部を第２導体パッド２３Ｂとして露出させる第２開口２７Ｂが形成される。そして、第２導体パッド２３Ｂにデスミア処理が施される。

（７）図１８に示されるように、Ｆ面ソルダーレジスト層２９Ｆが樹脂保護膜４３にて被覆される。そして、キャビティ付き配線板１０のＢ面１０Ｂ側に無電解めっき処理が行われ、第３導体パッド２４上にＢ面めっき層４２が形成される。なお、無電解めっき処理の際、第２導体パッド２３Ｂ及び第１導体パッド２３Ａは、樹脂保護膜４３により保護される。

（８）図１９に示されるように、Ｆ面ソルダーレジスト層２９Ｆを被覆する樹脂保護膜４３が除去されると共に、Ｂ面ソルダーレジスト層２９Ｂが樹脂保護膜４３にて被覆される。そして、図１８の工程と同様にして、キャビティ付き配線板１０のＦ面１０Ｆ側に無電解めっき処理が行われ、第１導体パッド２３Ａ及び第２導体パッド２３Ｂ上にＦ面めっき層４１が形成される。その際、Ｂ面めっき層４２は、樹脂保護膜４３により保護される。

（９）Ｂ面ソルダーレジスト層２９Ｂを被覆する樹脂保護膜４３が除去されて、図１に示した電子部品内蔵配線板１００が完成する。

次に、本実施形態のキャビティ付き配線板１０の配線板１０の作用効果について説明する。

本実施形態のキャビティ付き配線板１０では、厚さ方向から見たときに、キャビティ３０の外縁が、外方へ膨出した円弧部５０が所定のピッチＰ１で並んだ形状となっている。そして、ピッチＰ１分だけキャビティ３０の外縁をなぞった曲線Ｌの長さが、ピッチＰ１の１．０１倍以上、１．１３倍以下となっている。これにより、キャビティ３０の内周面の凹凸を小さくすることができる。また、このピッチＰ１は、円弧部５０を含む架空の円Ｃ１の直径の２０〜８０％となっている（さらに、円Ｃ１の直径の２５〜７５％となっていることが好ましい）。これにより、キャビティ３０の内周面の凹凸をより小さくすることができる。しかも、円弧部５０を含む円Ｃ１の直径が１２０μｍ以下となっているので、キャビティ３０の内周面の凹凸をより小さくすることが可能となる。

本実施形態のキャビティ付き配線板１０の製造方法では、保護層３４上に投影されるレーザの直径である加工径を、キャビティ３０の外周部Ｒ１を形成する際よりも、キャビティ３０のうち外周部Ｒ１よりも内側部分を形成する際に（即ち、凹部５５を形成する際に）、大きくする。従って、キャビティの内周面の凹凸を小さくしつつ、キャビティ３０のうち外周部Ｒ１の内側部分の形成を速くして、生産性を向上させることができる。しかも、本実施形態では、キャビティ３０の外周部Ｒ１を形成する際のピッチＰ１を、外周部Ｒ１の内側部分を形成する際のピッチＰ０よりも小さくするので、キャビティ３０の内周面の凹凸をより小さくすることが可能となる。また、キャビティ３０の外周部Ｒ１を形成する際に、ピッチＰ１を加工径Ｄ１の２０〜８０％とすることで、キャビティの内周面の凹凸を小さくしつつ、生産性を向上させることが可能となる。

本実施形態では、キャビティ３０の外周部Ｒ１の形成と、外周部Ｒ１の内側部分の形成と、を共通のレーザ照射部６２で行うので、これらの形成を別々のレーザ照射部で行う場合に比べて、キャビティ３０の形成が容易となる。また、本実施形態では、キャビティ３０を形成するにあたり、レーザの加工径を、マスク６１により変更するので、レーザの加工径の変更が容易となる。

［他の実施形態］
（１）上記実施形態では、キャビティ３０の外周部Ｒ１を形成する前に、外周部Ｒ１の内側部分（凹部５５）を形成していたが、キャビティ３０の外周部Ｒ１を形成した後に、外周部Ｒ１の内側部分を形成してもよい。

（２）上記実施形態では、キャビティ３０の外周部Ｒ１と、外周部Ｒ１の内側部分とにおけるレーザの加工径の変更を、マスク６１を変更することで行っていたが、レーザ照射部６２からのレーザの出力を変更することで行ってもよいし、異なるレーザ照射部６２に変更することで行ってもよい。

（３）キャビティ３０の形成にあたって、凹部５５を形成する際のピッチＰ０は、外周部Ｒ１を形成する際のピッチＰ１と同じであってもよいし、ピッチＰ１よりも小さくてもよい。

（４）上記実施形態では、キャビティ３０の外周部Ｒ１を形成する際のピッチＰ１が、レーザ加工径Ｄ１の２０〜８０％となっていたが、この範囲の外であってもよい。また、上記実施形態では、キャビティ３０のうち外周部Ｒ１の内側部分を形成する際のピッチＰ０が、レーザ加工径Ｄ０の２０〜８０％となっていたが、この範囲の外であってもよい。

（５）上記実施形態において、キャビティ３０のうち外周部Ｒ１と、外周部Ｒ１の内側部分と、のレーザの加工径が同じであってもよい。また、キャビティ３０の外周部Ｒ１のレーザ加工径Ｄ１よりも外周部Ｒ１の内側部分のレーザ加工径Ｄ０の方が小さくてもよい。

（６）上記実施形態では、ピッチＰ１分だけキャビティ３０の外縁をなぞった曲線Ｌの長さが、ピッチＰ１の１．０１倍以上、１．１３倍以下となっていたが、この範囲の外であってもよい。

１０ キャビティ付き配線板
１５ ビルドアップ絶縁層
１６ ビルドアップ導体層
３０ キャビティ
３１Ａ プレーン層
３２Ｂ 導体回路層
３４ 保護層
５０ 円弧部
５５ 凹部
６１ レーザ照射部
６２ マスク
８０ 電子部品
１００ 電子部品内蔵配線板

Claims (7)

1. 導体回路層及びプレーン層を形成する導体層の上に絶縁層を積層することと、
   前記絶縁層を貫通して前記プレーン層を底面として露出させるキャビティを形成すること、とを含むキャビティ付き配線板の製造方法であって、
   前記キャビティの形成は、前記絶縁層上にレーザを所定のピッチずつずらしながら照射することによって行い、
   前記レーザの加工径を、前記キャビティの外周部を形成する際よりも、前記キャビティのうち前記外周部により囲まれた内側部分を形成する際に大きくする。
2. 請求項１に記載のキャビティ付き配線板の製造方法であって、
   前記キャビティの前記外周部を形成する際の前記ピッチを、前記キャビティの前記内側部分を形成する際の前記ピッチよりも小さくする。
3. 請求項１又は２に記載のキャビティ付き配線板の製造方法であって、
   前記キャビティを形成するにあたり、前記キャビティの前記内側部分を形成してから、前記キャビティの前記外周部を形成する。
4. 請求項１から３のうち何れか１の請求項に記載のキャビティ付き配線板であって、
   前記キャビティの前記外周部の形成と、前記キャビティの前記内側部分の形成と、を共通のレーザ照射で行う。
5. 請求項１から４のうち何れか１の請求項に記載のキャビティ付き配線板の製造方法であって、
   前記キャビティの外周部を形成する際に、前記ピッチを前記加工径の２０〜８０％とする。
6. 請求項１から４のうち何れか１の請求項に記載のキャビティ付き配線板の製造方法であって、
   前記キャビティの前記内側部分を形成する際に、前記ピッチを前記加工径の２０〜８０％とする。
7. 請求項１から６のうち何れか１の請求項に記載のキャビティ付き配線板の製造方法であって、
   前記キャビティを形成するにあたり、前記レーザの加工径をマスクにより変更する。

Images