CN108901146A - 电路板及其选择性电镀工艺、制作工艺 - Google Patents

电路板及其选择性电镀工艺、制作工艺 Download PDF

Info

Publication number
CN108901146A
CN108901146A CN201810910383.4A CN201810910383A CN108901146A CN 108901146 A CN108901146 A CN 108901146A CN 201810910383 A CN201810910383 A CN 201810910383A CN 108901146 A CN108901146 A CN 108901146A
Authority
CN
China
Prior art keywords
circuit board
substrate
plating resist
resist layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810910383.4A
Other languages
English (en)
Inventor
黄云钟
曹磊磊
唐耀
何为
陈苑明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Original Assignee
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Founder Hi Tech Electronic Co Ltd, Peking University Founder Group Co Ltd filed Critical Chongqing Founder Hi Tech Electronic Co Ltd
Priority to CN201810910383.4A priority Critical patent/CN108901146A/zh
Publication of CN108901146A publication Critical patent/CN108901146A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提出了一种电路板的选择性电镀工艺、制作工艺和电路板,其中,选择性电镀工艺包括:在第一基板和第二基板上分别设置导电层;在第一基板的导电层上加工出呈预设图形的抗镀层;将第一基板加工有抗镀层的一侧与第二基板进行压合,形成电路板;在电路板上进行钻孔,以在电路板上形成贯穿抗镀层的通孔;对通孔进行金属化处理;使用分解液褪除抗镀层,以使抗镀层所在的位置处形成隔断层。本发明的技术方案,首次使用了内层图形后印刷非极性油墨形成抗镀层,在沉铜后褪除抗镀层,隔断层位置在电镀过程中始终保持无铜,从而实现孔内无效路径被阻断,提高信号的传输质量,保持信号的完整性,能够达到替代背钻工艺的目的。

Description

电路板及其选择性电镀工艺、制作工艺
技术领域
本发明涉及电路板制作技术领域,具体而言,涉及一种电路板的选择 性电镀工艺、一种电路板的制作工艺和一种电路板。
背景技术
随着通讯技术的发展,通讯电子类产品对信号的要求越来越高,如图 1和图2所示,因信号频率提高后受电路板1’设计与加工的影响越加明显, 信号传输的损耗也随之提高。在通孔3’设计中往往存在一些对于信号传 输无效的多余路径,这些路径对信号的损耗影响非常显著。目前业界针对 此类问题主要采用背钻的方式将通孔3’内无效路径上的铜皮2’削去,以 降低信号的传输损耗,提高信号完整性。
背钻工艺虽然已经发展得比较成熟,但是仍然存在诸多弊病。如:板 厚不均导致其加工难度大,精确控深难;背钻不彻底,在背钻孔4’内留 下的短柱5’仍会影响信号的传输质量;存在钻穿导通层的风险,产品良 率受其影响较大;背钻对通孔3’造成半破坏结构,使孔在回流焊等存在 热应力影响的环境下受力不均,容易引起局部位置的可靠性失效。其次, 背钻对通孔3’造成半破坏结构,减少孔内横向布线,增加电路板1’的厚 度及尺寸。针对以上背钻工艺的缺失,业界也在寻找各种取代背钻技术的 结构设计及工艺方法。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
有鉴于此,本发明的一个目的在于提供一种电路板的选择性电镀工艺。
本发明的另一个目的在于提供一种电路板的制作工艺。
本发明的另一个目的在于提供一种电路板。
为了实现上述目的,本发明第一方面的技术方案提供了一种电路板的 选择性电镀工艺,包括:在第一基板和第二基板上分别设置导电层;在第 一基板的导电层上加工出呈预设图形的抗镀层;将第一基板加工有抗镀层 的一侧与第二基板进行压合,形成电路板;在电路板上进行钻孔,以在电 路板上形成贯穿抗镀层的通孔;对通孔进行金属化处理;使用分解液褪除 抗镀层,以使抗镀层所在的位置处形成隔断层。
在该技术方案中,通过在第一基板的导电层上加工出预设图形的抗镀 层,使得在对电路板进行金属化处理时,设有抗镀层的位置处难以附着致 密而连续的金属层,只能附着较为稀疏的金属层或者没有金属,这样,在 完成金属化处理后,分解液能够直接接触到抗镀层,从而将抗镀层以及抗 镀层上所附着的少量金属予以全部褪除,进而在抗镀层所在位置处形成隔 断层,使导电层之间无法导通,将对于信号传输无效的多余路径切断,降 低信号的传输损耗,同时,这种抗镀层和分解液配合使用形成隔断层的工 艺方式,相对于现有的背钻工艺而言,可以无视板厚差异,直接在电路板 内部特定位置处形成隔断层而不破坏通孔的整体结构,也不存在钻穿导通 层的风险,避免减少孔内横向布线,以及避免增加电路板的厚度及尺寸等。
另外,本方案中将多余路径切断的方式是通过分解液对抗镀层的褪除 而实现,因此,只要分解液能够到达的地方即能够有效地形成隔断层,不 需要像背钻工艺一样考虑控深的问题,工艺更简单,也不会因为通孔孔径 太小而难以去除多余路径上的金属层,因此在电路板的结构设计上,能够 提供更大的灵活性;且由于不是采用背钻技术去除多余路径上的金属层, 而是采用化学褪除的办法,因此也不会留下短柱等缺陷影响信号传输质量,提升了信号的完整性。
还需要指出的是,本方案在对通孔金属化处理后进行抗镀层的褪除, 与现有技术中在电镀完成后再褪除抗镀层的方式不同,本方案在金属化处 理后即进行了抗镀层的褪除而形成隔断层,逆转了传统的电路板的加工方 法,但又保留了电路板的加工工艺流程,且不需要引进其他专用设备或特 别改造。本方案有利于更好地进行选择性电镀,且可以在选择性电镀过程 中,隔断层位置处可以始终保持没有金属附着的状态,提升选择性电镀效果和效率,还可以避免分解液对电镀后的金属产生影响。
可选地,导电层包括铜、金、锡等任意一种金属或者几种的合金。
优选地,导电层为金属铜,且在第一基板的表面,导电层为已图形化 的内层铜。
在上述技术方案中,在使用分解液褪除抗镀层,以使抗镀层所在位置 处形成隔断层后,还包括:对电路板进行电镀,使电路板内与电镀阳极接 触的位置被电镀上金属,而通孔内的隔断层与隔断层间形成没有金属的无 效路径。
在该技术方案中,在电路板中使用分解液将抗镀层褪除形成隔断层后, 对电路板进行电镀,此时,通孔内壁上已经被金属化处理而附着上金属层 的位置,能够与电镀阳极链接,因此在电镀时能够电镀上新的金属层,增 加了金属层的厚度,提升导电层之间连接的可靠性和稳定性;同时与阳极 断开的位置处,即隔断层与隔断层之间所在的位置处,由于两端都是隔断 层,使得在两个隔断层之间的金属层在电镀的过程中被电镀槽药水腐蚀掉, 从而在电镀完成后形成没有金属层的无效路径,避免了无效路径上的金属 层增加信号传输损耗,提升了信号的完整性。
在上述技术方案中,在第一基板的导电层上加工出呈预设图形的抗镀 层,具体包括:使用非极性油墨在第一基板设有导电层的一侧进行印刷; 按照预设图形将印刷在第一基板上的非极性油墨进行图形化,以形成抗镀 层。
在该技术方案中,通过采用非极性油墨在第一基板设有导电层的一侧 进行印刷,并按照预设图形将印刷在第一基板上的非极性油墨进行图形化, 以形成抗镀层,这样的工艺简单便捷,有利于在电路板的内层的各个基板 上单独形成具有准确的预设图形的抗镀层,进而有利于形成图形更为复杂 的具有多个基板的电路板,还可以提升电路板的质量。
需要指出的是,采用内层图形后印刷非极性油墨,为本发明的首创。
进一步地,按照预设图形将印刷在第一基板上的非极性油墨进行图形 化,以形成抗镀层,具体包括:对印刷有非极性油墨的第一基板进行曝光 显影;固化非极性油墨,以形成抗镀层。
在该技术方案中,通过对印刷有非极性油墨的第一基板进行曝光显影; 固化非极性油墨,以形成抗镀层,这样固化后的抗镀层能够更好地保持其 预设图形,并在金属化处理过程中,发挥出抗镀作用,使其表面不能附着 金属或者仅附着少量稀疏的金属,从而在遇到分解液时,其自身以及其上 附着的少量金属能够顺利地被分解液褪除而形成隔断层,提升生产效率和 产品质量,减少无效路径上的金属层,提升信号质量。
可选地,分解液为碱性分解液。
在上述技术方案中,在第一基板的导电层上加工出呈预设图形的抗镀 层,具体包括:按照预设图形,使用非极性油墨在第一基板的导电层上进 行打印,形成抗镀层。
在该技术方案中,按照预设图形,通过使用非极性油墨在第一基板的 导电层上进行打印形成抗镀层的方式,工序少,生产效率更高,且成形准 确。
在上述任一项技术方案中,抗镀层的厚度范围为3~6mil。
在该技术方案中,通过限定抗镀层的厚度范围,有利于使抗镀层具有 一定的厚度而保持图形的完整和稳定,便于在金属化处理过程中保证抗镀 效果,同时其厚度也不会过大而影响多个基板之间的压合效果。
在上述任一项技术方案中,将第一基板加工有抗镀层的一侧与第二基 板进行压合,形成电路板,具体包括:将多个第一基板、多个第二基板、 多个连接片进行精确对位后压合,形成电路板;或将多个第一基板、多个 第二基板、多个连接片和多个第三基板进行精确对位后压合,形成电路板。
在该技术方案中,将第一基板加工有抗镀层的一侧与第二基板进行压 合,形成电路板,具体包括:将多个第一基板、多个第二基板、多个连接 片进行精确对位后压合,形成电路板;或将多个第一基板、多个第二基板、 多个连接片和多个第三基板进行精确对位后压合,形成电路板,这样的工 艺,能够形成多层基板的电路板,有利于在电路板内形成多个层次的内层 图形,且多个内层图形之间可以根据不同的需要而相互连接或者被隔断层 断开,从而使电路板实现更多更强大的功能,提升产品质量。
在上述技术方案中,第三基板包括双面覆导电层基板、单面覆导电层 基板、双面去导电层基板中的任意一种。
在该技术方案中,第三基板包括双面覆导电层基板、单面覆导电层基 板、双面去导电层基板中的任意一种,这样在第三基板与第一基板和第二 基板压合时,有利于形成更多复杂的内层图形,提升电路板结构设计的灵 活性。
可以理解地,第一基板和第二基板,同样也可以是双面覆导电层基板、 单面覆导电层基板中的任意一种,而在第二基板或第三基板上,也可以根 据实际需要,设置抗镀层。
优选地,导电层采用铜皮。
在上述技术方案中,对通孔进行金属化处理,具体包括:对通孔内部 进行除胶处理及钯活化处理;进行化学沉铜,使通孔内壁附着上胶体钯及 化学铜。
在该技术方案中,对通孔内部进行除胶处理及钯活化处理,有利于在 通孔内壁上更好的附着底层金属和胶体钯,或者说附着化学铜和胶体钯, 从而有利于后续电镀工艺中更好地镀上较厚的电镀铜层,以便于位于不同 基板上的内层图形的连接,提升连接的稳定性和可靠性。
在上述技术方案中,在电路板上进行钻孔,钻孔钉头的宽度与导电层 的厚度比值小于1.5。
在该技术方案中,钻孔钉头的宽度与导电层的厚度比值小于1.5,这 样因为钻孔区域内层预先印刷了非极性油墨,非极性油墨硬度小一般小于 基板硬度,钻孔时容易造成钉头过大,限定钉头的宽度与导电层的厚度的 比值,或者说是钉头的宽度与内层铜的厚度的比值,这样有利于将钉头数 值控制在较小的范围内,避免影响产品质量。
本发明第二方面的技术方案提供了一种电路板的制作工艺,包括上述 第一方面中任一项技术方案的电路板的选择性电镀工艺。
在该技术方案中,通过采用上述任一项技术方案的电路板的选择性电 镀工艺,从而具有了上述技术方案的全部有益效果,在此不再赘述。
在上述技术方案中,在选择性电镀工艺完成之后,还包括:对完成电 镀的电路板上的通孔和隔断层处,进行真空树脂塞孔处理;对完成真空树 脂塞孔处理的电路板进行外层图形转移,至成品完成。
在该技术方案中,通过对完成电镀的电路板上的通孔和隔断层处,进 行真空树脂塞孔处理,有利于对通孔内部的金属层进行保护,防止后段工 序的药水渗入对通孔内选择性电镀铜及隔断层处的内层铜造成腐蚀;对完 成真空树脂塞孔处理的电路板进行外层图形转移,有利于形成功能更完善 的成品电路板,提升产品质量和功能。
在上述技术方案中,在对完成真空树脂填塞孔处理的电路板进行外层 图形转移之前,还包括:对完成真空树脂塞孔处理的电路板进行二次电镀。
在该技术方案中,在对电路板进行外层图形转移前,对完成真空树脂 塞孔处理的电路板进行二次电镀,有利于在真空树脂塞孔之上镀上一层金 属,可使得焊接面积增加,提升加工的便利性和连接的可靠性。
可选地,二次电镀的金属包括铜、金、锡中的任意一种。
本发明第三方面的技术方案提供了一种电路板,采用上述第二方面中 的任一项技术方案的电路板的制作工艺制作。
在该技术方案中,通过采用上述任一项技术方案的制作工艺制作电路 板,从而具有了上述技术方案的全部有益效果,在此不再赘述。
本发明的附加方面和优点将在下面的描述部分中变得明显,或通过本 发明的实践了解到。
附图说明
图1是现有技术中的电路板的结构说明示意图;
图2是现有技术中的背钻工艺的另一个结构说明示意图;
图3是本发明中的一个实施例的第一基板的结构示意图;
图4是本发明中一个实施例的已图形化的第一基板的结构示意图;
图5是对图4中的第一基板印刷非极性油墨后的结构示意图;
图6是对图5中的第一基板上的非极性油墨进行图形化后的结构示意 图;
图7是本发明的一个实施例的电路板的结构示意图;
图8是本发明一个实施例的电路板钻通孔后的结构示意图;
图9是图8的电路板进行通孔金属化处理后的实施例的结构示意图;
图10是图9的电路板的抗镀层被褪除后的实施例的结构示意图;
图11是图10的电路板电镀后的结构示意图;
图12是对图11的电路板进行真空树脂填塞孔处理后的实施例的结构 示意图;
图13是在图12的电路板上进行二次电镀后的结构示意图;
图14是本发明的一个实施例的电路板电镀完成后,外层图形转移后 的结构示意图;
图15是本发明的一个实施例的电路板的选择性电镀工艺的流程图;
图16是本发明的一个实施例的电路板的选择性电镀工艺的流程图;
图17是本发明的一个实施例的电路板的制作工艺的流程图。
其中,图1至图2中的附图标记与部件名称之间的对应关系为:
1’电路板,2’铜皮,3’通孔,4’背钻孔,5’短柱。
其中,图3至图17中的附图标记与部件名称之间的对应关系为:
1电路板,2铜皮,3通孔,4第一基板,5树脂玻纤材料,6内层图形, 7非极性油墨,8预设图形,9第二基板,10连接片,12化学铜,13隔断层, 14电镀铜,15无效路径,16树脂,17二次电镀铜,18外层图形。
具体实施方式
为了可以更清楚地理解本发明的上述目的、特征和优点,下面结合附 图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不 冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是, 本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明 的保护范围并不受下面公开的具体实施例的限制。
下面参照图3至图17描述根据本发明的一些实施例。
实施例1
如图15所示,根据本发明提出的一个实施例的电路板1的选择性电镀 工艺,包括:
步骤100:在第一基板4和第二基板9上分别设置导电层;
如图3和图7所示,通过在第一基板4上和第二基板9上分别设置导 电层,便于在将第一基板4和第二基板9压合为电路板1后,两个基板上 的内层图形6能够相互导通,形成上下连通的电路。
可以理解地,基板上的导电层需要进行图形化,以形成图4所示的内 层图形6。
另外,第一基板4和第二基板9上的导电层,可以是双层,也可以是 单层,导电层包括铜、锡、金等金属中的任一种。
优选地,导电层为铜皮2,图形化后的铜皮2形成内层铜。
步骤102:在第一基板4的导电层上加工出呈预设图形8的抗镀层;
如图5和图6所示,通过在第一基板4的导电层上加工出预设图形8 的抗镀层,使得在对电路板1进行金属化处理时,设有抗镀层的位置处难 以附着致密而连续的金属层,只能附着较为稀疏的技术层或者没有金属; 按照预设图形8设置抗镀层,有利于在第一基板4的内层图形6和第二基 板9的内层图形6之间按照预设路径连通。
步骤104:将第一基板4加工有抗镀层的一侧与第二基板9进行压合, 形成电路板1;
如图7所示,将第一基板4加工有抗镀层的一侧与第二基板9进行压 合,形成电路板1,有利于通过抗镀层在电路板1内部形成隔断层13,使 第一基板4和第二基板9之间按照预设路径连通。
步骤106:在电路板1上进行钻孔,以在电路板1上形成贯穿抗镀层 的通孔3;
如图8所示,在电路板1上钻孔,形成贯穿抗镀层的通孔3,一方面 便于开辟出第一基板4和第二基板9之间的连通路径,还有利于在后面的 工序中通过通孔3使分解液进入到电路板1内部而褪除抗镀层,提升了生 产的便利性;
钻孔时需要控制钻孔钉头数值,钉头数值越小越好,可选地,钻孔钉 头的宽度与所述导电层的厚度比值小于1.5。
步骤108:对通孔3进行金属化处理;
如图9所示,通过对通孔3进行金属化处理,便于为后续电镀工序提 供底层金属,提升电镀效率和电镀质量;金属化处理后的通孔3内壁上, 附着上了金属层,而位于抗镀层位置处,则没有金属层或者只有稀疏的金 属层,这样有利于分解液与抗镀层接触而褪除抗镀层和其上的稀疏的金属 层,使褪除更为容易。
可选地,本实施例中的通孔3金属化处理,采用化学沉铜的工艺,在 通孔3内壁上形成化学铜12作为底层金属。
步骤110:使用分解液褪除抗镀层,以使抗镀层所在的位置处形成隔 断层13;
如图10所示,使用分解液褪除抗镀层,以使抗镀层所在的位置处形 成隔断层13,便于切断使信号传输无效的多余路径,降低信号的传输损 耗,且使用分解液褪除抗镀层,相对于现有的背钻工艺而言,可以无视板 厚差异,直接在电路板1内部特定位置处形成隔断层13而不破坏通孔3 的整体结构,也不存在钻穿导通层的风险,避免减少孔内横向布线,以及 避免增加电路板1的厚度及尺寸等;并且只要分解液能够到达的地方即能 够有效地形成隔断层13,不需要像背钻工艺一样考虑控深的问题,工艺 更简单,也不会留下短柱等缺陷影响信号传输质量,提升了信号的完整性。
步骤112:对电路板1进行电镀,使电路板1内与电镀阳极接触的位 置被电镀上金属,而通孔3内的隔断层13与隔断层13间形成没有金属的 无效路径15。
如图11所示,通孔3进行金属化处理后,或者说进行化学沉铜处理 后,通孔3内壁上已经被附上化学铜12的位置,能够与电镀阳极链接, 因此在电镀时能够电镀上新的铜层,形成电镀铜14,增加了金属层的厚 度,提升导电层之间连接的可靠性和稳定性;同时与阳极断开的位置处, 即隔断层13与隔断层13之间所在的位置处,由于两端都是隔断层13,使得在两个隔断层13之间的底层金属或者说化学铜12在电镀的过程中被 电镀槽药水腐蚀掉,从而在电镀完成后形成没有金属层的无效路径15, 还消除了背钻工艺中的短桩现象,避免了无效路径15上的金属层增加信 号传输损耗,提升了信号的完整性。
实施例2
如图16所示,本发明提出的另一个实施例的电路板1的选择性电镀 工艺,包括:
步骤200:在第一基板4和第二基板9上分别设置导电层,并将第一 基板4和第二基板9上的导电层分别图形化;
具体地,如图3和图7所示,第一基板4和第二基板9可以是双面覆 铜芯板(中间为树脂玻纤材料5,两面附着铜皮2的结构)或单面覆铜芯 板(树脂16玻纤加一面铜皮2的结构)中的任意一种,即至少有一侧设 有铜皮2;将备好的第一基板4和第二基板9按照需要进行内层图形6转 移,即将铜皮2进行图形化,形成图4所示的内层图形6。
步骤202:使用非极性油墨7在第一基板4设有已图形化的导电层的 一侧进行印刷;
如图5所示,在第一基板4上印刷非极性油墨7。
本方案所使用的非极性油墨7,为行业内首创。
具体地,本方案的无卤非极性油墨7至少由以下质量分数的原材料制 得:水性丙烯酸树脂40-60%,氯化聚丙烯类树脂3-6%,去离子水10-15%, 余量为氨水;水性丙烯酸树脂至少由以下质量比匹配的原材料制的:甲基 丙烯酸甲脂15-30份,丙烯酸丁脂10-30份,蒸馏水40-65份。
采用上述组份的非极性油墨7,可以解决在非极性基材(例如塑料) 上的附着力问题(非极性作用),已经能够做到一种树脂连接料通用性的 问题,同时解决了以氯化聚丙烯树脂为连接料容易出现的甲苯溶剂残留超 标的问题,在提倡绿色环保的21世纪,这点突破显得尤为重要。
步骤204:对印刷有非极性油墨7的第一基板4进行曝光显影,以转 移预设图形8,固化非极性油墨7,以形成抗镀层;
如图6所示,使用曝光显影方式进行图形转移,得到图6所示的非极 性油墨7形成的预设图形8,图形的尺寸直径小于第一基板4上的内层图 形6;可以根据实际的制程对准度能力及第一基板4涨缩情况对该值进行 调整,本实施例中采用的印刷可非极性油墨7,所得到的非极性油墨7的 图形尺寸小于第一基板4上的内层图形6;当然,本实施例的方案并不局 限于此,非极性油墨7形成的图形尺寸也可以等于或者大于第一基板4上 的内层图形6的尺寸,根据具体情况进行调整;固化方式,依据非极性油 墨7的具体组份确定。
需要注意的是,固化后的非极性油墨7,或者说抗镀层需要具有一定 的厚度,在本实施例中的非极性油墨7的厚度为1~6mil,包括1mil、2mil、 4mil、5mil中的任意一个厚度,优选地,为3mil。
步骤206:将多个第一基板4、多个第二基板9、多个连接片10进行 精确对位后压合,形成电路板1;
如图7所示,多个第一基板4、多个第二基板9、多个连接片10进行 精确对位后压合,形成电路板1;当然,本实施例的方案并不局限于此, 在电路板1中还可能压合有第三基板,第三基板包括双面覆铜、单面覆铜 和双面均不覆铜中的任意一种结构。
步骤208:在电路板1上进行钻孔,以在电路板1上形成贯穿抗镀层 的通孔3;
如图8所示,将图7中压合好的电路板1进行钻孔,钻孔位置为设定 好的钻孔区域,钻孔参数可以根据材料的耐高温特性进行选择,其重点是 控制钻孔钉头的宽度与内层铜的厚度比值小于1.5,以使钻孔钉头数值控 制在较小的范围内,这是由于在设定好的钻孔区域内层预先印刷了非极性 油墨7,非极性油墨7硬度小于第一基板4的硬度,钻孔时容易造成钉头 过大。
步骤210:对通孔3内部进行除胶处理及钯活化处理,对电路板1进 行化学沉铜,使通孔3内壁附着上胶体钯及化学铜12;
如9图所示,对通孔3进行金属化处理,本实施例采用的是化学沉铜 工艺;由于使用的是非极性油墨7作为抗镀层,有非极性油墨7的位置胶 体钯附着和化学铜12附着要比正常没有非极性油墨7的位置要稀疏;正 是由于此特点,才便于后一步骤的非极性油墨7褪除以及非极性油墨7上 的化铜层的褪除。
步骤212:使用分解液褪除抗镀层,以使抗镀层所在的位置处形成隔 断层13;
如10图所示,使用分解液褪除抗镀层,即用非极性油墨7专用的分 解液将非极性油墨7分解出来,得到隔断层13,同时使用专用设备将非 极性油墨7退洗后形成的隔断层13位置的药水以及化铜层残屑清洗出来。
需要指出的是,根据本发明的实施例的电路板1的选择性电镀工艺, 首次采用了内层图形6后印刷非极性油墨7,并逆转了传统的电路板1加 工方法,在沉铜后褪除隔断层13位置的油墨,其流程与结构设计方面均 为业界创新,这样的设计,有利于在后续的电镀工序中,保持隔断层13 处不能电镀上铜,从而不再需要采用背钻工艺去铜,避免了对通孔3结构 的破坏,避免了通孔3中形成短桩,提升了信号的质量。
步骤214:对电路板1进行电镀,使电路板1内与电镀阳极接触的位 置被电镀上金属,而通孔3内的隔断层13与隔断层13间形成没有金属的 无效路径15。
如图11所示,电路板1进行电镀铜14处理,由于非极性油墨7制作 的抗镀层以及其上附着的化学铜12已被褪除,使隔断层13位置处在电镀 过程中始终保持无铜;这样,孔壁上已沉上铜并能够与电镀阳极链接的位 置电镀上铜,同时与阳极断开的位置的化铜层在电镀铜的过程中将被电镀 槽药水腐蚀掉,当电镀完成后形成的过孔中的无效路径15镀不上铜。
可以理解地,如图10所示,在同一个通孔3内,不同的基板上都设 有隔断层13,两个隔断层13之间的通孔3内壁上在化学沉铜时,也附着 有化学铜12,但是由于其两端都是隔断层13,因此使得此处的化学铜12 与其它位置处的化学铜12断开,从而在电镀时,该处的化学铜12与阳极 断开,从而使其在电镀铜的过程中将被电镀槽药水腐蚀掉,形成无效路径, 且该处没有化铜层12打底,使得电镀铜14无法附着其上。
实施例3
如图17所示,本发明提出的另一个实施例的电路板1的选择性电镀 工艺,包括:
步骤300:在第一基板4和第二基板9上分别设置导电层,并将第一 基板4和第二基板9上的导电层分别图形化;
步骤302:使用非极性油墨7在第一基板4的导电层上进行打印,形 成抗镀层;
采用打印的方式形成抗镀层,生产效率高,工艺更简单;打印出来的 抗镀层仍然要保证一定的厚度,优选地,抗镀层的厚度为3mil。
步骤304:将多个第一基板4、多个第二基板9、多个连接片10进行 精确对位后压合,形成电路板1;
步骤306:在电路板1上进行钻孔,以在电路板1上形成贯穿抗镀层 的通孔3;
步骤308:对通孔3内部进行除胶处理及钯活化处理,对电路板1进 行化学沉铜,使通孔3内壁附着上胶体钯及化学铜12;
步骤310:使用分解液褪除抗镀层,以使抗镀层所在的位置处形成隔 断层13;
步骤312:对电路板1进行电镀,使电路板1内与电镀阳极接触的位 置被电镀上金属,而通孔3内的隔断层13与隔断层13间形成没有金属的 无效路径15;
步骤314:对完成电镀的电路板1上的通孔3和隔断层13处,进行 真空树脂16塞孔处理;
如图12所示,完成了选择性的电镀铜14的通孔3及隔断层13处, 进行填塞树脂16,目的是对孔内进行保护,防止后段工序的药水渗入对 通孔3内选择性电镀铜14及隔断层13处内层铜造成腐蚀,从而影响信号 的质量和信号的完整性。
步骤316:对完成真空树脂16塞孔处理的电路板1进行二次电镀;
如图13所示,在真空树脂16塞孔之上再镀上一层二次电镀铜17,使可 使得焊接面积增加;二次电镀可视具体情况进行取舍。
步骤318:如图17所示,对完成真空树脂16塞孔处理的电路板1进 行外层图形18转移,并进行后工序制作,至成品完成。
可以理解地,传统的背钻工艺是在电路板的多层结构的通孔中将信号 过孔的无效路径上的铜皮钻去,形成图2中楔型结构的背钻孔,从而达到 提高信号传输质量的目的。但是背钻技术存在对准度要求高、小孔加工困 难、加工效率较低、对孔造成半破坏结构影响受力等方面的困难与不足。
根据本发明的一个实施例的电路板的制作工艺,通过采用非极性油墨 作为抗镀层,在化学铜处理后使用分解液褪除抗镀层,可让通孔中的无效 路径镀不上铜,保证信号传输中损耗降至最低,其损耗远低于背钻工艺所 造成的信号传输损耗。本发明提供的电路板的制作工艺,不需要考虑对准 度、小孔加工等问题,也不会破坏通孔结构,其加工流程与电路板的结构 设计方面均为业界创新,本发明提供的制作工艺简单,生产效率高,成本低,同时本发明很好的保留了原电路板加工工艺流程,并不需要引进其他 的专用设备和特别改造,因此具备极大的市场潜力与技术竞争优势。
以上结合附图详细说明了本发明的技术方案,通过本发明的技术方案, 直接让电路板的通孔内不需要有铜的一段位置镀不上铜,从而实现孔内无 效路径被阻断,提高信号的传输质量,达到替代背钻工艺的目的。
在本发明中,术语“第一”、“第二”、“第三”仅用于描述的目的,而不能 理解为指示或暗示相对重要性;术语“多个”则指两个或两个以上,除非另有 明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解, 例如,“连接”可以是固定连接,也可以是可拆卸连接,或一体地连接;“相连” 可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人 员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的描述中,需要理解的是,术语“上”、“下”、“左”、“右”、“前”、 “后”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了 便于描述本发明和简化描述,而不是指示或暗示所指的装置或单元必须具有 特定的方向、以特定的方位构造和操作,因此,不能理解为对本发明的限制。
在本说明书的描述中,术语“一个实施例”、“一些实施例”、“具体实施例” 等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含 于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性 表述不一定指的是相同的实施例或实例。而且,描述的具体特征、结构、材 料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域 的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则 之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围 之内。

Claims (14)

1.一种电路板的选择性电镀工艺,其特征在于,包括:
在第一基板和第二基板上分别设置导电层;
在所述第一基板的导电层上加工出呈预设图形的抗镀层;
将所述第一基板加工有所述抗镀层的一侧与所述第二基板进行压合,形成电路板;
在所述电路板上进行钻孔,以在所述电路板上形成贯穿所述抗镀层的通孔;
对所述通孔进行金属化处理;
使用分解液褪除所述抗镀层,以使所述抗镀层所在的位置处形成隔断层。
2.根据权利要求1所述的电路板的选择性电镀工艺,其特征在于,在使用分解液褪除所述抗镀层,以使所述抗镀层所在位置处形成隔断层后,还包括:
对所述电路板进行电镀,使所述电路板内与电镀阳极接触的位置被电镀上金属,而所述通孔内的隔断层与隔断层间形成没有金属的无效路径。
3.根据权利要求2所述的电路板的选择性电镀工艺,其特征在于,
所述在所述第一基板的导电层上加工出呈预设图形的抗镀层,具体包括:
使用非极性油墨在所述第一基板设有所述导电层的一侧进行印刷;
按照所述预设图形将印刷在所述第一基板上的所述非极性油墨进行图形化,以形成所述抗镀层。
4.根据权利要求2所述的电路板的选择性电镀工艺,其特征在于,
所述按照所述预设图形将印刷在所述第一基板上的所述非极性油墨进行图形化,以形成所述抗镀层,具体包括:
对印刷有所述非极性油墨的所述第一基板进行曝光显影;
固化所述非极性油墨,以形成所述抗镀层。
5.根据权利要求2所述的电路板的选择性电镀工艺,其特征在于,
所述在所述第一基板的导电层上加工出呈预设图形的抗镀层,具体包括:
按照所述预设图形,使用非极性油墨在所述第一基板的所述导电层上进行打印,形成所述抗镀层。
6.根据权利要求2-5中任一项所述的电路板的选择性电镀工艺,其特征在于,
所述抗镀层的厚度范围为1~6mil。
7.根据权利要求2-5中任一项所述的电路板的选择性电镀工艺,其特征在于,
所述将所述第一基板加工有所述抗镀层的一侧与所述第二基板进行压合,形成电路板,具体包括:
将多个所述第一基板、多个所述第二基板、多个连接片进行精确对位后压合,形成所述电路板;或
将多个所述第一基板、多个所述第二基板、多个连接片和多个第三基板进行精确对位后压合,形成所述电路板。
8.根据权利要求7所述的电路板的选择性电镀工艺,其特征在于,
所述第三基板包括双面覆导电层基板、单面覆导电层基板、双面去导电层基板中的任意一种。
9.根据权利要求2-5中任一项所述的电路板的选择性电镀工艺,其特征在于,
所述对所述通孔进行金属化处理,具体包括:
对所述通孔内部进行除胶处理及钯活化处理;
进行化学沉铜,使所述通孔内壁附着上胶体钯及化学铜。
10.根据权利要求2-5中任一项所述的电路板的选择性电镀工艺,其特征在于,
在所述电路板上进行钻孔,钻孔钉头的宽度与所述导电层的厚度比值小于1.5。
11.一种电路板的制作工艺,其特征在于,
包括权利要求1-10中任一项所述的选择性电镀工艺。
12.根据权利要求11所述的电路板的制作工艺,其特征在于,
在所述选择性电镀工艺完成之后,还包括:
对完成电镀的所述电路板上的所述通孔和所述隔断层处,进行真空树脂塞孔处理;
对完成真空树脂塞孔处理的所述电路板进行外层图形转移,至成品完成。
13.根据权利要求12所述的电路板的制作工艺,其特征在于,
在所述对完成真空树脂填塞孔处理的所述电路板进行外层图形转移之前,还包括:
对完成所述真空树脂塞孔处理的所述电路板进行二次电镀。
14.一种电路板,其特征在于,
采用权利要求11-13中任一项所述的电路板的制作工艺制作。
CN201810910383.4A 2018-08-10 2018-08-10 电路板及其选择性电镀工艺、制作工艺 Pending CN108901146A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810910383.4A CN108901146A (zh) 2018-08-10 2018-08-10 电路板及其选择性电镀工艺、制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810910383.4A CN108901146A (zh) 2018-08-10 2018-08-10 电路板及其选择性电镀工艺、制作工艺

Publications (1)

Publication Number Publication Date
CN108901146A true CN108901146A (zh) 2018-11-27

Family

ID=64353854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810910383.4A Pending CN108901146A (zh) 2018-08-10 2018-08-10 电路板及其选择性电镀工艺、制作工艺

Country Status (1)

Country Link
CN (1) CN108901146A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109618488A (zh) * 2018-12-24 2019-04-12 华为技术有限公司 一种印刷电路板、通信设备
CN109862719A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种实现一孔多网络的pcb制作方法及pcb
CN109862704A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种含埋孔的pcb制作方法及pcb
CN109890149A (zh) * 2019-04-02 2019-06-14 生益电子股份有限公司 一种双面压接pcb的制作方法及pcb
CN110248476A (zh) * 2019-06-12 2019-09-17 惠州市盈帆实业有限公司 一种基于断层不连续式网孔的电路板及其制备工艺
CN110996526A (zh) * 2019-12-27 2020-04-10 生益电子股份有限公司 一种信号过孔的制作方法
CN111010826A (zh) * 2019-12-27 2020-04-14 生益电子股份有限公司 一种阶梯槽的制作方法
CN111031709A (zh) * 2019-12-27 2020-04-17 生益电子股份有限公司 一种实现同一过孔多个网络的pcb制作方法
CN112752399A (zh) * 2020-11-26 2021-05-04 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法
CN112752446A (zh) * 2020-12-15 2021-05-04 广州添利电子科技有限公司 一种断孔制作工艺
CN114269074A (zh) * 2021-12-14 2022-04-01 生益电子股份有限公司 电路板及其制备方法
CN114340232A (zh) * 2022-03-17 2022-04-12 梅州市志浩电子科技有限公司 一种选择性沉铜的制作方法及线路板
CN114340159A (zh) * 2021-12-14 2022-04-12 生益电子股份有限公司 一种pcb的制备方法和pcb
WO2022257525A1 (zh) * 2021-06-08 2022-12-15 中兴通讯股份有限公司 一种印刷电路板、印刷电路板制备方法以及电子设备
WO2022262588A1 (zh) * 2021-06-17 2022-12-22 中兴通讯股份有限公司 具有信号传输过孔的印制电路板及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133478A (zh) * 2005-03-04 2008-02-27 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
CN103687342A (zh) * 2013-12-02 2014-03-26 广州美维电子有限公司 一种具有断孔的印制电路板及其制作方法
CN103687279A (zh) * 2013-12-02 2014-03-26 广州美维电子有限公司 一种印制电路板及其制作方法
CN103687341A (zh) * 2013-12-02 2014-03-26 广州美维电子有限公司 一种印制电路板的断孔制作方法
CN104822224A (zh) * 2014-01-31 2015-08-05 英特尔公司 电路组件桥设备
CN106034377A (zh) * 2015-03-19 2016-10-19 马尔泰克技术有限公司 选择性段过孔电镀工艺和结构
CN106163076A (zh) * 2015-03-23 2016-11-23 马尔泰克技术有限公司 选择性段过孔电镀工艺和结构
CN106982522A (zh) * 2017-03-14 2017-07-25 开平依利安达电子第三有限公司 多网络通孔电路板及其制造方法
US20180084652A1 (en) * 2016-08-08 2018-03-22 International Business Machines Corporation Implementing backdrilling elimination utilizing via plug during electroplating
CN107960019A (zh) * 2017-11-21 2018-04-24 生益电子股份有限公司 一种实现零残桩的pcb制作方法及pcb
CN207604033U (zh) * 2017-03-14 2018-07-10 开平依利安达电子第三有限公司 多网络通孔电路板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133478A (zh) * 2005-03-04 2008-02-27 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
CN103687342A (zh) * 2013-12-02 2014-03-26 广州美维电子有限公司 一种具有断孔的印制电路板及其制作方法
CN103687279A (zh) * 2013-12-02 2014-03-26 广州美维电子有限公司 一种印制电路板及其制作方法
CN103687341A (zh) * 2013-12-02 2014-03-26 广州美维电子有限公司 一种印制电路板的断孔制作方法
CN104822224A (zh) * 2014-01-31 2015-08-05 英特尔公司 电路组件桥设备
CN106034377A (zh) * 2015-03-19 2016-10-19 马尔泰克技术有限公司 选择性段过孔电镀工艺和结构
CN106163076A (zh) * 2015-03-23 2016-11-23 马尔泰克技术有限公司 选择性段过孔电镀工艺和结构
US20180084652A1 (en) * 2016-08-08 2018-03-22 International Business Machines Corporation Implementing backdrilling elimination utilizing via plug during electroplating
CN106982522A (zh) * 2017-03-14 2017-07-25 开平依利安达电子第三有限公司 多网络通孔电路板及其制造方法
CN207604033U (zh) * 2017-03-14 2018-07-10 开平依利安达电子第三有限公司 多网络通孔电路板
CN107960019A (zh) * 2017-11-21 2018-04-24 生益电子股份有限公司 一种实现零残桩的pcb制作方法及pcb

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109618488A (zh) * 2018-12-24 2019-04-12 华为技术有限公司 一种印刷电路板、通信设备
CN109862719A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种实现一孔多网络的pcb制作方法及pcb
CN109862704A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种含埋孔的pcb制作方法及pcb
CN109890149A (zh) * 2019-04-02 2019-06-14 生益电子股份有限公司 一种双面压接pcb的制作方法及pcb
CN110248476A (zh) * 2019-06-12 2019-09-17 惠州市盈帆实业有限公司 一种基于断层不连续式网孔的电路板及其制备工艺
CN110996526B (zh) * 2019-12-27 2020-11-03 生益电子股份有限公司 一种信号过孔的制作方法
CN111031709A (zh) * 2019-12-27 2020-04-17 生益电子股份有限公司 一种实现同一过孔多个网络的pcb制作方法
CN110996526A (zh) * 2019-12-27 2020-04-10 生益电子股份有限公司 一种信号过孔的制作方法
CN111031709B (zh) * 2019-12-27 2020-11-06 生益电子股份有限公司 一种实现同一过孔多个网络的pcb制作方法
CN111010826B (zh) * 2019-12-27 2021-01-05 生益电子股份有限公司 一种阶梯槽的制作方法
CN111010826A (zh) * 2019-12-27 2020-04-14 生益电子股份有限公司 一种阶梯槽的制作方法
CN112752399B (zh) * 2020-11-26 2022-06-14 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法
CN112752399A (zh) * 2020-11-26 2021-05-04 苏州浪潮智能科技有限公司 印制电路板及其通孔的加工方法
CN112752446A (zh) * 2020-12-15 2021-05-04 广州添利电子科技有限公司 一种断孔制作工艺
WO2022257525A1 (zh) * 2021-06-08 2022-12-15 中兴通讯股份有限公司 一种印刷电路板、印刷电路板制备方法以及电子设备
WO2022262588A1 (zh) * 2021-06-17 2022-12-22 中兴通讯股份有限公司 具有信号传输过孔的印制电路板及其制作方法
CN114340159A (zh) * 2021-12-14 2022-04-12 生益电子股份有限公司 一种pcb的制备方法和pcb
CN114269074A (zh) * 2021-12-14 2022-04-01 生益电子股份有限公司 电路板及其制备方法
CN114340232A (zh) * 2022-03-17 2022-04-12 梅州市志浩电子科技有限公司 一种选择性沉铜的制作方法及线路板

Similar Documents

Publication Publication Date Title
CN108901146A (zh) 电路板及其选择性电镀工艺、制作工艺
CN113056117B (zh) 一种只对孔壁进行金属化和电镀的方法
CN101790289B (zh) 具有互连盲孔的pcb及其加工方法
CN110505770B (zh) 多层夹芯金属基电路板生产方法
CN101400213B (zh) 印刷线路板的制造方法及在其中使用的电解蚀刻处理液
KR20070086864A (ko) 다층프린트배선판 및 그 제조방법
CN106358386A (zh) 一种背板插件盲孔的制作方法
CN110312380B (zh) 一种侧面金属化边多层绝缘隔离电路板的制作生产方法
CN110557905A (zh) 一种基于不流动pp结构的线路板制板方法
CN103687341A (zh) 一种印制电路板的断孔制作方法
CN110446359A (zh) 一种关于局部厚铜产品的关键流程设计及工艺控制
CN108738248A (zh) 一种板边具有金属化半孔的pcb的制作方法
CN108738237A (zh) 一种埋嵌铝排结构印制电路板的制造方法
KR20100002664A (ko) 금속적층판 및 그 제조방법
CN105120597A (zh) 一种印制电路板的制作方法
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
CN109996399A (zh) 背钻方法及印刷电路板
JP2008235655A (ja) 基板及びこの基板の製造方法
CN102257887B (zh) 多层印刷基板及其制造方法
CN108617097B (zh) 印制电路板的制作方法及印制电路板
CN110572927A (zh) 一种多层fpc四阶hdi软硬结合板制作方法及hdi板
US4162932A (en) Method for removing resin smear in through holes of printed circuit boards
CN201805023U (zh) 基于线路板工艺的usb插接件
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
CN113709984A (zh) 一种用激光加工电镀孔、焊盘抗镀及抗蚀图案的制电路板方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181127