CN115334779A - 多层线路板的制备方法 - Google Patents

多层线路板的制备方法 Download PDF

Info

Publication number
CN115334779A
CN115334779A CN202110510653.4A CN202110510653A CN115334779A CN 115334779 A CN115334779 A CN 115334779A CN 202110510653 A CN202110510653 A CN 202110510653A CN 115334779 A CN115334779 A CN 115334779A
Authority
CN
China
Prior art keywords
conductive
preset
hole
local
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110510653.4A
Other languages
English (en)
Inventor
谢剑
魏仲民
张强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zte Intelligent Technology Nanjing Co ltd
Original Assignee
Zte Intelligent Technology Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zte Intelligent Technology Nanjing Co ltd filed Critical Zte Intelligent Technology Nanjing Co ltd
Priority to CN202110510653.4A priority Critical patent/CN115334779A/zh
Priority to JP2023566007A priority patent/JP2024516223A/ja
Priority to PCT/CN2022/080935 priority patent/WO2022237303A1/zh
Priority to EP22806278.2A priority patent/EP4336977A1/en
Publication of CN115334779A publication Critical patent/CN115334779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本公开提供了一种多层线路板的制备方法，其包括：在所述多层线路板的每个预置芯板对应局部导电通孔的位置形成预置通孔，在所述预置通孔中形成预置导电结构；所述局部导电通孔是所述多层线路板中仅在对应部分芯板处有导电结构的通孔，所述预置芯板是在至少一个所述局部导电通孔中对应所述导电结构的芯板，所述预置通孔的孔径大于所述局部导电通孔的孔径；将所述多层线路板的所有芯板叠置并一次压合得到压合结构；在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层；对所述压合结构进行电镀，使所述局部导电通孔中仅在所述预置导电层处形成所述导电结构。

Description

多层线路板的制备方法
技术领域
本公开涉及多层线路板技术领域，特别涉及一种多层线路板的制备方法。
背景技术
多层线路板(PCB，或称多层印刷线路板)中可能有局部导电通孔，即仅用于将多层线路板的部分芯板导通的通孔，从而局部导电通孔中可仅在对应需要导通的芯板的位置设有导电结构(或者说需要进行选择性镀铜)，以避免不必要的导通，并降低损耗。
随着技术的发展，多层线路板的密度和信号速率不断提高，例如5G通信(第五代移动通信)技术承载网的串行信号速率就可达到112Gbps甚至224Gbps，从而对相应多层线路板的性能也提出了更高的要求。
发明内容
本公开提供一种多层线路板的制备方法。
第一方面，本公开实施例提供一种多层线路板的制备方法，其包括：
在所述多层线路板的每个预置芯板对应局部导电通孔的位置形成预置通孔，在所述预置通孔中形成预置导电结构；所述局部导电通孔是所述多层线路板中仅在对应部分芯板处有导电结构的通孔，所述预置芯板是在至少一个所述局部导电通孔中对应所述导电结构的芯板，所述预置通孔的孔径大于所述局部导电通孔的孔径；
将所述多层线路板的所有芯板叠置并一次压合得到压合结构；
在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层；
对所述压合结构进行电镀，使所述局部导电通孔中仅在所述预置导电层处形成所述导电结构。
在一些实施例中，所述在所述多层线路板的每个预置芯板对应局部导电通孔的位置形成预置通孔包括：
通过机械钻孔或激光打孔，在所述多层线路板的每个所述预置芯板对应所述局部导电通孔的位置形成所述预置通孔。
在一些实施例中，所述在所述预置通孔中形成预置导电结构包括：
依次对所述预置芯板进行化学镀和电镀，以在所述预置通孔中形成所述预置导电结构。
在一些实施例中，所述多层线路板的任意两个相邻所述芯板间具有粘结层；
在两个相邻的所述预置芯板的位于相同位置的两个所述预置导电结构中，有至少一个所述预置导电结构具有超出其所在预置通孔而向另一个所述预置导电结构伸出的突出部，所述突出部的长度大于或等于所述粘结层的厚度。
在一些实施例中，在两个相邻的所述预置芯板的位于相同位置的两个所述预置导电结构中，每一个所述预置导电结构均具有超出其所在预置通孔而向另一个所述预置导电结构伸出的所述突出部，两个所述突出部的总长度大于或等于所述粘结层的厚度。
在一些实施例中，所述预置导电结构为实心导电柱。
在一些实施例中，所述在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层包括：
在所述压合结构中形成所述局部导电通孔，在形成所述局部导电通孔的过程中同时除去所述预置导电结构的中间部分，以使剩余的所述预置导电结构形成所述预置导电层。
在一些实施例中，所述在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层包括：
在所述压合结构中通过机械钻孔形成所述局部导电通孔，在所述机械钻孔过程中同时除去所述预置导电结构的中间部分，以使剩余的所述预置导电结构形成所述预置导电层。
在一些实施例中，所述局部导电通孔中的所述导电结构为空心导电柱。
在一些实施例中，所述预置导电结构、所述导电结构的材料均为铜。
本公开实施例中，先在需要被局部导电通孔导通的预置芯板中形成预置导电结构，之后将所有芯板(包括预置芯板)压合并打孔，从而使预置导电结构形成预置导电层，并在不化学镀的情况下直接电镀，使预置导电层加厚形成局部导电通孔中的导电结构。
由此，预置导电结构是在单独的芯板(预置芯板)中形成的，其“仅位于”需要导通的芯板(预置芯板)处，故由预置导电结构后续形成的预置导电层、局部导电通孔的导电结构也自然精确的“仅位于”需要导通的芯板(预置芯板)处，从而彻底避免了残桩(零残桩)，降低了损耗(可降低25％～30％)，提高了信号质量，且便于链路设计(尤其对高密度的多层线路板)。
同时，预置导电结构是在单独的芯板(预置芯板)中形成的，故压合结构的每个局部导电通孔中可有多段相互独立的预置导电层，进而每个局部导电通孔中后续也可形成多个相互独立的导电结构，以在一个局部导电通孔中形成多个“通道”，即实现一次压合(即不用多次压合)前提下的“一孔多通道”，便于实现高密度设计，且可答复简化制备工艺，提高生产效率(可将生产周期缩短越1/4)。
另外，本公开实施例的所有工艺、物料等都可通过常规的多层线路板生产技术实现，而不需要使用特殊的抗镀膜、抗镀油墨等，与常规工艺结合好，成本低，易于实现。
附图说明
在本公开实施例的附图中：
图1为一些相关技术的多层线路板中，进行背钻前的压合结构的剖面结构示意图；
图2为一些相关技术的多层线路板中，进行背钻后的压合结构的剖面结构示意图；
图3本公开实施例提供的一种多层线路板的制备方法的流程图；
图4本公开实施例提供的另一种多层线路板的制备方法的流程图；
图5本公开实施例提供的一种多层线路板的制备方法中形成预置通孔后各芯板的局部剖面结构示意图；
图6本公开实施例提供的一种多层线路板的制备方法中形成预置导电结构后各芯板的局部剖面结构示意图；
图7本公开实施例提供的一种多层线路板的制备方法中进行压合后压合结构的局部剖面结构示意图；
图8本公开实施例提供的一种多层线路板的制备方法中形成局部导电通孔后压合结构的局部剖面结构示意图；
图9本公开实施例提供的一种多层线路板的制备方法中形成导电结构后压合结构的局部剖面结构示意图；
图10本公开实施例提供的一种多层线路板的制备方法得到的多层线路板的局部剖面结构示意图；
图11本公开实施例提供的另一种多层线路板的制备方法中形成预置通孔后各芯板的局部剖面结构示意图；
图12本公开实施例提供的另一种多层线路板的制备方法中形成预置导电结构后各芯板的局部剖面结构示意图；
图13本公开实施例提供的另一种多层线路板的制备方法中进行压合后压合结构的局部剖面结构示意图；
图14本公开实施例提供的另一种多层线路板的制备方法中形成局部导电通孔后压合结构的局部剖面结构示意图；
图15本公开实施例提供的另一种多层线路板的制备方法中形成导电结构后压合结构的局部剖面结构示意图；
图16本公开实施例提供的另一种多层线路板的制备方法得到的多层线路板的局部剖面结构示意图；
图17本公开实施例提供的一种多层线路板的制备方法所制备的多层线路板和一些相关技术中的多层线路板的损耗测试图；
其中，附图标记为：1、芯板；11、预置芯板；111、预置通孔；2、粘结层；3、压合结构；31、局部导电通孔；41、预置导电结构；411、突出部；42、预置导电层；5、导电结构。
具体实施方式
为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开实施例提供的多层线路板的制备方法进行详细描述。
在下文中将参考附图更充分地描述本公开，但是所示的实施例可以以不同形式来体现，且本公开不应当被解释为限于以下阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
本公开实施例的附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与详细实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见。
本公开可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。
在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
本公开所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本公开所使用的术语“和/或”包括一个或多个相关列举条目的任何和所有组合。如本公开所使用的单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。如本公开所使用的术语“包括”、“由……制成”，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定，否则本公开所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本公开明确如此限定。
本公开不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。
在一些相关技术中，可通过背钻工艺在一次压合的多层线路板中形成局部导电通孔31。具体是，先将所有芯板1(还可加入粘结层2，例如半固化片)一次压合得到压合结构3，再参照图1，在压合结构3中形成各位置均有导电结构5的局部导电通孔31；之后，从不需要导通的一侧对局部导电通孔31进行扩大的钻孔(背钻)，将对应不需要导通的芯板1处的导电结构5“钻掉”，从而形成参照图2的、导电结构5仅在部分位置的局部导电通孔31。
但一方面，由于钻机、钻刀、工艺等的影响，背钻无法“正好”达到需要导通的芯板1处，而是要“留出”一段长度(图2中两虚线之间的h)通常在8-12mil(毫微米)的余量，而该余量对应的导电结构5称为背钻“残桩(Stub)”。而残桩会导致损耗增大，并影响链路设计(尤其对高密度的多层线路板)。
另一方面，通过背钻，最多只能从“两侧”除去导电结构5，故每个局部导电通孔31中剩余的导电结构5只能是“一个”，故局部导电通孔31只能是“一孔单通道”的。也就是说，在一次压合的多层线路板中，通过背钻工艺无法在一个局部导电通孔31中形成多个相互独立的导电结构5(断层网络结构)，也就是无法实现“一孔多通道”。
第一方面，参照图3至图17，本公开实施例提供一种多层线路板的制备方法。
本公开实施例用于制备多层线路板(PCB)，更具体是一次压合的多层线路板，即多层线路板的所有芯板1都在一次压合工艺中被压合在一起。
本公开实施例制备的多层线路板可用于任何领域，例如用于通信技术(如5G通信技术)的承载网中，更具体可为高密度、高串行信号速率(如112Gbps甚至224Gbps)的多层线路板。
参照图3，本公开实施例的多层线路板的制备方法，包括：
S101、在多层线路板的每个预置芯板11对应局部导电通孔31的位置形成预置通孔111，在预置通孔111中形成预置导电结构41。
其中，参照图10、图16，局部导电通孔31是多层线路板中仅在对应部分芯板1处有导电结构5的通孔(或者说是需要进行选择性镀铜的通孔)，预置芯板11是在至少一个局部导电通孔31中对应导电结构5的芯板1，且参照图5、图11，以上形成的预置通孔111的孔径大于局部导电通孔31的孔径。
本公开实施例的多层线路板是由多个芯板1压合得到的，且具有至少一个局部导电通孔31，在局部导电通孔31中，仅部分位置设有导电结构5，而该导电结构5仅将部分芯板1导通，这些芯板1即为“预置芯板11”。由此，构成多层线路板的多个芯板1中，有至少部分芯板1是以上的预置芯板11。
参照图5、图11，对每个单独的预置芯板11，在压合之前，先在其中打孔以在对应局部导电通孔31的位置形成比局部导电通孔31更大(如至少大2mil)的预置通孔111。
之后，参照图6、图12，对每个单独的预置芯板11，在预置通孔111中形成预置导电结构41。
应当理解，以上每个预置通孔111都是与确定的局部导电通孔31对应的，本发明实施例中只针对一个预置通孔111处的结构进行描述。
例如，若一个多层线路板中有多个局部导电通孔31，而不同的局部导电通孔31将不同的芯板1导通，则对于一个芯板1(预置芯板11)，其可能仅在一个局部导电通孔31处需要被导通，从而其也仅需在该局部导电通孔31处形成预置通孔111和后续结构，而在其它局部导电通孔31处，该预置芯板11并不需要形成预置通孔111等，其结构上类似于其它的常规芯板1。
当然，对每个芯板1，只要其中需要形成任意预置通孔111，则其就属于预置芯板11，就需要在相应位置形成预置通孔111等结构。
S102、将多层线路板的所有芯板1叠置并一次压合得到压合结构3。
参照图7、图13，将所有芯板1叠置在一起，通过一次压合形成压合结构3。
显然，所有的芯板1中，必然有至少部分芯板1是带有以上预置导电结构41和预置通孔111的预置芯板11。
应当理解，在压合结构3中，不同预置导电结构41即使相互接触，也仍然是相互独立的结构，故不能实现良好的导通。
S103、在压合结构3中形成局部导电通孔31，使预置导电结构41形成预置导电层42。
参照图8、图14，在压合结构3中形成贯穿的局部导电通孔31，其中由于预置通孔111的孔径大于局部导电通孔31的孔径，故预置导电结构41至少最外层的部分是位于局部导电通孔31“之外”的，从而在形成局部导电通孔31后，至少最外层的预置导电结构41会留下来，形成位于预置通孔111中的孔壁上的薄层，即预置导电层42。
显然，在压合结构3的厚度方向上，以上预置导电层42仅位于对应预置导电结构41的位置，也就是仅位于需要被导通的预置芯板1处。
S104、对压合结构3进行电镀，使局部导电通孔31中仅在预置导电层42处形成导电结构5。
参照图9、图15，在不进行化学镀的情况下，直接对压合结构3进行电镀，从而局部导电通孔31中的预置导电层42被电镀增厚，形成局部导电通孔31中的导电结构5。同时，局部导电通孔31中除了预置导电层42外的其它位置原本没有导电层，故通过电镀也不会沉积导电材料。
由此，局部导电通孔31中仅在对应预置导电层42(也对应预置导电结构41)处形成导电结构5，从而导电结构5仅位于确实需要导通的芯板1(预置芯板11)处，即实现了对局部导电通孔31的“选择性”电镀。
其中，由于导电结构5是通过电镀形成的，故其可将多个原本相互接触但连接不好的预置导电层42有效的连接为一体结构，从而实现良好的导通。
应当理解，需要被导电结构5导通的各芯板1的表面还应具有与导电结构5连通的相应导电层(如引线、接头Pad)等，而各附图中未将其示出，在此不再详细描述。
应当理解，在形成局部导电通孔31中的导电结构5后，还可进行外层图形转移、外层表面处理、铣外型、检测出货等步骤，以参照图10、图16，得到具有其它结构(如与局部导电通孔31中的导电结构5连接的接头Pad等)的多层线路板，在此不再详细描述。
本公开实施例中，先在需要被局部导电通孔31导通的预置芯板11中形成预置导电结构41，之后将所有芯板1(包括预置芯板11)压合并打孔，从而使预置导电结构41形成预置导电层42，并在不化学镀的情况下直接电镀，使预置导电层42加厚形成局部导电通孔31中的导电结构5。
由此，预置导电结构41是在单独的芯板1(预置芯板11)中形成的，其“仅位于”需要导通的芯板1(预置芯板11)处，故由预置导电结构41后续形成的预置导电层42、局部导电通孔31的导电结构5也自然精确的“仅位于”需要导通的芯板1(预置芯板11)处，从而彻底避免了残桩(零残桩)，降低了损耗(可降低25％～30％)，提高了信号质量，且便于链路设计(尤其对高密度的多层线路板)。
同时，预置导电结构41是在单独的芯板1(预置芯板11)中形成的，故压合结构3的每个局部导电通孔31中可有多段相互独立的预置导电层42，进而参照图15，每个局部导电通孔31中后续也可形成多个相互独立的导电结构5，以在一个局部导电通孔31中形成多个“通道”，即实现一次压合(即不用多次压合)前提下的“一孔多通道”，便于实现高密度设计，且可答复简化制备工艺，提高生产效率(可将生产周期缩短越1/4)。
另外，本公开实施例的所有工艺、物料等都可通过常规的多层线路板生产技术实现，而不需要使用特殊的抗镀膜、抗镀油墨等，与常规工艺结合好，成本低，易于实现。
对采用本公开实施例的方法制备的多层线路板(本申请产品，无残桩)、通孔中填满导电结构5的多层线路板(对比产品1，可理解为残桩填满通孔)、采用背钻工艺制备的多层线路板(对比产品2，残桩长度12mil)，分别测试它们在不同频率下的损耗，结果参照图17。
可见，本公开实施例的方法制备的多层线路板由于完全消除了残桩，故相对通过背钻工艺制备的有残桩的多层线路板或通孔中填满导电结构5的多层线路板，其损耗均大幅降低。
在一些实施例中，参照图4，在多层线路板的每个预置芯板11对应局部导电通孔31的位置形成预置通孔111(S101)包括：
S1011、通过机械钻孔或激光打孔，在多层线路板的每个预置芯板11对应局部导电通孔31的位置形成预置通孔111。
在一些实施例中，参照图4，在预置通孔111中形成预置导电结构41(S101)包括：
S1012、依次对预置芯板11进行化学镀和电镀，以在预置通孔111中形成预置导电结构41。
对每个预置芯板11，可通过机械钻孔或激光打孔的方式在其中形成预置通孔111，并通过化学镀后电镀的方式在预置通孔111中形成预置导电结构41。
在一些实施例中，多层线路板的任意两个相邻芯板1间具有粘结层2；在两个相邻的预置芯板11的位于相同位置的两个预置导电结构41中，有至少一个预置导电结构41具有超出其所在预置通孔111而向另一个预置导电结构41伸出的突出部411，突出部411的长度大于或等于粘结层2的厚度。
在一些实施例中，在两个相邻的预置芯板11的位于相同位置的两个预置导电结构41中，每一个预置导电结构41均具有超出其所在预置通孔111而向另一个预置导电结构41伸出的突出部411，两个突出部411的总长度大于或等于粘结层2的厚度。
参照图7、图13，为了使多层线路板的各芯板1能连接在一起，还可在芯板1之间设置粘结层2(例如半固化片)以进行粘结。
显然，本公开实施例未直接在粘结层2中形成预置导电结构的。因此，为了使粘结层2处的局部导电通孔31中后续也能形成预置导电层42和导电结构5，可参照图6、图12，使与粘结层2相邻的预置芯板11的预置导电结构41具有向粘结层2突出的“突出部411”，故参照图7、图13，压合后突出部411会“插入”粘结层2中，相当于在粘结层2中形成预置导电结构41。
进一步的，可以是粘结层2两侧的预置芯板11均具有突出部411，从而两个突出部411都“插入”粘结层2，以在粘结层2中形成连贯的预置导电结构41。
其中，“插入”粘结层2中的突出部411的最好超过粘结层2的厚度，进一步可正好等于粘结层2的厚度，从而使突出部411可相互接触(或突出部411与另一个预置导电层42的本体接触)，以在粘结层2中形成连贯的预置导电结构41。例如，若粘结层2厚度为E，则每个突出部411的厚度D可为E/2。
其中，以上粘结层2的厚度是指在压合工艺后，粘结层2的厚度。
其中，形成以上突出部411的方式是多样的，例如是将与预置通孔111镀平后再局部镀厚，在此不再详细描述。
应当理解，以上两个突出部411即使相互接触，仍然是两个结构，无法保证良好的导通；但在后续的电镀加厚过程中，粘结层2形成的导电结构5为能实现良好导通的整体结构。
应当理解，如果局部导电通孔31中的导电结构5仅用于将一个预置芯板11的两侧导通(如图15中靠下的导电结构5)，则该导电结构5不用进入粘结层2，从而其对应的预置导电结构41(如图12中靠下的预置导电结构41)也不必具有以上突出部。
在一些实施例中，预置导电结构41为实心导电柱。
参照图6、图12，每个预置芯板11中形成的预置导电结构41可以是“实心”的，即为实心导电柱，例如为突出预置芯板11的实心导电柱(突出的部分即为以上突出部411)。
在一些实施例中，在压合结构3中形成局部导电通孔31，使预置导电结构41形成预置导电层42(S103)包括：
S1031、在压合结构3中形成局部导电通孔31，在形成局部导电通孔31的过程中同时除去预置导电结构41的中间部分，以使剩余的预置导电结构41形成预置导电层42。
在压合结构3的局部导电通孔31的位置，对应预置芯板11处是预置导电结构41，而在对应其它芯板1的位置则是芯板1本身。因此，在形成局部导电通孔31的过程中，对预置导电结构41(如以上实心导电柱)，相当于将其中部“除去”，使剩余的外围“薄层”作为预置导电层42，而对其它的芯板1，则相当于进行打孔。
在一些实施例中，参照图4，在压合结构3中形成局部导电通孔31，使预置导电结构41形成预置导电层42(S103)包括：
S10311、在压合结构3中通过机械钻孔形成局部导电通孔31，在机械钻孔过程中同时除去预置导电结构41的中间部分，以使剩余的预置导电结构41形成预置导电层42。
进一步的，可通过机械钻孔的方式形成局部导电通孔31，因为形成该局部导电通孔31的过程中需要除去预置导电结构41中的大量导电材料(如铜)，而机械钻孔相对于其它方式(如激光打孔)可更好的实现该目的。
当然，以上形成局部导电通孔31的过程也可为其它方式，例如，若预置导电结构41本身就是位于预置通孔111中的薄层，则其在形成局部导电通孔31的过程中也可不受影响，而是直接保留下来成为预置导电层42。
在一些实施例中，局部导电通孔31中的导电结构5为空心导电柱。
参照图9、图15，局部导电通孔31中的导电结构5是通过电镀加厚的方式形成的，为保证电镀液能流到各个位置以形成导电结构5，故电镀的导电材料可未将局部导电通孔31“填满”，而是形成空心导电柱。
在一些实施例中，预置导电结构41、导电结构5的材料均为铜。
其中，以上预置导电结构41、导电结构5中使用的导电材料可为铜(Cu)，从而各化学镀、电镀步骤也都是化学镀铜、电镀铜。
当然，如果使用其它的导电材料，也是可行的。
参照图5至图10，本公开实施例的一种多层线路板的制备方法具体可包括：
A101、根据多层线路板(PCB)的设计资料，找到原本需要使用背钻工艺的部分导通的信号孔(局部导电通孔)的位置，例如是高速信号孔的位置。
A102、根据设计资料将多层线路板进行逐层分解，确定拆分的叠层结构，包含半固化片(粘结层)的厚度、芯板(包括预置芯板)厚度等。
A103、确定各芯板与该信号孔相关的打孔、开窗的参数。
例如，信号孔的打孔孔径为A，预置芯板中的孔(预置通孔)打孔孔径为B，半固化片开窗直径为C，则可设定C≥B+6mil，B≥A+2mil。
A104、对各芯板(内层芯板)进行贴膜、曝光、显影等流程，完成各芯板图形转移。
A105、对以上选定的预置芯板进行机械钻孔或激光打孔，形成预置通孔。
A106、对预置芯板的预置通孔的位置进行孔铜镀平和局部镀厚铜，即得到预置导电结构。
例如，其中厚铜突出(突出部)厚度设定为D，介质层厚度(压合后的厚度)设定为E，则D＝E÷2。
A107、对半固化片进行开窗，锣出铜PAD(接头)位置，得到半固化片。
A108、将半固化片和各芯板(包括预置芯板)进行叠合层压(压合)，形成一整个压合结构。
A109、对压合结构进行机械钻孔得到以上信号孔，其中钻孔刀径等于以上打孔孔径B，从而得到具有预置导电层的信号孔。
A110、在不进行化学镀铜的情况下直接进行电镀铜，加厚预置导电层形成信号孔中的导电结构，得到选择性镀铜的信号孔。
其中，如果多层线路板中还有需要完全镀铜的其它通孔，则这些通孔需要在以上信号孔钻孔(A109)之前进行钻孔，并化学镀，之后再进行A109步骤和A110步骤，即A110步骤中的电镀是在以上信号孔中加厚预置导电层，而在其它通孔中直接形成导电结构。
A111、继续进行外层图形转移、外层表面处理、铣外型、检测出货等流程，得到多层线路板。
参照图11至图16，本公开实施例的一种多层线路板的制备方法具体可包括：
A201、根据多层线路板(PCB)的设计资料，找到“一孔多通道”的信号孔(局部导电通孔)。
其中，以上“一孔多通道”的信号孔中具有多个独立的导电结构(或者说是断层网络结构)，形成多个独立的信号通道，因此该多层线路板的密度更高。
A202、根据设计资料将多层线路板进行逐层分解，确定拆分的叠层结构，包含半固化片(粘结层)的厚度、芯板(包括预置芯板)厚度等。
A203、确定各芯板与该信号孔相关的打孔、开窗的参数。
例如，信号孔的打孔孔径为A，预置芯板中的孔(预置通孔)打孔孔径为B，半固化片开窗直径为C，则可设定C≥B+6mil，B≥A+2mil。
A204、对各芯板(内层芯板)进行贴膜、曝光、显影等流程，完成各芯板图形转移。
A205、对应断层网络结构的各芯板(预置芯板)进行机械钻孔或激光打孔，形成预置通孔。
A206、对预置芯板的预置通孔位置进行孔铜镀平和局部镀厚铜，即得到预置导电结构。
例如，其中厚铜突出(突出部)厚度设定为D，介质层厚度(压合后的厚度)设定为E，则D＝E÷2。
A207、对半固化片进行开窗，锣出铜PAD(接头)位置，得到半固化片。
A208、将半固化片和各芯板(包括预置芯板)进行叠合层压(压合)，形成一整个压合结构。
A209、对压合结构进行机械钻孔得到以上信号孔，其中钻孔刀径等于以上打孔孔径B，从而得到具有预置导电层的信号孔。
A210、在不进行化学镀铜的情况下直接进行电镀铜，加厚预置导电层形成信号孔中的导电结构，得到在断层网络结构处选择性镀铜的信号孔。
其中，如果多层线路板中还有需要完全镀铜的其它通孔，则这些通孔需要在以上信号孔钻孔(A209)之前进行钻孔，并化学镀，之后再进行A209步骤和A210步骤，即A210步骤中的电镀是在以上信号孔中加厚预置导电层，而在其它通孔中直接形成导电结构。
A211、继续进行外层图形转移、外层表面处理、铣外型、检测出货等流程，得到多层线路板。
本公开已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。

Claims (10)

1.一种多层线路板的制备方法，其中，包括：
在所述多层线路板的每个预置芯板对应局部导电通孔的位置形成预置通孔，在所述预置通孔中形成预置导电结构；所述局部导电通孔是所述多层线路板中仅在对应部分芯板处有导电结构的通孔，所述预置芯板是在至少一个所述局部导电通孔中对应所述导电结构的芯板，所述预置通孔的孔径大于所述局部导电通孔的孔径；
将所述多层线路板的所有芯板叠置并一次压合得到压合结构；
在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层；
对所述压合结构进行电镀，使所述局部导电通孔中仅在所述预置导电层处形成所述导电结构。
2.根据权利要求1所述的制备方法，其中，所述在所述多层线路板的每个预置芯板对应局部导电通孔的位置形成预置通孔包括：
通过机械钻孔或激光打孔，在所述多层线路板的每个所述预置芯板对应所述局部导电通孔的位置形成所述预置通孔。
3.根据权利要求1所述的制备方法，其中，所述在所述预置通孔中形成预置导电结构包括：
依次对所述预置芯板进行化学镀和电镀，以在所述预置通孔中形成所述预置导电结构。
4.根据权利要求1所述的制备方法，其中，
所述多层线路板的任意两个相邻所述芯板间具有粘结层；
在两个相邻的所述预置芯板的位于相同位置的两个所述预置导电结构中，有至少一个所述预置导电结构具有超出其所在预置通孔而向另一个所述预置导电结构伸出的突出部，所述突出部的长度大于或等于所述粘结层的厚度。
5.根据权利要求4所述的制备方法，其中，
在两个相邻的所述预置芯板的位于相同位置的两个所述预置导电结构中，每一个所述预置导电结构均具有超出其所在预置通孔而向另一个所述预置导电结构伸出的所述突出部，两个所述突出部的总长度大于或等于所述粘结层的厚度。
6.根据权利要求1所述的制备方法，其中，
所述预置导电结构为实心导电柱。
7.根据权利要求1所述的制备方法，其中，所述在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层包括：
在所述压合结构中形成所述局部导电通孔，在形成所述局部导电通孔的过程中同时除去所述预置导电结构的中间部分，以使剩余的所述预置导电结构形成所述预置导电层。
8.根据权利要求1所述的制备方法，其中，所述在所述压合结构中形成所述局部导电通孔，使所述预置导电结构形成预置导电层包括：
在所述压合结构中通过机械钻孔形成所述局部导电通孔，在所述机械钻孔过程中同时除去所述预置导电结构的中间部分，以使剩余的所述预置导电结构形成所述预置导电层。
9.根据权利要求1所述的制备方法，其中，
所述局部导电通孔中的所述导电结构为空心导电柱。
10.根据权利要求1所述的制备方法，其中，
所述预置导电结构、所述导电结构的材料均为铜。
CN202110510653.4A 2021-05-11 2021-05-11 多层线路板的制备方法 Pending CN115334779A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110510653.4A CN115334779A (zh) 2021-05-11 2021-05-11 多层线路板的制备方法
JP2023566007A JP2024516223A (ja) 2021-05-11 2022-03-15 多層配線基板の製造方法
PCT/CN2022/080935 WO2022237303A1 (zh) 2021-05-11 2022-03-15 多层线路板的制备方法
EP22806278.2A EP4336977A1 (en) 2021-05-11 2022-03-15 Method for preparing multi-layer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110510653.4A CN115334779A (zh) 2021-05-11 2021-05-11 多层线路板的制备方法

Publications (1)

Publication Number Publication Date
CN115334779A true CN115334779A (zh) 2022-11-11

Family

ID=83911917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110510653.4A Pending CN115334779A (zh) 2021-05-11 2021-05-11 多层线路板的制备方法

Country Status (4)

Country Link
EP (1) EP4336977A1 (zh)
JP (1) JP2024516223A (zh)
CN (1) CN115334779A (zh)
WO (1) WO2022237303A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8528203B2 (en) * 2011-06-07 2013-09-10 International Business Machines Corporation Providing selective via plating using laser resin activation
US10446356B2 (en) * 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
US10212828B1 (en) * 2017-11-27 2019-02-19 International Business Machines Corporation Via stub elimination by disrupting plating
CN116156744A (zh) * 2018-12-24 2023-05-23 华为技术有限公司 一种印刷电路板、通信设备
CN111800943A (zh) * 2019-04-09 2020-10-20 深南电路股份有限公司 线路板及其制作方法
CN111988927A (zh) * 2019-05-22 2020-11-24 深南电路股份有限公司 一种印制电路板及其制备方法

Also Published As

Publication number Publication date
EP4336977A9 (en) 2024-05-22
WO2022237303A1 (zh) 2022-11-17
EP4336977A1 (en) 2024-03-13
JP2024516223A (ja) 2024-04-12

Similar Documents

Publication Publication Date Title
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
CN102918939B (zh) 电路板及其制造方法
FI121774B (fi) Monikerroksinen levy ja menetelmä sen valmistamiseksi
US20070107934A1 (en) Printed circuit board using paste bump and manufacturing method thereof
CN103456643A (zh) Ic载板及其制作方法
JP5165265B2 (ja) 多層プリント配線板の製造方法
CN106211638A (zh) 一种超薄多层印制电路板的加工方法
CN109890149B (zh) 一种双面压接pcb的制作方法及pcb
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
US7622329B2 (en) Method for fabricating core substrate using paste bumps
CN110691466A (zh) 一种hdi板制作方法和装置
CN103874326A (zh) 印刷电路板和印刷电路板的制造方法
US7557304B2 (en) Printed circuit board having closed vias
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
CN115499996A (zh) 一种具有信号传输过孔的印制电路板及其制作方法
CN110461085B (zh) 一种可实现在阶梯槽内压接元器件的线路板及其制作方法
CN111988927A (zh) 一种印制电路板及其制备方法
CN115334779A (zh) 多层线路板的制备方法
JPH09172261A (ja) 多層プリント配線板の製造方法
CN115460772A (zh) 一种印刷电路板、印刷电路板制备方法以及电子设备
CN210579553U (zh) 一种印制电路板
KR20110097961A (ko) 다층 프린트 기판 및 그의 제조 방법
KR100734582B1 (ko) 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법
CN114007345A (zh) 线路板的制备方法
CN113115519A (zh) 软硬结合线路板及其加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination