KR100734582B1 - 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법 - Google Patents
고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100734582B1 KR100734582B1 KR1020000055300A KR20000055300A KR100734582B1 KR 100734582 B1 KR100734582 B1 KR 100734582B1 KR 1020000055300 A KR1020000055300 A KR 1020000055300A KR 20000055300 A KR20000055300 A KR 20000055300A KR 100734582 B1 KR100734582 B1 KR 100734582B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- hole
- insulating
- layers
- electrically conductive
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052802 copper Inorganic materials 0.000 claims abstract description 38
- 239000010949 copper Substances 0.000 claims abstract description 38
- 238000007747 plating Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 12
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910019655 synthetic inorganic crystalline material Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000003463 adsorbent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229960004643 cupric oxide Drugs 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
- B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
다층 배선 기판은 2n개(n 은 1 보다 큰 자연수)의 회로층을 갖고, 중간에 개재되는 절연층(35)을 관통하여 생성되고 구리 도금(39)으로 채워지는 제 1 관통구멍(37)에 의해, i를 1,2,3...n이라 할 때 (2i-1)번째 층(3,21)과 2i 번째 층(5,19)사이에 전기적 접속이 형성된다. 중간에 개재되는 절연층(35)을 관통하여 형성되고 구리 도금(39)으로 채워지는 제 2 관통구멍(41)에 의해 4i번째 층(13,19)과 (4i-3)번째 층(3,29)사이에 전기적 접속이 수행된다. 더 높은 차원의 정확도와 더 적은 제조 공정이 얻어진다.
Description
도 1은 본 발명에 따른 다층배선기판의 바람직한 실시예를 나타낸 개략적인 단면도.
도 2A 및 2B는 도 1에서 나타낸 실시예의 절연물질을 관통하여 형성된 홀의 실증 형상.
본 발명은 다층배선기판(multi-layer printed circuit bare board)에 관한 것으로서, 특히 고밀도배선을 가능하게 하는 다층배선기판 및 그 제조방법에 관한 것이다.
전자장비의 고기능 및 고밀도결선의 경향에 따라, 배선기판에 고밀도배선에의 추구가 요구된다. 상기 요구를 만족시키기위해 다층기판이 사용되어 왔다. 다층배선기판의 구성은, 절연층과 배선층을 적층하고 기판표면에 설치한 전자부품(예를 들어 BGA : ball grid array)의 단자를, 층사이를 관통하는 전도성 홀, 즉 관통구멍(via holes)을 개재하여 원하는 각 층에 접속하도록 되어 있다. 배선을 고밀도로하여 다층배선기판을 만들기 위해서는, 예를 들면, 전도성 배선 패턴의 폭을 감소시키는 것, 전도성 배선 패턴사이의 간극을 감소시키는 것, 랜드 및 관통구멍의 지름을 줄이는 것, 관통구멍을 제거하는 것등이 효과적일 것이다.
그러나, 종래의 다층배선기판을 사용하면, 관통구멍이 배선용 공간을 적게 남기기 때문에, 관통구멍을 사용하여 BGA 단자로부터 신호 라인을 인출하기가 어렵게 된다. 이러한 문제를 극복하기 위하여, 종래의 다층기판보다 크기가 좀더 작고 갯수가 더 적은 관통구멍을 가질 수 있는 다층기판의 적층 구조가 사용될 수 있다. 좀더 많은 층은 좀더 많은 공정 단계를 요하기 때문에, 다층배선기판을 적층하는 것은 전도층이 또 다른 전도층에 바로 뒤이어 걸쳐서 형성되는 "적층(build-up)"방식으로 제작된다. 예를 들면, 적층기판을 만드는데에는 적어도 다음과 같은 공정 단계가 요구된다. 1) 수지와 전도성 물질사이의 흡착을 증가시키기 위한 표면처리 공정, 2) 전도층에 걸쳐 절연 물질(수지)를 도포하는 공정, 3) 수지의 경화, 4) 레이저링(홀-제작), 5)도포 수지 제거, 6)비전해 구리 증착, 7) 전기적 구리 도금, 8)광-이미징(노광) 및 구리-식각, 및 9)수지의 경화.
솔더 범프풋 하에서 관통구멍이 필요한 경우에는, 관통구멍이 충분히 채워지지 않아 접합에 필요한 땜납의 양이 불충분한 상태로 땜납 일부가 관통구멍로 들어가기 때문에, 다층배선기판을 적층하는 방법은 BGA 패키징을 함에 있어 몇가지 어려움에 직면하였다. 이러한 문제점은 땜납 범퍼 랜드사이에 연결 랜드가 놓이도록 하여, 기판의 고배선 밀도에 제한을 두게 되었다.
또한, 종래의 적층구조의 다층배선기판에서는, 표면 또는 제1층이 표면에서 제4층까지 연결되도록 요구되어, 공정은 상기 공정 단계(1) - (9)의 3배인 27 개의 공정 단계를 포함하여, 적층다층기판의 제작비용을 증가시킨다.
또한, 상기한 바와 같이 다층배선기판의 종래의 적층구조의 제작공정에서는, 첫번째와 제4층사이를 접합시키려면 기판이 3번의 수지 경화 공정을 거쳐야 하며, 이는 지나친 열을 발생시켜 수지를 변형시키고 치수 정밀도를 떨어뜨린다는 문제가 있다.
본 발명의 목적은 이러한 문제점에 대한 해결책을 제시하는 것이며, 특히 종래의 적층형 다층배선기판보다 치수정밀도가 높고 또한 공정 단계의 수가 적게 전도층사이에 다른 전도층이 접합되는 다층배선기판 및 그 제조방법을 제공하는 것이다.
본 발명에 따르면, 2n(단, n은 1 이상인 자연수)개의 회로층을 구비하는 다층배선기판이, 그 (2i-1)번째 층과 2i번째 층(단, i=1, 2, ....., n)과의 사이에, 절연층을 관통하여 형성되고 구리도금으로 채워진 홀에 의해 전기적 접속이 형성된다. 또한 절연층을 관통하여 형성되고 구리도금으로 채워진 홀에 의해 4i번째 층과 (4i-3)번째 층과의 사이에도 전기적 접속이 형성된다.
본 발명에 따르면, 다층배선기판은: 적어도 2개의 절연층으로서 각각의 절연층은 대체로로 평탄한 2개의 주표면(primary surfaces)을 가지는, 상기 적어도 2개의 절연층; 전기 전도물질을 포함하며 상기 절연층의 주 표면중 적어도 하나에 놓여져 전기적인 전자 회로망을 형성하는 회로층; 및 한층 위에 다른층을 쌓아서 상기 회로층들을 서로에 대해 적층시키기 위해, 상기 인접한 절연층 사이에 개재되어 상기 인접한 절연층을 접합하는 절연 물질의 절연 접합층을 포함하며, 상기 절연층 중 적어도 하나는, 주표면을 향해 개방되고 또한 그 위에 놓인 회로층을 서로 연결하는 전기 전도성 물질로 채워진 제 1 관통구멍을 갖는다.
본 발명의 형태에 있어서, 상기 전기 전도성 물질은 바람직하게는 구리 도금으로 만들어 질 수 있다.
또한, 본 발명의 형태에 있어서, 상기 제 1 관통구멍은 바람직하게는 40 ㎛ 또는 그 이하의 직경을 가질 수 있다.
본 발명에 따라 바람직하게는, 상기 절연층중 제 1 절연층과 상기 제 1 절연층에 접합된 상기 절연 접합층의 하나가, 상기 하나의 절연 접합층에 접합된 절연층 중 제 2 절연층의 주표면으로 연장되도록 이들을 관통하여 형성된 제 2 관통구멍을 구비하고, 상기 제 2 관통구멍은 상기 제 1 및 제 2 절연층상의 회로층들을 서로 연결하는 전기 전도성 물질로 채워진다.
본 발명에 따르면, 다층배선기판은 : 전기회로를 형성하는 전기적으로 전도성인 물질을 구비하는 2n(단, n은 1보다 큰 자연수)개의 회로층; 상기 회로층의 (2i-1)번째 및 2i번째(단, i는 n이하의 자연수)의 것이 놓이는 2개의 주표면을 구비하는 n개의 절연층; 한층위에 다른층을 쌓아서 상기 회로층들을 서로에 대해 축적시키기 위하여, 상기 절연층중 인접하는 것들 사이에 개재되어 상기 인접한 절연층을 접합하는, 절연성 물질의 (n-1)개의 절연 접합층을 포함하여 이루어지며, (2i-1)번째와 2i번째 회로층사이의 절연층은, 그 주표면상으로 개방되고 또한 (2i-1)번째 및 2i번째 회로층을 서로 연결하는 전기적으로 전도성인 물질로 채워진 제 1 관통구멍을 구비한다.
또한, 본 발명에 따라 다층배선기판을 제조하는 방법은 : 절연성 물질로 된 n개(단, n은 1보다 큰 자연수)의 절연층을 준비하는 단계; 절연성 물질로 된 절연층의 2개의 주표면상에 각각 놓여지는 (2i-1)번째 및 2i번째(단, i는 n이하의 자연수) 회로층을 연결하기 위하여 절연성 물질로 된 절연층을 관통하여 제 1 관통구멍을 만드는 단계; 상기 제 1 관통구멍이 전도성 물질로 채워질 때까지 전기적 도금 공정을 이용하여 제 1 관통구멍 내로 전기전도성 물질을 증착시키는 단계; 상기 절연성 물질로 된 절연층 위에 (2i-1)번째 및 2i번째 회로층의 전기전도성 패턴을 형성시키는 단계; 전기전도 패턴이 형성된 절연성 물질로 된 절연층을 서로에 대해 적층시킨 다음, 인접한 상기 절연층들을 절연 접합층을 사용하여 접합시키는 단계; (2i-1)번째 및 (2i+1)번째 회로층을 관통하여 제 2 관통구멍을 만드는 단계; 및 전기적 도금 공정을 이용하여 제 2 관통구멍 내로 전기적으로 전도성인 물질을 증착시키는 단계를 포함한다.
도 1을 참조하여 본 발명의 바람직한 실시예에 따르면, 도면부호 1로 나타낸 다층배선기판(MLB)은 전자회로를 형성하는 2n개의 회로층(3, 5, 9, 13, 29, 25, 21 및 19)을 구비한다. 이때 n은 1보다 큰 자연수이다. 다층 회로 기판(1)은 일반적으로 한 쌍의 평평한, 주표면(61 및 63)을 갖는 대략 직사각형인 평면형상을 가진다. 도 1은 주표면(61 및 63)에 수직인 단면도를 나타낸다. 도 1에 도시된 특정 층 구조는 8개의 층을 포함한다(즉, n은 4). 본 발명은 2n개의 회로 층으로 구성되는 일반적인 경우에 국한되지 않는다. 또한, 본 발명은 다른 것 위로 적층되는 3개 및 5개 층 등의 홀수개의 회로층을 구비하는 회로기판의 다층구조에 응용될 수도 있다.
회로 패턴을 형성하는 전도성 배선(69)을 구축하기 위하여, 회로층(3, 5, 9, 13, 29, 25, 21 및 19)이 전기적으로 절연층(35)의 주표면상에 형성된다. 도면에서 최상에서 제1층(3)은 접속부(7)에 의해 제2층(5)에 연결되며, 접속부(11)에 의해 제3층(9)에도 연결된다. 또한, 제4층(13)은 접속부(15)에 의해 제3층(9)에 연결되며, 접속부(17)에 의해 제1층(3)에도 연결된다. 같은 방법으로, 4n번째 또는 그 이하의 층(19)은 접속부(23)에 의해 (4n-1)번째 층(21)에 연결되며, 접속부(27)에 의해 (4n-2)번째 층(25)에도 연결된다. (4n-3)번째 층(29)은 접속부(31)에 의해 (4n-2)번째 층(25)에 연결되며, 접속부(33)에 의해 4n번째 층(19)에도 연결된다.
직경이 바람직하게는 40 ㎛ 또는 그 이하인 제 1 관통구멍(37)이 제1층(3)과 제2층(5)과의 사이, 제3층(9)과 제4층(13)과의 사이, 4n번째 층(19)과 (4n-1)번째 층(21)과의 사이, (4n-2)번째 층(25)과 (4n-3)번째 층(29)과의 사이의 절연층(35)에 수직으로 관통하여 생성된다. 제 1 관통구멍(37)의 직경은 40 ㎛ 또는 그 이하, 좀 더 바람직하게는 25-30 ㎛이며 15 ㎛보다는 작지 않은 것이 바람직하다. 이러한 제 1 관통구멍(37)은 구리 도금(39)으로 채워져 제1층(3)에서 제2층(5)까지, 제3층(9)에서 제4층(13)까지, 4n번째 층(19)에서 (4n-1)번째 층(21)까지, (4n-2)번째 층(25)에서 (4n-3)번째 층(29)까지 연결되도록한다.
또한 제 2 관통구멍(41)은, 제1층(3)으로부터 절연 접합층(45)을 관통하여 접속부(15)까지 연장되도록 형성되며, 제3층(9)상을 관통하여 구리로 채워진다. 또 다른 제 2 관통구멍(43)은 4n번째 층(19)으로부터 절연 접합층(45)을 관통하여 접속부(31)까지 연장되도록 형성되며, (4n-2)번째 층(25)상을 관통하여 구리로 채워진다. 제 2 관통구멍(41 및 43)은 제1층(3)에서 제4층(13)까지 및 4n번째 층(19)에서 (4n-3)번째 층(29)까지 각각 전기적으로 연결하기 위하여 구리 도금(39)으로 도금된다.
도면에 도시된 바와 같이, 첫번째 및 4n번째 층(3 및 19)에서도 각각 세번째 및 (4n-2)번째 층(9 및 25)에 이르는 절연 접합층(45)을 관통하여 제 2 관통구멍(65 및 67)이 뚫린다. 제 2 관통구멍(65 및 67)은 제1층(3)에서 제3층(9)까지 및 4n번째 층(19)에서 (4n-2)번째 층(25)까지 각각 전기적으로 연결하기 위하여 구리도금(39)으로 또한 도금된다.
이러한 제 1 및 제 2 관통구멍(37, 41, 43, 65, 및 67)은 바람직하게는 절연층(35)의 주표면에 수직으로 원형단면이 만들어 질 수 있다. 본 발명은 홀의 이러한 특정 단면 형상에 국한되지 않으며 도 2A에 도시된 바와 같은 타원형상으로의 응용도 가능하며, 직선에 의해 서로 연결되는 한 쌍의 대향섹터에 의해 형성되는 종축에 수직인 단면을 가지는 원통형 관통구멍으로의 응용도 가능하다.
절연층(35)은 바람직하게는 예를 들면, 글라스 에폭시, 글라스 BT, 글라스 폴리마이드, 폴리마이드 필름, 에폭시 필름, 에폭시 함침 액정 폴리머 파이버 직물, BT 함침 액정 폴리머 파이버 직물중에서 어느것으로든지 만들어 질 수 있다. 배선 회로(39)용 전도성 물질은 구리 또는 다른 금속으로 만들어 질 수 있다.
제1층(3)에서 제2층(5)까지, 제3층(9)에서 제4층(13)까지, 4n번째 층(19)에서 (4n-1)번째 층(21)까지, 및 (4n-2)번째 층(25)에서 (4n-3)번째 층(29)까지를 연결하는 제 1 관통구멍(37)을 만드는데에는 레이저 또는 드릴 방법이 적절할 것이다. 제 1 관통구멍(37)의 크기는 배선공간 및 구리 메움 공정을 고려하여 직경이 40 ㎛ 또는 그 이하가 되도록 하는 것이 적절할 것이다. 반면, 회로 전체에 비슷한 전도도를 가질 것이 바람직 하기는 하지만, 직경 40 ㎛인 제 1 관통구멍(37) 안의 전기 전도도는 회로의 다른 부분보다 더 높을 수도 있다. 이것을 달성하기 위해서, 제 1 관통구멍(37)은 도 2A 및 2B에 도시된 바와 같이 타원 또는 계란 형상을 가질 수 있으며, 제 1 관통구멍(37)의 면적은 증가하면서도 특정방향으로의 크기는 40 ㎛ 또는 그 이하로 유지될 수 있다. 그 결과, 제 1 관통구멍(37)의 소정의 방향으로의 확장없이도 구리로 채워진 관통구멍의 전도도가 회로의 나머지 부분의 전도도에 충분히 일치되도록 조정할 수 있다. 이것은 또한 제 2 관통구멍(41, 43, 65, 및 67)들에 대해서도 마찬가지이다.
제 1 및 제 2 관통구멍(37, 41, 43, 65, 및 67)내로 전도성 물질을 증착시키기 위하여, 홀내로 확산된 전기 전도성 입자를 갖는 중합체, 탄소, Pd가 바람직하게는 흡착법(absorption method)을 이용하여 증착될 수 있다. 비전해 구리 도금이 그 뒤를 따를 수 있다. 홀내에 얇은 전도성 막을 형성하는데에는 흡착법 대신에 기상증착법이 사용될 수 있다.
종래의 회로기판의 제조에 이용되는 전기도금법이 제 1 및 제 2 관통구멍(37, 41, 43, 65, 및 67)의 도금에 이용될 수 있다. 이러한 경우에 있어서, 바람직하게는 20 ㎛ 또는 그 이상의 도금두께로 제 1 및 제 2 관통구멍(37, 41, 43, 65, 및 67)을 메울 것이다. 대신에 비전해 도금법이 이용될 수 있다. 회로의 음성(negative) 이미지 패턴이 절연층(35)상에 형성되어, 비아 메움을 위한 도금 및 패턴 도금이 동시에 수행될 수 있다.
몇몇 응용에 있어서는, 제 2 관통구멍(65)이 세번째 및/또는 제4층(9 및/또는 13)에 연결되거나 또는 되지 않은 채 다섯번째 층(29)으로 연장 및 결선될 수 있다. 이러한 홀은 절연층(35)내에 형성된 접속부(31 등)에 결선 될 수도 있다.
전자부품 또는 회로도의 전도성 패턴(69)은, 라미네이트된 소정의 전도성 패턴(69)이 형성되는 면상에 절연층(35)위로 구리 박편(foil)에 걸쳐 에칭 마스크가 형성되고 구리 박편의 원하지 않은 부분이 식각되어 제거되는 방식의 제거법(subtractive method)을 이용함으로써 절연층(35)상에 형성된다. 액체, 막(film), 전착형 물질 등의 어느 것이나 에칭 레지스터로서 사용될 수 있다.
자신의 상부에 소정의 구리 회로 패턴이 형성되어 있는 절연층(35)은 서로에 대해 위치가 맞춰지고 접합 또는 흡착 물질층을 이용하여 서로 라미네이트되거나 또는 적층 되어진다. 좀더 구체적으로 말하면, 각각 제1층(3) 및 제2층(5), 제3층(9) 및 제4층(13), 4n번째 층(25) 및 (4n-1)번째 층(21), 그리고 (4n-2)번째 층(25) 및 (4n-3)번째 층(29)으로 구성되는 다층구조(51, 53, 55 및 57)는 절연 접합층(45)이 개재되는 상태로 종국에는 다층배선기판(1)을 형성하도록 서로 이러한 순서로 쌓이고 라미네이트된다.
결과적으로 생기는 배선기판(1)상에 홀을 형성시키는데 레이저법이 바람직하 게 사용될 수 있다. 이산화탄소 가스, YAG(yttrium aluminum garnet), UV(ultra-violet)-YAG, 엑시머 레이저 등의 어느 것이나 바람직하게 적용될 수 있다.
다층배선기판(1)의 제조공정단계에 관한 상세한 설명은 다음과 같다. 먼저, 제1층(3)에서 제2층(5)까지, 제3층(9)에서 제4층(13)까지, 4n번째 층(19)에서 (4n-1)번째 층(21)까지, 및 (4n-2)번째 층(25)에서 (4n-3)번째 층(29)까지를 연결시키기 위하여 원통형 제 1 관통구멍(37)이 절연층(35)을 관통하여 형성된다.
그 다음에는, 전기 전도성 물질이 제 1 관통구멍(37)내로 증착되는데, 예를 들면, 홀이 채워질 때까지 구리(39)가 전기적으로 도금된다. 그 다음에는, 전도성 회로 패턴이 절연층(35)상에 형성된다.
각각 제1층(3) 및 제2층(5), 제3층(9) 및 제4층(13), 4n번째 층(25) 및 (4n-1)번째 층(21), 그리고 (4n-2)번째 층(25) 및 (4n-3)번째 층(29)으로 구성되는 다층구조(51, 53, 55 및 57)는 절연 접합층(45)을 이용함으로써 적층되고 서로 부착되어 라미네이트형 구조가 된다.
그 다음에는, 제1층(3)에서 제3층(9)까지, 4n번째 층(19)에서 (4n-2)번째 층(25)까지 제 2 관통구멍(41 및 43)이 형성된다. 기판(1)이 최종적으로 형성되기 위하여, 제1층(3)에서 제3층(9)까지, 4n번째 층(19)에서 (4n-2)번째 층(25)까지 닿는 상기 제 2 관통구멍(41 및 43)내로 전도성 물질이 증착된다. 필요하다면, 부가적인 전도성 패턴층이, 예를 들어 가장 바깥쪽 층(3 및 19)위에 걸쳐 형성될 수도 있다.
4n개의 층으로 구비되는 다층배선기판(1)에서, 각각의 제1층(3)과 제2층(5)사이, 제3층(9)과 제4층(13)사이, 4n번째 층(19)과 (4n-1)번째 층(21)사이, (4n-2)번째 층과 (4n-3)번째 층(29)사이로 제 1 관통구멍(37)이 절연층(35)을 관통하여 생성되고, 구리도금(39)으로 채워져, 각각의 제1층(3)과 제2층(5)사이, 제3층(9)과 제4층(13)사이, 4n번째 층(19)과 (4n-1)번째 층(21)사이, (4n-2)번째 층과 (4n-3)번째 층(29)사이가 연결되게 된다. 그 다음에는, 앞서 말한 바와 같이 구축된 연결을 가진 다층구조(51, 53, 55 및 57)는 소정의 층사이가 좀 더 연결될 수 있도록 서로 적층될 것이다.
제1층(3)에서 제3층(9)상의 구리로 채워진 비아(15)까지의 제 2 관통구멍(41)과 4n번째 층(19)에서 (4n-2)번째 층(25)상의 구리로 채워진 비아까지의 제 2 관통구멍(43)을 만들고 상기 제 2 관통구멍(41 및 43)을 구리로 도금함으로써, 제1층(3)에서 제4층(13)까지 및 4n번째 층(19)에서 (4n-3)번째 층(29)까지를 연결하는 것이 가능해져, 좀더 적은 제조 공정 단계로 라미네이트형 다층구조(51, 53, 55 및 57)를 관통하는 결선이 소정의 층사이에서 얻어질 수 있다.
(예시)
본 발명에 따라 예시적으로 소정의 다층 배선 기판 구조를 제조하고 그 성능 테스트 결과를 가지고 상세한 설명이 기술될 것이다.
UV-YAG레이저를 사용하여, 구리 도포 라미네이트판(마츠시타 전공 주식회사 제품:모델 R-1705 라미네이트판 두께가 0.6 ㎜ 이고 구리 박막 두께가 12 ㎛ )을 관통하여 직경이 25 ㎛ 인 홀이 생성되었다. 라미네이트판이 Pd 촉매 용액을 통해 처리된 후, 무전해 구리 도금이 행해졌다. 그 후, 관통구멍을 채우기 위해 표면에서 20 ㎛까지 구리가 증착되도록 전기 구리 도금이 행해졌다.
포토레지스트(아사히 화학 공업 주식회사에서 시판된 모델 AQ-2588)는 라미네이트판의 표면에 걸쳐 라미네이트 되었고, 노광 및 현상 처리를 통해 에칭 마스크가 형성되었다. 그런 다음에는, 산화 제이구리 용액(cupric oxide solution)를 통해 구리 박편의 비마스크 부분이 에칭 되어 40 ㎛ 의 선폭 및 구리 배선 간격을 얻었다.
구리 배선이 형성된 라미네이트판은 절연 접합층을 중간에 개재하여 중첩되는 회로 이미지에 대하여 위치 조정된 후, 재료들이 가압 라미네이트 되어 여덟번째 층의 구조를 얻었다. 그런 다음, 직경이 80 ㎛인 UV-YAG의 레이저빔을 사용하여, 가장 바깥층으로부터 제3층과 제4층 및 다섯번째 층과 여섯번째 층의 접속부에 양면으로부터 홀이 형성되었다.
그런 다음에는 이렇게 제조된 기판이 Pd 촉매 용액, 무전해 구리 도금, 및 전해 도금 처리되었다. 그런 다음에는, 마지막으로 건조막 포토 레지스트(아사히 화학 공업 주식회사에서 제조된 모델 AQ-2588)가 라미네이트 되었고, 노광, 현상, 및 에칭을 통해 회로가 형성되어 폭이 220 ㎜, 길이가 220 ㎜, 두께가 0.6 ㎜ 인 여덟번째 층의 다층 배선 기판을 얻었다.
상기 다층 배선 기판을 사용하여 -65 ℃ 내지 125 ℃ 의 열사이클 테스트를 1000 사이클 행하였으나, 박리 또는 균열과 같은 결함은 발견되지 않았다.
또한, 종래의 관통 구멍 기판과 비교하여 상기 다층 배선 기판의 회로 밀도 가 대략 4배 더 높다는 것이 증명되었다. 이것은 패키징의 연결 밀도를 더 높일 수 있다는 것을 증명했다.
또한 동일한 층수를 갖는 종래의 조립 다층 배선 기판의 제조 공정과 비교하여 18 공정 더 적게 제조될 수 있다는 것이 확인되었다.
이상 상술한 바와 같이, 4n번째 층을 갖는 다층 배선 기판에 있어, 제1층과 제2층사이, 제3층과 제4층사이, 4n번째 층과 (4n-1)번째 층사이, 및 (4n-2)번째 층과 (4n-3)번째 층사이에 놓인 절연층을 통해 홀이 뚫리고 구리 도금으로 채워져, 제1층 및 제2층사이, 제3층 및 제4층사이, 4n번째 층과 (4n-1)번째 층사이, (4n-2)번째 층과 (4n-3)번째 층사이에 전기 연결을 형성한다.
제1층으로부터 제3층상의 구리로 채워진 비아에 이르기까지 또한 4n번째 층으로부터 (4n-2)번째 층상의 구리로 채워진 비아에 이르기까지 홀을 만들고 제1층과 제4층사이 및 4n번째 층과 (4n-3)번째 층사이를 연결하도록 상기 홀을 도금함으로써, 더 적은 공정 단계를 가지고 소망층 사이의 라미네이트형 다층 구조를 통한 접합이 형성되었다. 그 결과, 상기 다층 배선 기판을 가지고, 종래의 조립된 다층 배선 기판의 밀도보다 더 저렴한 비용으로 배선 밀도를 증가시킬 수 있다.
본 발명의 다층 배선 기판용 제조 공정에 따르면, 회로층 사이의 절연층을 통해 홀이 형성되고 상기 홀은 구리 도금으로 채워져 있고, 절연 접합층을 사용하여 각각 제1층과 제2층, 제3층과 제4층, 4n번째 층과 (4n-1)번째 층, 및 (4n-2)번째 층과 (4n-3)번째 층을 구성하는 다층 구조가 라미네이트 되었다. 홀은 제1층으로부터 제3층까지 그리고 4n번째 층으로부터 (4n-2)번째 층까지 절단되고 구리로 전기 도금 되었다. 이것은 라미네이션후 만들어진 관통구멍에 의해 소망층 사이를 직접 접합할 수 있게 하며, 또한 유사한 공정을 반복함으로써 층마다 다층 처리가 형성되는 종래의 적층법보다 더 적은 공정과 더 높은 차원의 정확도로 제1층과 제4층사이 및 4n번째 층과 (4n-3)번째 층 사이를 접합할 수 있다.
2000년 3월 14일 출원된 일본국 특허출원 제2000-069637호의 상세한 설명, 특허 청구의 범위, 첨부 도면, 및 요약서의 전체 명세는 본 명세서의 참고 자료로 포함된다.
본 명세서는 특정의 실시예를 참조로 설명되었지만, 상기 실시예로 한정되지 않는다. 본 발명의 범위와 사상을 벗어 나지 않고 본 기술의 당업자는 상기 실시예를 변경 또는 수정시킬 수 있다.
Claims (16)
- 다층 배선 기판에 있어서,대체로 평탄한 각각 2개의 주 표면들을 가지는 2개 이상의 절연층;전기 회로를 형성하는 전기 전도성 물질을 포함하고, 적어도 상기 절연층의 주 표면 중 하나 위에 놓이는 회로층; 및상기 절연층 중 인접하는 층 사이에 개재되고, 상기 회로층을 적층시키기 위해 상기 인접하는 절연층을 서로 접합하는 절연물질의 절연 접합층으로 이루어지고,상기 절연층 중 적어도 하나는, 주 표면을 향해 개방되고 또한 상기 절연층 위에 놓인 회로층들을 상호연결하도록 전기 전도성 물질로 채워지는 제 1 관통구멍을 가지는 것을 특징으로 하는 다층 배선 기판.
- 제 1항에 있어서,상기 전기 전도성 물질은 구리 도금인 것을 특징으로 하는 다층 배선 기판.
- 제 1항에 있어서,상기 제 1 관통구멍은 길이 방향의 축선에 수직이면서 실질적인 원형 단면을 가지는 것을 특징으로 하는 다층 배선 기판.
- 제 3항에 있어서,상기 제 1 관통구멍의 직경이 40 ㎛이하인 것을 특징으로 하는 다층 배선 기판.
- 제 1항에 있어서,상기 제 1 관통구멍은 길이 방향의 축선에 수직이면서 실질적으로 타원형 단면을 가지는 것을 특징으로 하는 다층 배선 기판.
- 제 5항에 있어서,상기 제 1 관통구멍의 폭이 40㎛이하인 것을 특징으로 하는 다층 배선 기판.
- 제 1항에 있어서,상기 절연층 중 제 1 절연층과 상기 제 1 절연층에 접합되는 상기 절연 접합층 중 어느 하나는, 상기 어느 하나의 절연 접합층에 접합되는 상기 절연층 중 제 2 절연층의 주 표면으로 연장되도록 이들을 관통하여 형성된 제 2 관통구멍을 구비하고,상기 제 2 관통구멍은, 상기 제 1 절연층 및 제 2 절연층 위에 놓이는 회로층을 상호연결하는 전기 전도성 물질로 채워지는 것을 특징으로 하는 다층 배선 기판.
- 제 7항에 있어서,상기 제 2 관통구멍은, 상기 제 1 관통구멍을 채우는 상기 전기 전도성 물질까지 연장되는 것을 특징으로 하는 다층 배선 기판.
- 제 7항에 있어서,상기 전기 전도성 물질은 구리 도금인 것을 특징으로 하는 다층 배선 기판.
- 제 7항에 있어서,상기 제 2 관통구멍은, 길이 방향의 축선에 수직이면서 실질적으로 원형 단면을 가지는 것을 특징으로 하는 다층 배선 기판.
- 제 10항에 있어서,상기 제 2 관통구멍의 직경이 40㎛ 이하인 것을 특징으로 하는 다층 배선 기판.
- 제 7항에 있어서,상기 제 2 관통구멍은 길이 방향의 축선에 수직이면서 실질적으로 타원형 단면을 가지는 것을 특징으로 하는 다층 배선 기판.
- 전기 회로를 형성하는 전기 전도성 물질을 포함하는 2n개(n은 1보다 큰 자연수)의 회로층;상기 회로층의 (2i-1)번째 층 및 2i번째 층이 놓여지는 2개의 주 표면을 가지는 n개(i는 n이하의 자연수)의 절연층; 및상기 n개의 절연층 중 인접하는 층 사이에 개재되고, 상기 회로층을 적층시키기 위해 상기 인접하는 절연층을 서로 접합하는 절연물질의 n-1개의 절연 접합층으로 이루어지는 다층 배선 기판에 있어서,상기 (2i-1)번째 및 상기 2i번째 회로층 사이의 절연층은, 주 표면을 향해 개방되고 또한 상기 (2i-1)번째 및 상기 2i번째 회로층들을 상호연결하도록 전기 전도성 물질로 채워지는 제 1 관통구멍을 가지는 것을 특징으로 하는 다층 배선 기판.
- 제 13항에 있어서,상기 (2i-1)번째 및 상기 2i번째 회로층 사이의 절연층은, 주 표면을 향해 개방되는 제 2 관통구멍을 더욱 구비하며, 상기 제 2 관통구멍은 상기 (2i-1)번째 및 (2i+1)번째 회로층들을 상호연결하는 전기 전도성 물질로 채워지는 것을 특징으로 하는 다층 배선 기판.
- 다층 배선 기판 제조 방법에 있어서,절연 물질로 이루어지는 n개의 절연층(n은 1보다 큰 자연수)을 준비하는 단계;i가 n이하인 자연수인 경우에 절연층 중 2개의 주 표면 위에 각각 놓여지는 (2i-1)번째 및 2i번째 회로층을 연결하기 위해 절연층을 관통하는 제 1 관통구멍을 만드는 단계;상기 제 1 관통구멍이 전도성 물질로 채워질 때까지 전기 도금 공정을 사용하여 제 1 관통구멍 내부를 전기 전도성 물질로 증착하는 단계;절연층 상에 (2i-1)번째 및 2i번째 회로층의 전기 전도성 패턴을 형성하는 단계;한층위에 다른층을 쌓아서 형성되는 전기 전도성 패턴을 갖는 절연층을 겹쳐 쌓고, 절연 접합층을 사용하여 절연층의 인접층을 서로 부착하는 단계;(2i-1)번째와 (2i+1)번째 회로층(3,9)을 관통하는 제 2 관통구멍을 만드는 단계; 및전기 도금 공정을 사용하여 상기 제 2 관통구멍의 내부에 전기 전도성 물질을 증착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
- 제 15항에 있어서,상기 제 2 관통구멍을 만드는 단계는, 상기 제 2 관통구멍이 상기 절연 접합층을 관통하여 상기 제 1 관통구멍을 채우는 전기 전도성 물질까지 연장되는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-69637 | 2000-03-14 | ||
| JP2000069637A JP2001257476A (ja) | 2000-03-14 | 2000-03-14 | 多層配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010091860A KR20010091860A (ko) | 2001-10-23 |
| KR100734582B1 true KR100734582B1 (ko) | 2007-07-02 |
Family
ID=18588480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000055300A KR100734582B1 (ko) | 2000-03-14 | 2000-09-20 | 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6492007B1 (ko) |
| JP (1) | JP2001257476A (ko) |
| KR (1) | KR100734582B1 (ko) |
| SG (1) | SG122740A1 (ko) |
| TW (1) | TW478304B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3872339B2 (ja) * | 2001-12-26 | 2007-01-24 | 京セラ株式会社 | 多層配線基板 |
| US6881072B2 (en) * | 2002-10-01 | 2005-04-19 | International Business Machines Corporation | Membrane probe with anchored elements |
| EP1443810A1 (en) * | 2003-01-23 | 2004-08-04 | Alcatel | Multilayer backplane with vias for pin connection |
| TWI417002B (zh) * | 2011-09-19 | 2013-11-21 | Unimicron Technology Corp | 線路板及其製作方法 |
| JP5973190B2 (ja) * | 2012-03-06 | 2016-08-23 | タイコエレクトロニクスジャパン合同会社 | 立体積層配線基板 |
| KR20150021342A (ko) * | 2013-08-20 | 2015-03-02 | 삼성전기주식회사 | 다층인쇄회로기판 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198295A (en) * | 1987-02-17 | 1993-03-30 | Rogers Corporation | Ceramic filled fluoropolymeric composite material |
| US5218761A (en) * | 1991-04-08 | 1993-06-15 | Nec Corporation | Process for manufacturing printed wiring boards |
| JPH10335828A (ja) * | 1997-05-28 | 1998-12-18 | Nippon Carbide Ind Co Inc | 多層配線板およびその製造方法 |
| US6013588A (en) * | 1996-09-30 | 2000-01-11 | O.K. Print Corporation | Printed circuit board and printed circuit board base material |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3605474A1 (de) | 1986-02-20 | 1987-08-27 | Siemens Ag | Mehrlagen-leiterplatte |
| JPS6484786A (en) | 1987-09-28 | 1989-03-30 | Nec Corp | Multilayer printed wiring board |
| JPH05114788A (ja) | 1991-10-23 | 1993-05-07 | Fujitsu Ltd | 多層プリント配線板の製造方法 |
| JP2707903B2 (ja) * | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
| JPH0677662A (ja) | 1992-08-24 | 1994-03-18 | Hitachi Ltd | 印刷回路板 |
| JP2776193B2 (ja) | 1993-04-23 | 1998-07-16 | 松下電工株式会社 | 多層プリント配線板、その製造方法、及び多層プリント配線板を用いた半導体装置 |
| JPH08107280A (ja) | 1994-10-05 | 1996-04-23 | Oki Electric Ind Co Ltd | ブラインドスルーホールを有する多層基板およびその製造方法 |
| US5495665A (en) * | 1994-11-04 | 1996-03-05 | International Business Machines Corporation | Process for providing a landless via connection |
| US6197425B1 (en) * | 1995-05-09 | 2001-03-06 | Taiyo Ink Manufacturing Co., Ltd. | Curable resin composition, multilayer printed circuit board manufactured by using the composition, and method for the production thereof |
| US5699613A (en) | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
| JPH09246724A (ja) | 1996-03-04 | 1997-09-19 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| US6037547A (en) | 1997-12-03 | 2000-03-14 | Advanced Micro Devices, Inc. | Via configuration with decreased pitch and/or increased routing space |
| US6085415A (en) * | 1998-07-27 | 2000-07-11 | Ormet Corporation | Methods to produce insulated conductive through-features in core materials for electric packaging |
| JP2000151111A (ja) | 1998-08-31 | 2000-05-30 | Toppan Printing Co Ltd | 半導体装置用基板 |
-
2000
- 2000-03-14 JP JP2000069637A patent/JP2001257476A/ja active Pending
- 2000-09-13 TW TW089118691A patent/TW478304B/zh not_active IP Right Cessation
- 2000-09-14 SG SG200005205A patent/SG122740A1/en unknown
- 2000-09-20 US US09/666,408 patent/US6492007B1/en not_active Expired - Lifetime
- 2000-09-20 KR KR1020000055300A patent/KR100734582B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198295A (en) * | 1987-02-17 | 1993-03-30 | Rogers Corporation | Ceramic filled fluoropolymeric composite material |
| US5218761A (en) * | 1991-04-08 | 1993-06-15 | Nec Corporation | Process for manufacturing printed wiring boards |
| US6013588A (en) * | 1996-09-30 | 2000-01-11 | O.K. Print Corporation | Printed circuit board and printed circuit board base material |
| JPH10335828A (ja) * | 1997-05-28 | 1998-12-18 | Nippon Carbide Ind Co Inc | 多層配線板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW478304B (en) | 2002-03-01 |
| US6492007B1 (en) | 2002-12-10 |
| JP2001257476A (ja) | 2001-09-21 |
| SG122740A1 (en) | 2006-06-29 |
| KR20010091860A (ko) | 2001-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541712B1 (en) | High speed multi-layer printed circuit board via | |
| US5502889A (en) | Method for electrically and mechanically connecting at least two conductive layers | |
| KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| US7002080B2 (en) | Multilayer wiring board | |
| US5737833A (en) | Method of producing a high-density printed wiring board for mounting | |
| FI126775B (fi) | Monikerroksinen levy ja menetelmä sen valmistamiseksi | |
| EP1190608B1 (en) | Porous power and ground planes for reduced pcb delamination and better reliability | |
| EP0526133B1 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| US20090241332A1 (en) | Circuitized substrate and method of making same | |
| US5142775A (en) | Bondable via | |
| KR20010075727A (ko) | 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리 | |
| KR100734582B1 (ko) | 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법 | |
| KR20000071696A (ko) | 다층 배선판 및 그 제조 방법 | |
| EP0275686A1 (en) | Improved multi-layer printed circuit boards, and methods of manufacturing such boards | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| EP1259102B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| CA1311854C (en) | Apparatus and method for high density interconnection substrates using stacked modules | |
| EP0572232A2 (en) | A multilayer printed circuit board and method for manufacturing same | |
| WO1990003100A1 (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
| JP3829660B2 (ja) | プリント基板の実装構造およびプリント基板実装構造の製造方法 | |
| JPH11284342A (ja) | パッケージとその製造方法 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| KR100388564B1 (ko) | 고성능 비지에이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130604 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140312 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170125 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190124 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 14 |