CN115499996A - 一种具有信号传输过孔的印制电路板及其制作方法 - Google Patents

一种具有信号传输过孔的印制电路板及其制作方法 Download PDF

Info

Publication number
CN115499996A
CN115499996A CN202110673825.XA CN202110673825A CN115499996A CN 115499996 A CN115499996 A CN 115499996A CN 202110673825 A CN202110673825 A CN 202110673825A CN 115499996 A CN115499996 A CN 115499996A
Authority
CN
China
Prior art keywords
plating
material layer
layer core
core plate
resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110673825.XA
Other languages
English (en)
Inventor
张远望
黄炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202110673825.XA priority Critical patent/CN115499996A/zh
Priority to PCT/CN2022/096803 priority patent/WO2022262588A1/zh
Publication of CN115499996A publication Critical patent/CN115499996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种具有信号传输过孔的印制电路板及其制作方法。该制作方法包括:分别制作第一抗镀材料层芯板和第二抗镀材料层芯板,其中,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作;将第一抗镀材料层芯板、第二抗镀材料层芯板、非抗镀芯板和半固化片按照预设叠板顺序叠放并压合,形成多层板;在多层板上形成信号传输过孔。本申请能够实现印制电路板上信号通道的零残桩,实现孔段隔离,减小对有效过孔阻抗、串扰影响,同时具有简化工艺流程,降低生产成本,可操作性强等优点。

Description

一种具有信号传输过孔的印制电路板及其制作方法
技术领域
本申请涉及印制电路板技术领域,尤其涉及一种具有信号传输过孔的印制电路板及其制作方法。
背景技术
随着信号传输速度的不断提高,信号通道的残桩(stub)长度和阻抗均匀性对信号完整性的影响越来越大。对于印制电路板(Printed Circuit Board,PCB)的信号传输过孔,通常使用背钻的方式来控制残桩长度。然而,由于压板过程中介质厚度变化以及钻孔深度精度控制能力的限制,残桩长度控制能力差(例如背钻深度大会导致开路,背钻深度浅会导致残桩过长),影响电气导通和信号完整性。因此,亟需开发一种新的印制电路板的制作方法,以实现印制电路板上信号通道的零残桩。
发明内容
本申请实施例的主要目的在于提出一种具有信号传输过孔的印制电路板及其制作方法,能够实现印制电路板上信号通道的零残桩,实现孔段隔离,减小对有效过孔阻抗、串扰影响,同时具有简化工艺流程,降低生产成本,可操作性强等优点。
本申请实施例提出了一种具有信号传输过孔的印制电路板的制作方法,制作方法包括:
分别制作第一抗镀材料层芯板和第二抗镀材料层芯板,其中,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作;
将第一抗镀材料层芯板、第二抗镀材料层芯板、非抗镀芯板和半固化片按照预设叠板顺序叠放并压合,形成多层板;
在多层板上形成信号传输过孔。
本申请实施例还提出了一种具有信号传输过孔的印制电路板,具有信号传输过孔的印制电路板是采用上述任一实施例的具有信号传输过孔的印制电路板的制作方法制作。
本申请提供的具有信号传输过孔的印制电路板及其制作方法,通过制作第一抗镀材料层芯板和第二抗镀材料层芯板,使得在第一抗镀材料层芯板和第二抗镀材料层芯板的抗镀材料位置实现孔段隔离,从而在形成信号传输过孔时实现印制电路板上信号通道的零残桩,减小对有效过孔阻抗、串扰影响;同时,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作,可以灵活控制生产效率和成本;使用常规工艺加工,大大降低了生产成本,简化了工艺流程,可操作性强。
关于本申请的以上实施例和其他方面以及其实现方式,在附图说明、具体实施方式和权利要求中提供更多说明。
附图说明
图1是一实施例提供的一种具有信号传输过孔的印制电路板的制作方法的流程示意图;
图2是一实施例提供的一种采用第一抗镀工艺制作的抗镀材料层芯板的结构示意图;
图3是一实施例提供的一种采用第二抗镀工艺制作的抗镀材料层芯板的结构示意图;
图4是一实施例提供的经压合、钻孔后的一种印制电路板叠层结构示意图;
图5是一实施例提供的经压合、钻孔后的另一种印制电路板叠层结构示意图;
图6是一实施例提供的经压合、钻孔后的又一种印制电路板叠层结构示意图;
图7是一实施例提供的经压合、钻孔后的再一种印制电路板叠层结构示意图;
图8是一实施例提供的一种印制电路板叠层结构在经过化学沉铜、采用微蚀法去除沉铜残留后的结构示意图;
图9是一实施例提供的一种印制电路板叠层结构在经过化学沉铜、采用有机溶剂清洗法去除抗镀油墨后的结构示意图;
图10是一实施例提供的一种印制电路板叠层结构在经过电镀加厚孔壁镀层后的结构示意图;
图11是一实施例提供的一种印制电路板叠层结构在使用微蚀法去除无效孔段沉铜残留后的结构示意图。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明,其本身没有特有的意义。因此,“模块”、“部件”或“单元”可以混合地使用。
传统PCB的信号传输过孔,通常是使用背钻(即对已电镀的金属化过孔进行再次钻孔,去除无效孔铜部分)的方式来控制残桩长度的。然而,背钻作为目前深度控制的钻孔技术,由于压板过程中介质厚度变化以及钻孔深度精度控制能力的限制,残桩长度控制能力差(例如背钻深度大会导致开路,背钻深度浅会导致残桩过长),影响电气导通和信号完整性。尤其对112Gbps以上速率的PCB通常要求残桩长度小于6mil(密耳),其加工工艺要求较高;而对下一代224Gbps以上速率的PCB,信号通道零残桩的实现就变得非常必要。
目前,实现PCB上信号通道零残桩通常有两种解决思路:
第一种是在PCB的每个叠层需要互联的地方钻孔,再使用铜焊膏填充并通过加热融化的方式形成过孔实现互联。然而,该思路主要用于增加信号密度、压缩单板尺寸;铜焊膏部分的过孔阻抗有别于导线及沉铜过孔,对阻抗连续性、回损都有影响,不太适合用于高速链路,且对应力影响较大、工艺可靠性也稍差;以及每个过孔都需要对经过的每个叠层钻孔,增加工作量。
第二种是在过孔走线层焊盘或相邻层芯板上印制抗镀油墨(或者可溶解的干膜/油墨),再使用传统钻孔、沉铜工艺,抗镀油墨(或者可溶解的干膜/油墨)形成的空隙会断开无效钻孔部分,以实现信号通道的零残桩。然而,该思路为了解决聚四氟乙烯(Poly tetrafluoroethylene,PTFE)、碳氢、聚苯醚(Polyphenylene Oxide,PPO)等各种高频高速材料的电镀可靠性和内部连接缺陷(Inner connection defects,ICD)问题,化铜药水能力一直在升级,抗镀材料的沉铜残留较难实现有效隔离,尤其对于隔离间距较小的情况;并且由于油墨层很薄或被洗后形成的空隙很小,实际沉铜时无效过孔部分较容易连起来,影响成品率;对于使用间隙做隔离的方案,要求空气间隙可以隔离,又要求可以洗掉印刷的抗镀油墨(或者可溶解的干膜/油墨)本身是存在矛盾的;同时,即使分开了无效孔铜部分,由于间隔很小,高频信号容易和无效过孔部分形成耦合、干扰;另外,去除无效孔铜会增加额外工序,增加加工周期及成本。
本申请实施例提供了一种具有信号传输过孔的印制电路板及其制作方法,通过制作第一抗镀材料层芯板和第二抗镀材料层芯板,使得在第一抗镀材料层芯板和第二抗镀材料层芯板的抗镀材料位置实现孔段隔离,从而在形成信号传输过孔时实现印制电路板上信号通道的零残桩,减小对有效过孔阻抗、串扰影响;同时,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作,可以灵活控制生产效率和成本;使用常规工艺加工,大大降低了生产成本,简化了工艺流程,提高产品良率,可操作性强。
下面,对具有信号传输过孔的印制电路板及其制作方法进行详细描述。在本申请的描述中,“第一”、“第二”等词汇,仅用于区分描述的目的,而不能理解为指示或暗示相对重要性,也不能理解为指示或暗示顺序。本申请下述各个实施例可以单独执行,各个实施例之间也可以相互结合执行,本申请实施例对此不作具体限制。
本申请实施例提供一种具有信号传输过孔的印制电路板的制作方法,包括:分别制作第一抗镀材料层芯板和第二抗镀材料层芯板,其中,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作;将第一抗镀材料层芯板、第二抗镀材料层芯板、非抗镀芯板和半固化片按照预设叠板顺序叠放并压合,形成多层板;在多层板上形成信号传输过孔。
具体的,一块印制电路板上信号传输过孔的数量为至少一个。每个信号传输过孔的结构(即无效孔段的位置、实现无效孔段的结构等)可以相同,也可以不同。为了便于理解,本申请下述实施例是以任意一个信号传输过孔对应的印制电路板(或可理解为具有一个信号传输过孔的印制电路板区域)为例进行说明的。
图1示出了一实施例提供的一种具有信号传输过孔的印制电路板的制作方法的流程示意图,如图1所示,该制作方法包括如下步骤。
S110、分别制作第一抗镀材料层芯板和第二抗镀材料层芯板,其中,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作。
在一实施例中,若第一抗镀材料层芯板采用第一抗镀工艺制作,那么制作第一抗镀材料层芯板的方法可以为:对非抗镀芯板进行钻孔,并使用抗化学沉铜材料填充钻孔,烘干后得到第一抗镀材料层芯板,其中,钻孔的孔径大于信号传输过孔的孔径。
在一实施例中,若第二抗镀材料层芯板采用第一抗镀工艺制作,那么制作第二抗镀材料层芯板的方法可以为:对非抗镀芯板进行钻孔,并使用抗化学沉铜材料填充钻孔,烘干后得到第二抗镀材料层芯板,其中,钻孔的孔径大于信号传输过孔的孔径。
图2示出了一实施例提供的一种采用第一抗镀工艺制作的抗镀材料层芯板的结构示意图,如图2所示,过孔走线层201通常位于抗镀材料层芯板10的一侧,在采用第一抗镀工艺制作抗镀材料层芯板时,首先按照图2从下向上的方向对非抗镀芯板进行钻孔,并使用抗化学沉铜材料填充钻孔202,烘干后得到抗镀材料层芯板10。
需要说明的是,本申请中“对非抗镀芯板进行钻孔”的方式可以采用激光钻孔的方式,也可以采用机械钻孔的方式。当采用激光钻孔的方式对非抗镀芯板进行钻孔时,在非抗镀芯板上钻孔到孔盘的铜箔位置形成盲孔;当采用机械钻孔的方式作控深钻,在非抗镀芯板上钻孔到预设深度形成盲孔。上述两种钻孔方式,激光钻孔可以保证钻孔深度的精确控制;而机械钻孔在钻孔深度上可能会形成小的残桩,但相比于激光钻孔可以降低生产成本。
钻孔的孔径大于信号传输过孔的孔径,以满足对位精度、内层层偏等加工要求,确保钻孔后孔壁留有完整的抗镀材料孔段。
在一实施例中,若第一抗镀材料层芯板采用第二抗镀工艺制作,那么制作第一抗镀材料层芯板的方法可以为:在非抗镀芯板一侧的孔盘上设置抗镀油墨,烘干后得到第一抗镀材料层芯板。
在一实施例中,若第二抗镀材料层芯板采用第二抗镀工艺制作,那么制作第二抗镀材料层芯板的方法可以为:在非抗镀芯板一侧的孔盘上设置抗镀油墨,烘干后得到第二抗镀材料层芯板。
图3示出了一实施例提供的一种采用第二抗镀工艺制作的抗镀材料层芯板的结构示意图,如图3所示,过孔走线层201通常位于抗镀材料层芯板10的一侧,在采用第二抗镀工艺制作抗镀材料层芯板时,首先在非抗镀芯板一侧的孔盘位置上设置抗镀油墨203,烘干后得到抗镀材料层芯板10。
抗镀油墨具有如下特性:耐高温180-220摄氏度,耐高压100-400磅力/平方英寸PSI,耐高温高压时长60-120分钟。如此,可保证在后续叠板压合过程中抗镀油墨无分解及碳化,进而确保后续抗镀效果,提高产品质量。
可选的,抗镀油墨通过常规的阻焊丝印方式来制作,也可以通过钢网印刷方式来制作以增加抗镀材料厚度。
为了进一步增强孔段隔离的可靠性,满足低温固化要求,保证烘干时半固化片不会软化或影响压板,可选的,继续参考图3,可以对与抗镀材料层芯板10相邻、且靠近抗镀油墨203一侧的半固化片20上设置通孔204,通孔204的孔径大于信号传输过孔的孔径。
例如,假设第一抗镀材料层芯板采用第二抗镀工艺制作,第二抗镀材料层芯板采用第一抗镀工艺制作,在得到第一抗镀材料层芯板后,还可以在与第一抗镀材料层芯板相邻、且靠近抗镀油墨一侧的半固化片上设置通孔,通孔的孔径大于信号传输过孔的孔径。
S120、将第一抗镀材料层芯板、第二抗镀材料层芯板、非抗镀芯板和半固化片按照预设叠板顺序叠放并压合,形成多层板。
在一实施例中,半固化片设置在任意两个芯板之间。
具体的,在压合前,可以对其它非抗镀芯板分别完成相应的内层线路图形制作;在压合时,在任意相邻的两个芯板之间叠放半固化片,将芯板与芯板对位叠合,或者在外层基板的外表面叠放铜箔,采取高温高压方式压板,使得各部分融合为一体,形成多层板。
在一实施例中,过孔走线层位于第一抗镀材料层芯板的一侧,第二抗镀材料层芯板位于第一抗镀材料层芯板的下方叠层:
在一种可能的实施方式中,若过孔走线层位于第一抗镀材料层芯板的上方,则第一抗镀材料层芯板采用第一抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作。
在另一种可能的实施方式中,若过孔走线层位于第一抗镀材料层芯板的下方,则第一抗镀材料层芯板采用第二抗镀工艺制作,第二抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作。
本申请的PCB设置了两个抗镀材料层芯板,可以增加无效孔段的长度,降低沉铜连接两侧孔铜的概率,增加成品率,减少串扰。然而两个抗镀材料层芯板会增加加工成本,因此第一抗镀材料层芯板和第二抗镀材料层芯板可以分别采用不同的抗镀工艺制作,如此,在保证有效孔铜的分隔效果的同时,兼容第二抗镀工艺抗镀油墨厚度小、成本低、效率高等特点。
还需要说明的是,由于PCB叠层的对称性,通常叠层的上半部分和下半部分设置的抗镀材料层芯板不同,考虑抗镀材料层芯板的加工便利和实际需求,本申请可以按照一半叠层来设置第一抗镀材料层芯板和第二抗镀材料层芯板;优化组合可以实现不同的实施例。
S130、在多层板上形成信号传输过孔。
在一实施例中,步骤S130中“在多层板上形成信号传输过孔”的方法可以包括如下三个步骤:
步骤1、在多层板的预设位置处钻孔形成孔壁未金属化的过孔。
步骤2、对过孔进行化学沉铜,并在第一抗镀材料层芯板和第二抗镀材料层芯板的抗镀材料位置实现孔段隔离,其中,由于抗镀材料的非极性,第一抗镀材料层芯板和第二抗镀材料层芯板的抗镀材料位置几乎无法沉铜,或者沉积的铜层比正常的化学沉铜稀疏、层薄(通常在0.25微米以下),从而第一抗镀材料层芯板和第二抗镀材料层芯板之间形成无效孔段,抗镀材料为抗化学沉铜材料或者抗镀油墨。
具体的,在第一抗镀材料层芯板和第二抗镀材料层芯板的抗镀位置实现孔段隔离的方法可以为以下方法中的任意一种:
方法1、采用微蚀法去除第一抗镀材料层芯板和第二抗镀材料层芯板抗镀材料位置的沉铜残留。
方法2、采用有机溶剂清洗法去除第一抗镀材料层芯板和第二抗镀材料层芯板抗镀材料位置的抗化学沉铜材料及沉铜残留。
方法3、先采用微蚀法去除第一抗镀材料层芯板和第二抗镀材料层芯板抗镀材料位置的沉铜残留,再采用有机溶剂清洗法去除抗化学沉铜材料及沉铜残留。
步骤3、对过孔除无效孔段以外的两边孔段进行电镀,形成信号传输过孔。
在对过孔除无效孔段以外的两边孔段进行电镀后,还可以采用微蚀法,对电镀后的无效孔段的残留孔铜进行去除。
在一实施例中,在PCB的设计中,无效孔段可以设计为和地平面连接,以进一步降低信号串扰。
下面罗列一些示例性实施方式,用于说明本申请实施例提供的具有信号传输过孔的印制电路板的制作方法。下述示例性实施方式可以单一执行,也可以组合执行。
在第一个示例性实施方式中,图4示出了一实施例提供的经压合、钻孔后的一种印制电路板叠层结构示意图,如图4所示,该PCB具有两个信号传输过孔。对于图4所示左侧的信号传输过孔,第一抗镀材料层芯板采用第一抗镀工艺制作、且第一抗镀材料层芯板位于PCB叠层的上部;第二抗镀材料层芯板采用第二抗镀工艺制作、且第二抗镀材料层芯板位于PCB叠层的下部。对于图4所示右侧的信号传输过孔,第一抗镀材料层芯板采用第二抗镀工艺制作、且与第一抗镀材料层芯板相邻、且靠近抗镀油墨203一侧的半固化片上设置有通孔204;第二抗镀材料层芯板采用第一抗镀工艺制作;第一抗镀材料层芯板和第二抗镀材料层芯板均位于PCB叠层的下部。
在第二个示例性实施方式中,图5示出了一实施例提供的经压合、钻孔后的另一种印制电路板叠层结构示意图,如图5所示,该PCB具有两个信号传输过孔。对于图5所示左侧的信号传输过孔,第一抗镀材料层芯板采用第一抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作;第一抗镀材料层芯板和第二抗镀材料层芯板均位于PCB叠层的下部。对于图5所示右侧的信号传输过孔,第一抗镀材料层芯板采用第二抗镀工艺制作、且与第一抗镀材料层芯板相邻、且靠近抗镀油墨203一侧的半固化片上设置有通孔204,第一抗镀材料层芯板位于PCB叠层的上部;第二抗镀材料层芯板采用第一抗镀工艺制作、且第二抗镀材料层芯板位于PCB叠层的下部。
在第三个示例性实施方式中,图6示出了一实施例提供的经压合、钻孔后的又一种印制电路板叠层结构示意图,如图6所示,该PCB具有两个信号传输过孔。对于图6所示左侧的信号传输过孔,第一抗镀材料层芯板采用第一抗镀工艺制作、且第一抗镀材料层芯板位于PCB叠层的上部;第二抗镀材料层芯板采用第二抗镀工艺制作、第二抗镀材料层芯板位于PCB叠层的下部,第二抗镀材料层芯板的数量为多个。对于图6所示右侧的信号传输过孔,第一抗镀材料层芯板采用第二抗镀工艺制作、且与第一抗镀材料层芯板相邻、且靠近抗镀油墨203一侧的半固化片上设置有通孔204;第二抗镀材料层芯板采用第二抗镀工艺制作,第二抗镀材料层芯板的数量为多个;第一抗镀材料层芯板和第二抗镀材料层芯板均位于PCB叠层的下部。
需要说明的方式,图6中最上方的第二抗镀材料层芯板与第一抗镀材料层芯板之间形成无效孔段,其下方的孔段可以作为其它有效孔段使用。
在第四个示例性实施方式中,图7示出了一实施例提供的经压合、钻孔后的再一种印制电路板叠层结构示意图,如图7所示,该PCB具有两个信号传输过孔。对于图7所示左侧的信号传输过孔,第一抗镀材料层芯板采用第一抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作;第一抗镀材料层芯板和第二抗镀材料层芯板均位于PCB叠层的下部。对于图7所示右侧的信号传输过孔,第一抗镀材料层芯板采用第二抗镀工艺制作,第一抗镀材料层芯板的数量为多个,与最上方的一个第一抗镀材料层芯板相邻、且靠近抗镀油墨203一侧的半固化片上设置有通孔204,第一抗镀材料层芯板位于PCB叠层的上部;第二抗镀材料层芯板采用第二抗镀工艺制作、且第二抗镀材料层芯板位于PCB叠层的下部。
需要说明的方式,图7中PCB下部未设置抗镀材料层的孔段可以用于作为其它有效孔段。
在第五个示例性实施方式中,在图4所示的印制电路板叠层结构的基础上,图8示出了一实施例提供的一种印制电路板叠层结构在经过化学沉铜、采用微蚀法去除沉铜残留后的结构示意图。如图8所示,采用微蚀法可以快速去除第一抗镀材料层芯板和第二抗镀材料层芯板抗镀材料位置的沉铜残留,保留孔壁其它位置的化学沉铜层。
在第六个示例性实施方式中,在图4所示的印制电路板叠层结构的基础上,图9示出了一实施例提供的一种印制电路板叠层结构在经过化学沉铜、采用有机溶剂清洗法去除抗镀油墨后的结构示意图。如图9所示,采用有机溶剂清洗法去除抗镀油墨的同时,可以去掉抗镀油墨位置的少量沉铜。
可选的,针对沉铜能力越来越强的药水,还可以选择先使用快速微蚀法去除第一抗镀材料层芯板和第二抗镀材料层芯板抗镀材料位置的沉铜残留,同时再采用有机溶剂清洗法去除抗化学沉铜材料及沉铜残留,折中微蚀法对有效过孔部分沉铜的影响,达到更好去除沉铜残留的效果,提高产品直通率。因为在清洗抗镀油墨的过程中,由于过孔的孔壁油墨表层的化学沉铜层的致密度不足,碱性溶液或者有机溶剂会渗入到化学沉铜层的内侧,将抗镀油墨完全溶解去除,同时附着于抗镀油墨表面的化学沉铜层也会一同掉落,从而在过孔的位于指定层的孔段形成一特定形状的空腔402和403。
在第七个示例性实施方式中,在图8所示的印制电路板叠层结构的基础上,图10示出了一实施例提供的一种印制电路板叠层结构在经过电镀加厚孔壁镀层后的结构示意图。通过对过孔的孔壁进行电镀,使得孔壁铜层加厚,此时无效孔段的沉铜因为不能作为电极,电镀后不会加厚;而抗镀材料间的孔段之外的镀铜层得到加厚。
在第八个示例性实施方式中,在图10所示的印制电路板叠层结构的基础上,图11示出了一实施例提供的一种印制电路板叠层结构在使用微蚀法去除无效孔段沉铜残留后的结构示意图。再次通过微蚀法,去除无效孔段的沉铜,并按照常规PCB加工流程完成加工,形成成品PCB。
本申请实施例提供了一种具有信号传输过孔的印制电路板的制作方法,包括:分别制作第一抗镀材料层芯板和第二抗镀材料层芯板,其中,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作;将第一抗镀材料层芯板、第二抗镀材料层芯板、非抗镀芯板和半固化片按照预设叠板顺序叠放并压合,形成多层板;在多层板上形成信号传输过孔。通过制作第一抗镀材料层芯板和第二抗镀材料层芯板,使得在第一抗镀材料层芯板和第二抗镀材料层芯板的抗镀材料位置实现孔段隔离,从而在形成信号传输过孔时实现印制电路板上信号通道的零残桩,减小对有效过孔阻抗、串扰影响;同时,第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,第二抗镀材料层芯板采用第二抗镀工艺制作或者采用第一抗镀工艺制作,可以灵活控制生产效率和成本;使用常规工艺加工,大大降低了生产成本,简化了工艺流程,可操作性强。
本申请实施例还提供了一种具有信号传输过孔的印制电路板,具有信号传输过孔的印制电路板是采用本申请任意实施例所提供的具有信号传输过孔的印制电路板的制作方法制作。
以上参照附图说明了本申请的优选实施例,并非因此局限本申请的权利范围。本领域技术人员不脱离本申请的范围和实质内所作的任何修改、等同替换和改进,均应在本申请的权利范围之内。

Claims (13)

1.一种具有信号传输过孔的印制电路板的制作方法,其特征在于,所述制作方法包括:
分别制作第一抗镀材料层芯板和第二抗镀材料层芯板,其中,所述第一抗镀材料层芯板采用第一抗镀工艺制作或者采用第二抗镀工艺制作,所述第二抗镀材料层芯板采用所述第二抗镀工艺制作或者采用所述第一抗镀工艺制作;
将所述第一抗镀材料层芯板、所述第二抗镀材料层芯板、非抗镀芯板和半固化片按照预设叠板顺序叠放并压合,形成多层板;
在所述多层板上形成信号传输过孔。
2.根据权利要求1所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,
若所述第一抗镀材料层芯板采用第一抗镀工艺制作,所述制作第一抗镀材料层芯板,包括:
对非抗镀芯板进行钻孔,并使用抗化学沉铜材料填充所述钻孔,烘干后得到所述第一抗镀材料层芯板,其中,所述钻孔的孔径大于所述信号传输过孔的孔径;
若所述第一抗镀材料层芯板采用第二抗镀工艺制作,所述制作第一抗镀材料层芯板,包括:
在非抗镀芯板一侧的孔盘上设置抗镀油墨,烘干后得到所述第一抗镀材料层芯板。
3.根据权利要求1所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,
若所述第二抗镀材料层芯板采用第一抗镀工艺制作,所述制作第二抗镀材料层芯板,包括:
对非抗镀芯板进行钻孔,并使用抗化学沉铜材料填充所述钻孔,烘干后得到所述第二抗镀材料层芯板,其中,所述钻孔的孔径大于所述信号传输过孔的孔径;
若所述第二抗镀材料层芯板采用第二抗镀工艺制作,所述制作第二抗镀材料层芯板,包括:
在非抗镀芯板一侧的孔盘上设置抗镀油墨,烘干后得到所述第二抗镀材料层芯板。
4.根据权利要求1所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,过孔走线层位于所述第一抗镀材料层芯板的一侧,所述第二抗镀材料层芯板位于所述第一抗镀材料层芯板的下方叠层;其中,
若所述过孔走线层位于所述第一抗镀材料层芯板的上方,则所述第一抗镀材料层芯板采用所述第一抗镀工艺制作,所述第二抗镀材料层芯板采用所述第二抗镀工艺制作;
若所述过孔走线层位于所述第一抗镀材料层芯板的下方,则所述第一抗镀材料层芯板采用所述第二抗镀工艺制作,所述第二抗镀材料层芯板采用所述第一抗镀工艺制作或者采用所述第二抗镀工艺制作。
5.根据权利要求1所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,所述半固化片设置在任意两个芯板之间。
6.根据权利要求2所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,若所述第一抗镀材料层芯板采用第二抗镀工艺制作,所述第二抗镀材料层芯板采用第一抗镀工艺制作,在得到所述第一抗镀材料层芯板后,还包括:
在与所述第一抗镀材料层芯板相邻、且靠近抗镀油墨一侧的半固化片上设置通孔,所述通孔的孔径大于所述信号传输过孔的孔径。
7.根据权利要求2或3所述的具有信号传输过孔的印制电路板的制作方法,所述抗镀油墨具有如下特性:耐高温180-220摄氏度,耐高压100-400磅力/平方英寸PSI,耐高温高压时长60-120分钟。
8.根据权利要求1所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,在所述多层板上形成所述信号传输过孔,包括:
在所述多层板的预设位置处钻孔形成孔壁未金属化的过孔;
对所述过孔进行化学沉铜,并在所述第一抗镀材料层芯板和所述第二抗镀材料层芯板的抗镀材料位置实现孔段隔离,其中,所述第一抗镀材料层芯板和所述第二抗镀材料层芯板之间形成无效孔段,所述抗镀材料为抗化学沉铜材料或者抗镀油墨;
对所述过孔除所述无效孔段以外的两边孔段进行电镀,形成所述信号传输过孔。
9.根据权利要求8所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,所述在所述第一抗镀材料层芯板和所述第二抗镀材料层芯板的抗镀位置实现孔段隔离,包括:
采用微蚀法去除所述第一抗镀材料层芯板和所述第二抗镀材料层芯板抗镀材料位置的沉铜残留;或者,
采用有机溶剂清洗法去除所述第一抗镀材料层芯板和所述第二抗镀材料层芯板抗镀材料位置的抗化学沉铜材料及沉铜残留;或者,
先采用微蚀法去除所述第一抗镀材料层芯板和所述第二抗镀材料层芯板抗镀材料位置的沉铜残留,再采用有机溶剂清洗法去除抗化学沉铜材料及沉铜残留。
10.根据权利要求8所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,在对所述过孔除所述无效孔段以外的两边孔段进行电镀后,还包括:
采用微蚀法,对电镀后的无效孔段的残留孔铜进行去除。
11.根据权利要求2或3所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,所述对非抗镀芯板进行钻孔,包括:
采用激光钻孔的方式,在非抗镀芯板上钻孔到孔盘的铜箔位置形成盲孔;或者,
采用机械钻孔的方式,在非抗镀芯板上钻孔到预设深度形成盲孔。
12.根据权利要求1所述的具有信号传输过孔的印制电路板的制作方法,其特征在于,所述信号传输过孔的数量为至少一个。
13.一种具有信号传输过孔的印制电路板,其特征在于,所述具有信号传输过孔的印制电路板是采用如权利要求1-12中任一所述的具有信号传输过孔的印制电路板的制作方法制作。
CN202110673825.XA 2021-06-17 2021-06-17 一种具有信号传输过孔的印制电路板及其制作方法 Pending CN115499996A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110673825.XA CN115499996A (zh) 2021-06-17 2021-06-17 一种具有信号传输过孔的印制电路板及其制作方法
PCT/CN2022/096803 WO2022262588A1 (zh) 2021-06-17 2022-06-02 具有信号传输过孔的印制电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110673825.XA CN115499996A (zh) 2021-06-17 2021-06-17 一种具有信号传输过孔的印制电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN115499996A true CN115499996A (zh) 2022-12-20

Family

ID=84465284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110673825.XA Pending CN115499996A (zh) 2021-06-17 2021-06-17 一种具有信号传输过孔的印制电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN115499996A (zh)
WO (1) WO2022262588A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116017844B (zh) * 2023-01-10 2023-06-27 安徽百强科技有限公司 一种具有背钻孔的电路板及背钻孔深度检测方法
CN116365321A (zh) * 2023-03-10 2023-06-30 昆山沪利微电有限公司 一种pcb板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8528203B2 (en) * 2011-06-07 2013-09-10 International Business Machines Corporation Providing selective via plating using laser resin activation
CN108848630A (zh) * 2018-07-24 2018-11-20 北大方正集团有限公司 电路板加工方法及电子设备
CN108901146A (zh) * 2018-08-10 2018-11-27 重庆方正高密电子有限公司 电路板及其选择性电镀工艺、制作工艺
CN111800943A (zh) * 2019-04-09 2020-10-20 深南电路股份有限公司 线路板及其制作方法
CN110248476A (zh) * 2019-06-12 2019-09-17 惠州市盈帆实业有限公司 一种基于断层不连续式网孔的电路板及其制备工艺

Also Published As

Publication number Publication date
WO2022262588A1 (zh) 2022-12-22

Similar Documents

Publication Publication Date Title
US8273995B2 (en) Concentric vias in electronic substrate
WO2022262588A1 (zh) 具有信号传输过孔的印制电路板及其制作方法
US20120205039A1 (en) Method for manufacturing multilayer wiring substrate
CN109462949B (zh) 一种金属化包边的pcb的制作方法
CN109890149B (zh) 一种双面压接pcb的制作方法及pcb
CN102124824B (zh) 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔
CN109862704A (zh) 一种含埋孔的pcb制作方法及pcb
CN111800943A (zh) 线路板及其制作方法
CN109862719B (zh) 一种实现一孔多网络的pcb制作方法及pcb
CN109862720A (zh) 一种孔壁铜层在指定层断开的过孔加工方法及pcb
US7629692B2 (en) Via hole having fine hole land and method for forming the same
CN115484759B (zh) 一种多阶光模块hdi板及其加工方法
CN109195363B (zh) 一种z向互连的pcb的制作方法及pcb
CN109862718A (zh) 一种孔壁铜层在指定层断开的过孔加工方法及pcb
CN114007345A (zh) 线路板的制备方法
CN115460772A (zh) 一种印刷电路板、印刷电路板制备方法以及电子设备
CN105682379A (zh) 一种快速制作多层电路板的工艺
US11317511B2 (en) Circuit board
CN219938592U (zh) 一种高多层机械盲埋孔电路板
JPH04168794A (ja) 多層プリント配線板の製造方法
CN118829076A (zh) 一种高频电路板结构及其制作方法
CN115334779A (zh) 多层线路板的制备方法
CN112714558A (zh) 一种多层电路板的制作方法
KR100598264B1 (ko) 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
JP2500767B2 (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination