CN102124824B - 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔 - Google Patents
用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔 Download PDFInfo
- Publication number
- CN102124824B CN102124824B CN2009801314681A CN200980131468A CN102124824B CN 102124824 B CN102124824 B CN 102124824B CN 2009801314681 A CN2009801314681 A CN 2009801314681A CN 200980131468 A CN200980131468 A CN 200980131468A CN 102124824 B CN102124824 B CN 102124824B
- Authority
- CN
- China
- Prior art keywords
- subassemblies
- countersunk
- hole
- diameter
- another
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
制造印刷电路板的至少一部分的方法。电路板被构成为包括多个子部件,每个子部件包括多个电路层,并具有至少一个埋头孔和至少一个孔,该埋头孔从该至少一个子部件的第一侧面,在该至少一个子部件内部方向上具有第一直径和第一深度,该孔从该至少一个子部件的第一侧面上,在该埋头孔的至少一个子部件内部方向上具有比第一直径小的第二直径和长于第一深度的第二深度;金属化该孔和该埋头孔的金属;在多个子部件中的至少一个和与其相对应的另一个子部件之间插入的层压粘合剂,其至少具有一个形成在其中的导通孔;在导通孔内填充的对应浆料。
Description
相关申请的交叉引用
本申请要求2008年8月14日递交的申请号为61/189,171的美国临时申请的优先权,本文通过引用包括上述申请的全部内容。
背景技术
1. 发明领域
本发明大体上涉及印刷电路板(线路板)及其制造方法,更特别地涉及具有附加功能的多层印刷电路板及其制造方法。
2. 相关领域说明
多数电子系统包括具有高密度电子互联的印刷电路板。印刷电路板可包括一个或多个电路核心、基板或载体。在具有一个或多个电路载体的印刷电路板的制造方案中,电子电路(比如衬垫,电子互联等)被组装在一个独立的电路载体的对边来形成一对电路层。电路板的这些电路层对之后可被物理地或电子地结合,以通过以下方法形成印刷电路板:通过构造粘合剂(或预浸料坯或粘合层),按压堆叠电路层对和粘合剂,固化产生的电路板结构,钻孔或激光钻通孔,然后通过在通孔中电镀铜材料来将电路层对互联。固化过程用于将粘合剂固化,以提供电路板结构的永久的物理接合。然而,在固化过程中粘合剂一般会显著收缩。该收缩与随后的通孔钻孔和电镀过程结合,可能引起对整个结构的相当大的压力,导致在装配过程中和/或其他热漂移中的损坏或电路层间的不可靠的互联或接合。因此,需要一种材料和相关的工艺,可以补偿该收缩并可以提供电路层对间的无压力和可靠的电子互联。
此外,在通孔(或导通孔)中电镀铜材料需要附加的、昂贵的和耗时的工艺步骤,这是难以快速转变实现的。因此,需要提供一种印刷电路板及其制造方法,其可以快速容易地装配和/或保证电路板上的互联(或通孔或微型导通孔)在装配过程中的对齐,从而减小装配损耗。更进一步,需要提供一个具有附加功能的多层印刷电路板以及其制造方法。
发明内容
本发明中实施例的一些方面涉及通过平行加工,增强在一个或两个层压循环中形成的印刷电路板上层压的堆叠微型导通孔,和/或可以具有通过导电导通孔的载体到载体、子部件到子部件连接,每个导通孔在Z轴方向上填充有导电材料(比如,导电浆料)。
本发明的一个实施例提供了一种制造印刷电路板的至少一个部分的方法。该方法包括在处理多个子部件中的至少一个之后,将多个子部件相互连接。这里,多个子部件中的每个包括多个电路层,对该多个子部件中的至少一个的处理包括:在该多个子部件中的至少一个的第一侧面上,向该多个子部件中的至少一个的内部方向形成至少一个具有第一直径和第一深度的孔;在该多个子部件中的至少一个的第一侧面上,向该至少一个孔上的多个子部件中的至少一个的内部方向形成至少一个具有大于第一直径的第二直径和短于第一深度的第二深度的埋头孔;金属化该至少一个孔和该至少一个埋头孔,以将该至少一个孔和该至少一个埋头孔金属化;在该多个子部件中的至少一个的第一侧面上使用层压粘合剂;对层压粘合剂使用保护膜;在层压粘合剂内部形成至少一个导通孔,以使该至少一个埋头孔的金属化部分露出;在层压粘合剂内部形成的至少一个导通孔中填充至少一种导电浆料;去除保护膜,以使该多个子部件中的至少一个上的堆叠粘合剂露出,从而与其他多个子部件相连接。
在一个实施例中,对该至少一个孔和至少一个埋头孔的金属化包括电镀该至少一个孔和至少一个埋头孔,以电镀闭合该至少一个孔和至少一个埋头孔。电镀该至少一个孔和至少一个埋头孔可以包括对该至少一个孔和至少一个埋头孔进行铜电镀,通过铜使该至少一个孔和至少一个埋头孔电镀闭合。
在一个实施例中,多个子部件的连接包括:将该多个子部件相互对准;然后在该多个子部件的至少一个上固化层压粘合剂,以使该多个子部件相互层压。
在一个实施例中,该多个子部件中的至少一个包括一个基板,基板上的至少一个箔垫,基板上覆盖至少一个箔垫的预浸料坯,其中至少一个孔的形成包括在与至少一个箔垫相对应的位置钻至少一个孔,其中至少一个埋头孔的形成包括在与至少一个箔垫相对应的位置钻至少一个埋头孔。在一个实施例中,钻至少一个孔包括完全穿过预浸料坯和至少一个箔垫来钻至少一个孔,钻至少一个埋头孔包括至少部分地穿过预浸料坯和仅部分地穿过该至少一个箔垫来钻至少一个埋头孔。在一个实施例中,钻至少一个孔包括至少部分地穿过预浸料坯、至少一个箔垫和基板来钻至少一个孔,钻至少一个埋头孔包括至少部分地穿过预浸料坯来钻至少一个埋头孔。
在一个实施例中,在钻至少一个孔之前,该方法还包括:在该多个子部件的至少一个的第一侧面上层压一个固体金属箔层,作为该多个子部件中的至少一个的最外层;选择性地去除该固体金属箔层的一部分,来形成与该至少一个孔和至少一个埋头孔位置相应的间隙。至少一个孔的形成可以包括在间隙处钻至少一个孔,该至少一个埋头孔的形成可以包括在间隙处钻至少一个埋头孔。选择性地去除固体金属箔层的一部分以形成间隙包括:选择性地去除固体金属箔层的一部分,来形成具有与第二直径实质上相等的第三直径的间隙。
在一个实施例中,该方法还包括:在该多个子部件中的至少另一个的第二侧面上,向该多个子部件中的至少另一个的内部方向上,形成实质上具有第一直径和第一深度的至少另一个孔;在该多个子部件中的至少另一个的第二侧面上,向该至少另一个孔上的多个子部件中的至少另一个的内部方向上,形成实质上具有第二直径和第二深度的至少另一个埋头孔;金属化该至少另一个孔和该至少另一个埋头孔,以将该至少另一个孔和该至少另一个埋头孔金属化。该多个子部件的连接包括:将该至少一个埋头孔与至少另一个埋头孔面对面相互对准,并通过至少一个填充有导电浆料的导通孔而相互电耦合;在多个子部件中的至少一个上固化粘合剂,以使该多个子部件中的至少一个层压到该多个子部件中的至少另外一个上。
在一个实施例中,该第一直径大约为6密耳,该第二直径大约为10密耳。
在一个实施例中,该至少一个埋头孔通过激光钻孔形成,该至少一个孔通过机械钻孔形成。该至少一个导通孔可以通过激光钻孔形成。
在一个实施例中,该至少一个埋头孔通过钻孔形成,该至少一个孔通过钻孔形成,该至少一个导通孔通过钻孔形成。
本发明的另一个实施例提供了一种制造印刷电路板的至少一个部分的方法。该方法包括在处理多个子部件中的至少一个之后,将多个子部件相互连接。这里,该多个子部件中的每一个包括多个电路层,对该多个子部件中的至少一个的处理包括:在该多个子部件中的至少一个的第一侧面上,向该多个子部件中的至少一个内部方向形成具有第一直径和第一深度的至少一个埋头孔;在该多个子部件中的至少一个的第一侧面上,向该至少一个埋头孔上的多个子部件中的至少一个的内部方向形成具有小于第一直径的第二直径和长于第一深度的第二深度的至少一个孔;金属化该至少一个孔和该至少一个埋头孔,以将该至少一个孔和该至少一个埋头孔金属化;在该多个子部件中的至少一个的第一侧面上使用层压粘合剂;对层压粘合剂使用保护膜;在层压粘合剂内部形成至少一个导通孔,以使该至少一个埋头孔的金属化部分露出;在层压粘合剂中形成的至少一个导通孔中填充至少一种导电浆料;去除保护膜,以使该多个子部件中的至少一个上的层压粘合剂露出,从而与其他多个子部件相连接。
本发明的另一个实施例提供了一种印刷电路板,其包括多个子部件,该多个子部件中的每一个包括多个电路层,并具有至少一个埋头孔和至少一个孔,该至少一个埋头孔在该多个子部件中的至少一个的第一侧面上,向该多个子部件中的至少一个的内部方向具有第一直径和第一深度;该至少一个孔在该多个子部件中的至少一个的第一侧面上,向该至少一个埋头孔上的多个子部件中的至少一个的内部方向具有小于第一直径的第二直径和长于第一深度的第二深度;在该至少一个孔和至少一个埋头孔内金属化的金属;多个层压粘合剂,该多个层压粘合剂的每一个都位于多个子部件中的一个和与其相对应的另一个子部件中间,并在那里形成至少一个导通孔;该至少一个导通孔被填充对立浆料,其中该多个子部件通过多个层压粘合剂中的每一个的至少一个微型导通孔、至少一个埋头孔、以及多个子部件中的每一个的至少一个孔而相互电耦合。
在一个实施例中,至少一个孔中的金属通过至少一个埋头孔中的金属,牢固地与该至少一个孔相连接。
在一个实施例中,该至少一个埋头孔被配置为面对多个子部件的至少另一个的至少另一个埋头孔,并增加与其的接触面积。
附图说明
附图与说明书一起,说明了本发明的典型实施例,并结合描述以解释本发明的原理。
图1A、 1B、 1C举例说明了根据本发明的一个实施例制备子部件的详细过程。
图2描述了根据本发明的一个实施例,将3个子部件组合到一起。
图3是显示图2中的2个子部件的每一个上的相对“平坦的”的包覆的墨联合(ink joint)的详细视图。
图4A和4B举例说明了包覆的一个激光埋头孔版本,根据本发明的一个实施例,该包覆被制备成对于子部到对子部件的连接是相对“平坦的”。
具体实施例
在下面的详细说明中,只通过图示的方式示出并描述了本发明的特定的具体实施方式。本领域技术人员应该意识到,该描述的具体实施方式可以通过多种方式进行修改,都不会离开本发明的精神和范围。
同样,在本发明的上下文中,当一个元件被提及“在”另一个元件“上”时,可以是直接地在另一个元件上,或是借由其间的一个或多个中间元件间接地在另一个元件上。本说明书中同样的附图标记表示同样的元件。
可以想象,本发明的具体实施方式提供一个具有附加功能的多层印刷电路板及其制造方法。
更详细的,通过平行构造或层压单面的层压板产生的堆叠微型导通孔已被说明解释,并且为2007年2月14日递交的专利号为7,523,545的美国专利的主题,其已被转让给与本发明相同的受让人,此处引用上述专利全文作为本文的一部分。这里,在一个具体实施方式中,单面层压板具有施加的粘合剂,由激光产生的导通孔穿过粘合剂并注满墨水。平行制造不同的层,并将其在接头处放到一起进行层压。通过印刷和刻蚀使得第二面的箔被成像和蚀刻。这些层可以在接头和层压前单独的进行测试。
传统的连续层压通常需要在第二层压将第一子部件连接到第二子部件之前层压子部件。该子部件到子部件的连接可以使用与多个单面材料相同的方式完成。如果两个或多个子部件通过这种方式连接,将可能通过PCB建立高纵横比的导电通路用于比如探针板的应用。传统的连续结构同样可以以中间开始,具有像3+N+3(3子部件+N子部件+3子部件)的结构,即添加远离中心的外层。
上述的专利号为7,523,545的美国专利论述了粘合剂浓度和铜厚度。此处,本发明实体发现将一片预浸料坯层压到较厚的铜上可以容许封装导体和一个平面,从而通过使用预浸料坯封装的厚铜来制作子部件使得单层核心相堆叠。
本发明实体同样发现可用于单层平行构造过程的、比FR4和GPY材料更多的材料类型。
使用等离子体(Diconex)和化学研磨的大规模的导通孔的加工,其适用于制造导通孔,尤其是对需要被研磨的较薄的结构、较薄的层。
更详细的,根据本发明的具体实施方式,平行构造技术(平行构造)的附加功能如下:
1.将2个金属层子部件结构合并成平行构造
a. 单面墨芯可上下颠倒地应用于金属层子部件的一侧,而在相对的一侧上,在搁置时,单面核心应用到相反方向。
b. 子部件可以由一个核心或通过预浸料坯或预浸料坯和粘合剂的组合连接在一起的多个核心构成。
c. 子部件可以具有电镀的通孔,其可以填充导电的或是不导电的导通孔填充物(viafill)。
d. 子部件可以是平行构造单层、两层复合物的混合体。
2.将1个金属层结构合并到平行构造
a. 子部件可以由一个核心或通过预浸料坯或预浸料坯和粘合剂的组合连接在一起的多个核心构成。
b. 子部件可以具有电镀的通孔,其可以填充导电的或是不导电的导通孔填充物。
c. 子部件可以是平行构造单层、两层复合物的混合体。
d. 子部件可以使用传统的印刷通孔(PTH)或具有埋头孔的金属(或铜)包覆作为下面将详细介绍的印刷通孔(PTH)。
3.将预浸料坯结合到厚铜以有利于形成一个平的单面子部件。
4.扩展允许材料的列表以包括目前所有用于构造PCB的材料。
5.扩展允许的释放材料的列表以包括防粘涂布纸。
6.导通孔可以使用等离子体或化学研磨或其他制造导通孔的适当的方法来制造。
下面将参考附图更全面的说明本发明的典型具体实施方式。正如本领域技术人员意识到的,可以以不同的适当的方式对该描述的具体实施方式进行修改,都不会离开本发明的精神和范围。
图1A、1B和1C示出了用于一个过程中的子部件制备的细节。这里使子部件相对的“平坦”,以有利于多个子结构的装配。一个制造相对平坦的电路板或电路板子元件的相关技术已在申请日为2008年6月5日的共同待审的申请号为12/157,021的美国专利申请中有描述,该申请的权利人同本申请的权利人相同,并被本申请全文引用。
更详细的,下面将参考附图1A、1B和1C介绍根据本发明的一个示例性的实施例的印刷电路板的至少一部分的制造方法,其使用一个层压工艺步骤,使得多个子部件相互连接。
如图1A所示,处理第一子部件100。第一子部件100包括多个电路层。此处,在图1A中,一个或多个孔110,每个孔具有一个第一直径和一个第一深度,其形成于第一子部件100的第一侧面120。此处,孔110由机械钻孔形成,但本发明不限于此。此外,如图1A所示,一个或多个埋头孔130,每个孔形成于第一子部件100的第一侧面120,具有一个大于第一直径的第二直径和短于第一深度的第二深度。在一个实施例中,第一直径大约为6密耳,第二直径大约为10密耳。此处,如图1A所示,与相应的孔110相对应的位置处形成一个埋头孔130。此外,尽管图1A中所示的埋头孔130在孔100形成后形成,但本发明并不限于此。也就是说,在本发明的另一具体实施方式中,埋头孔130可以先于孔100形成。
在图1B中,使用金属材料140将孔110和埋头孔130金属化。此处,在一个具体实施方式中,通过电镀孔110和埋头孔130来使孔110和埋头孔130金属化,以电镀封闭孔110和埋头孔130。电镀孔110和埋头孔130可以包括电解铜镀孔110和埋头孔130,以使用铜电镀封闭孔110和埋头孔130。
同样,如图1B所示,第一子部件100的第一侧面120上有一层事先层压的固体金属箔层150,其作为该第一子部件的最外层,该层被从第一子部件100的第一侧面120上蚀刻或平坦化。然后在第一子部件100的第一侧面120上使用层压粘合剂(粘合膜)170。然后在层压粘合剂上使用保护膜(离型膜)。
此处示出,使用位于保护膜和第一子部件100之间的层压粘合剂(或预浸料坯或粘合层)170将保护膜(或聚酯薄膜片)附着在子部件上。然而本发明中的保护膜并不限于聚酯薄膜片,可以是由任何合适的材料,如聚酯、定向聚丙烯、聚氟乙烯、聚乙烯、高密度聚乙烯、聚乙烯napthalate、pacothane、聚甲基戊烯及其组合物。同样在图1C中,层压粘合剂170中形成一个或多个导通孔160,其位置分别与埋头孔130和孔110相对应。此处,在图1C中,使用激光钻孔方式形成导通孔(或微型导通孔)160。然而本发明并不限于此。
同样,如图1C所示,在层压粘合剂170上形成的导通孔中填充导电浆料(导电油墨)。
最后,如图1C、2和3所示,通过移除保护膜(见图1C)来形成最终的印刷电路板(或最终的子部件)200,用于与第二子部件100’堆叠(见图2和3)。也就是说,如图2和3所示,第二子部件100’这样被放置,从而层压粘合剂170位于两个子部件100和100’之间,然后被固化以形成最终的印刷电路板200(见图2)。此处,该最终的印刷电路板200这样被构成:每个导通孔160在位置上与位于第一子部件100上的多个铜箔衬垫(即,如图1A中所示的被蚀刻的导体)180中的至少一个相对应。同样在一个具体实施方式中,使用与形成第一子部件100相似的方法来形成第二子部件100’。
此处,如图2中所示的印刷电路板200包括多个电路层。导通孔160中的导电浆料及埋头孔130和孔110中的金属材料140,它们使位于第一子部件100中的多个铜箔沉淀180与位于第二子部件100’中的多个铜箔衬垫(比如被蚀刻的导体)电互联。
如上所述,提供一种具有Z轴互联(比如孔110,埋头孔130和/或微型导通孔160)的印刷电路板,其可以不需要电镀微型导通孔和/或不需要平坦化表面的镀层突起,可以通过一个或两个层压循环形成,和/或可以具有使用导电通孔的载体到载体(或子部件到子部件)的连接,每个导通孔在Z轴方向上填充有导电材料(比如,导电浆料)。
同样,在一个具体实施方式中,至少一个孔110中的金属材料(或金属)140,通过相对应的埋头孔130中的金属材料(或金属)140,牢固地与该至少一个孔110相固定。
在如图3所示的一个具体实施方式中,第一子部件100的埋头孔130被设置为面向第二字部件100’的另一个相对应的埋头槽,并增加与其的接触表面积。
在一个具体实施方式中,通过将第一和第二子部件100和100’相互对准,使得第一和第二子部件100和100’连接在一起;将层压粘合剂170固化到第一子部件100上以使第一和第二子部件100和100’相互层压。
也就是说,如上所述,多个子部件的连接可以包括:使至少一个埋头孔130与至少另一个埋头孔130相对,并通过至少一个填充导电浆料的导通孔160相互电耦合;将层压粘合剂170固化在多个子部件中的至少一个上(比如第一子部件100),使得多个子部件中的至少一个层压到该多个子部件中的至少另一个上(比如第二子部件100’)。
在一个具体实施方式中,组成电路板200的多个子部件中的每一个都包括一基板,基板上的至少一个箔衬垫(或铜箔衬垫),基板上覆盖至少一个箔衬垫的预浸料坯,其中通过在至少一个箔衬垫上的相应位置钻至少一个孔来形成至少一个孔110,通过在至少一个箔衬垫上的相应位置钻至少一个埋头孔来构成至少一个埋头孔。在一个具体实施方式中,钻至少一个孔110包括完全穿过预浸料坯和至少一个箔衬垫钻孔,钻至少一个埋头孔130包括至少部分地穿过预浸料坯和仅部分地穿过至少一个箔衬垫来钻至少一个埋头孔130。在一个具体实施方式中,钻至少一个孔110包括至少部分地穿过预浸料坯、至少一个箔衬垫和基板来钻孔,钻至少一个埋头孔130包括至少部分地穿过预浸料坯来钻至少一个埋头孔130。
如图所示,图2中通过上述方式将3个子部件组合到一起,即在印刷通孔处使用墨联合附着。图3是显示2个子部件的每个上相对“平坦的”的包覆的墨联合(ink joint)的详细视图。图4A和4B举例说明了包覆的一个激光埋头孔版本,该包覆被制备成对于子部件到子部件的连接是相对“平坦的”。
这里,在图1A、1B和1C中,根据本发明的一个具体实施方式,埋头孔通过机械方式形成,但本发明并不限于此。在如图4A和4B所示的另一个具体实施方式中,例如可以通过成像围绕通孔的开口和激光去除周围物质的方法来形成埋头孔。也就是说,如图4A和4B所示,在本发明的一个具体实施方式中,在钻至少一个孔310之前,该方法还包括:将一个固体金属箔层(箔)300层压到多个子部件中的至少一个的第一侧面,作为该多个子部件中的至少一个的最外层;选择性地去除固体金属箔层300上的一部分,在相应于至少一个孔310和对应的至少一个埋头孔330的位置形成一个间隙。至少一个孔310的形成可以包括在间隙上钻至少一个孔310,至少一个埋头孔330的形成可以包括在间隙上钻至少一个埋头孔。通过选择性地去除固体金属箔层300上的一部分来形成间隙,可以包括选择性的去除固体金属箔层300的一部分,来形成具有与至少一个相应的埋头孔330直径实质上相同的直径的空隙。如果使用二氧化碳激光,例如,图1A、2和3中所示的铜箔衬垫(或蚀刻导体)180将阻止更进一步的穿透。这对直径较小的孔,具有非圆形埋头孔的孔,底衬垫的薄箔来说是值得要的。图1A、1B、1C、2、3中的具体实施方式使用2 oz铜,但是它可以非常的薄,或者甚至比2 oz薄。
如图2和3所示,3个子部件被配置为大约60密耳厚。钻出的导通孔的直径大约为6密耳。埋头孔的直径大约为10密耳。每个子部件中的定位衬垫(Capture Pad)大约为10密耳。层压中的反焊盘(antipad)直径大约为12密耳。每个具有一个或多个印刷通孔(PTHs)的子部件具有约为10:1的纵横比。这些几何结构对每个子部件都是可以制造的。如果将3个子部件连接到一起形成一个厚度约为180密耳的板,其整体的纵横比约为30:1。尤其是在大约6密耳的孔上钻通大约180密耳的厚度是困难的。如果可以对板钻孔,首先在孔的内部金属化种子层,然后在PTH过程中电镀种子层是非常困难的。
高纵横比的孔,比如那些芯片测试应用所期望的和/或需要的已知的探针和装载卡片。小直径孔与测试器的斜度需要相匹配。相关的高层数使这些应用非常困难。比较过程需要从两个表面精密钻孔和穿过孔强制泵送无电镀和电解质溶液来准备PTH。比较过程遭受钻孔不准和产量较低。
如前所述,根据本发明的具体实施方式,使用平行构造技术来构造多层板的主要提高如下所述:
1. 顺序构造的板在多个步骤之前就具有多次机会报废。
2. 具有更少步骤的制造板的平行构造,使得板的制造快了很多倍。
3. 当制造原型时,更快的制造板改善了用户的学习周期。
4. 更快的制造时间使得应用户要求生产的板,可以在生产、装配和用户地点的架子上放置更少的产品。
5. 由于包括更少的步骤,即使使用相同装置和过程生产板,整个生产过程比起顺序构造,将产生更少的报废和更高的质量。
6. 提高了生产板的整套设备的整体性能。
7. 使采用不相容的材料制备杂化材料成为可能。
8. 使在板上合并专门的层成为可能。
9. 使用埋头孔技术为子部件到子部件的墨联合产生了平板(landing pad)。
带有树脂/玻璃复合物的金属(或铜)包覆可以使用埋头孔技术被准备,例如使用埋头孔机械钻孔,或机械钻孔和激光埋头孔的组合。这种埋头孔技术可以制造更可靠的内部子部件镀通孔,比起传统的电镀包覆技术,其在埋有子部件的层上可以产生更少的弯曲应力。根据本发明的一个具体实施方式,全部使用上述埋头孔技术导致非常高的纵横比的孔,得到的层对层电路密度高于以传统方式获得的。
虽然本发明根据具体实施方式进行了描述,但本领域技术人员可以理解本发明并不限于公开的具体实施方式,相反地,其旨在包括在本发明的精神和范围内的不同修改,及其等价方式。
Claims (19)
1.一种制造印刷电路板的至少一部分的方法,该方法包括:
在处理多个子部件中的至少一个之后,将多个子部件相互连接,其中多个子部件中的每个包括多个电路层,对该多个子部件中的至少一个的处理包括:
在该多个子部件中的至少一个的第一侧面上,向该多个子部件中的至少一个内部方向形成至少一个具有第一直径和第一深度的孔;
在该多个子部件中的至少一个的第一侧面上,向该至少一个孔上的多个子部件中的至少一个内部方向形成至少一个具有大于第一直径的第二直径和短于第一深度的第二深度的埋头孔;
金属化该至少一个孔和该至少一个埋头孔来将该至少一个孔和该至少一个埋头孔金属化;
在该多个子部件中的至少一个的第一侧面上使用层压粘合剂;
其中该多个子部件中的至少一个包括一个基板,基板上的至少一个箔衬垫,基板上覆盖该至少一个箔衬垫的预浸料坯,其中至少一个孔的形成包括在与至少一个箔衬垫相对应的位置钻至少一个孔,其中至少一个埋头孔的形成包括在与至少一个箔衬垫相对应的位置钻至少一个埋头孔;
对层压粘合剂使用保护膜;
在层压粘合剂内部形成至少一个导通孔,从而使该至少一个埋头孔的金属化部分露出;
在层压粘合剂内部形成的至少一个导通孔中填充至少一种导电浆料;
去除保护膜,使该多个子部件中的至少一个上的层压粘合剂露出,从而与其他多个子部件相连接。
2.根据权利要求1所述的方法,其中对该至少一个孔和至少一个埋头孔的金属化包括电镀该至少一个孔和至少一个埋头孔,以使该至少一个孔和至少一个埋头孔电镀闭合。
3.根据权利要求2所述的方法,其中电镀该至少一个孔和至少一个埋头孔包括电解铜电镀该至少一个孔和至少一个埋头孔,以使用铜电镀闭合该至少一个孔和至少一个埋头孔。
4.根据权利要求1所述的方法,其中该多个子部件的连接包括:
将多个子部件相互对准;
将层压粘合剂固化在多个子部件的至少一个上,以使该多个子部件相互层压。
5.根据权利要求1所述的方法,其中钻至少一个孔包括完全穿过预浸料坯和至少一个箔衬垫来钻至少一个孔,钻至少一个埋头孔包括至少部分地穿过预浸料坯和仅部分地穿过该至少一个箔衬垫来钻至少一个埋头孔。
6.根据权利要求1所述的方法,其中钻至少一个孔包括至少部分地穿过预浸料坯、至少一个箔衬垫和基板来钻至少一个孔,钻至少一个埋头孔包括至少部分地穿过预浸料坯来钻至少一个埋头孔。
7.根据权利要求1所述的方法,其中在钻至少一个孔之前,该方法还包括:
在该多个子部件的至少一个的第一侧面上层压一个固体金属箔层,作为该多个子部件中的至少一个的最外层;
选择性地去除该固体金属箔层的一部分,来形成与该至少一个孔和至少一个埋头孔位置相对应的间隙。
8.根据权利要求7所述的方法,其中至少一个孔的形成可以包括在间隙处钻至少一个孔,其中形成该至少一个埋头孔可以包括在间隙处钻至少一个埋头孔。
9.根据权利要求8所述的方法,其中选择性地去除固体金属箔层的一部分以形成间隙包括:选择性地去除固体金属箔层的一部分,来形成具有与第二直径实质上相等的第三直径的间隙。
10.根据权利要求1所述的方法,其还包括:
在该多个子部件中的至少另一个的第二侧面上,向该多个子部件中的至少另一个的内部方向上,形成实质上具有第一直径和第一深度的至少另一个孔;
在该多个子部件中的至少另一个的第二侧面上,向该至少另一个孔上的多个子部件中的至少另一个的内部方向上,形成实质上具有第二直径和第二深度的至少另一个埋头孔;
金属化该至少另一个孔和该至少另一个埋头孔来将该至少另一个孔和该至少另一个埋头孔金属化。
11.根据权利要求10所述的方法,其中该多个子部件的连接包括:
将该至少一个埋头孔与至少另一个埋头孔面对面相互对准,并穿过至少一个填充导电浆料的导通孔而相互电耦合;
在多个子部件中的至少一个上固化层压粘合剂,以使该多个子部件中的至少一个层压到多个子部件中的至少另外一个上。
12.根据权利要求1所述的方法,其中该第一直径大约为6密耳,该第二直径大约为10密耳。
13.根据权利要求1所述的方法,其中该至少一个埋头孔通过激光钻孔形成,该至少一个孔通过机械钻孔形成。
14.根据权利要求13所述的方法,其中该至少一个导通孔通过激光钻孔形成。
15.根据权利要求1所述的方法,其中该至少一个埋头孔通过钻孔形成,其中该至少一个孔通过钻孔形成,其中该至少一个导通孔通过钻孔形成。
16.一种制造印刷电路板的至少一个部分的方法,该方法包括:
在处理多个子部件中的至少一个之后,将多个子部件相互连接,其中该多个子部件中的每一个包括多个电路层,对该多个子部件中的至少一个的处理包括:
在该多个子部件中的至少一个的第一侧面上,向该多个子部件中的至少一个内部方向,形成具有第一直径和第一深度的至少一个埋头孔;
其中该多个子部件中的至少一个包括一个基板,基板上的至少一个箔衬垫,基板上覆盖该至少一个箔衬垫的预浸料坯,其中至少一个孔的形成包括在与至少一个箔衬垫相对应的位置钻至少一个孔,其中至少一个埋头孔的形成包括在与至少一个箔衬垫相对应的位置钻至少一个埋头孔;
在该多个子部件中的至少一个的第一侧面上,向该至少一个埋头孔上的多个子部件中的至少一个的内部方向,形成具有小于第一直径的第二直径和长于第一深度的第二深度的至少一个孔;
金属化该至少一个孔和该至少一个埋头孔来将该至少一个孔和该至少一个埋头孔金属化;
在该多个子部件中的至少一个的第一侧面上使用层压粘合剂;
对层压粘合剂使用保护膜;
在层压粘合剂内部形成至少一个导通孔,以使该至少一个埋头孔的金属化部分露出;
在层压粘合剂内部形成的至少一个导通孔中填充至少一种导电浆料;
去除保护膜,使该多个子部件中的至少一个上的层压粘合剂露出,从而与其他多个子部件相连接。
17.一种印刷电路板,其包括
多个子部件,该多个子部件中的每一个包括多个电路层,并具有至少一个埋头孔和至少一个孔,该至少一个埋头孔在该多个子部件中的至少一个的第一侧面上,向该多个子部件中的至少一个的内部方向上具有第一直径和第一深度;该至少一个孔在该多个子部件中的至少一个的第一侧面上,向该至少一个埋头孔上的多个子部件中的至少一个的内部方向上具有小于第一直径的第二直径和长于第一深度的第二深度;
金属化该至少一个孔和至少一个埋头孔的金属;
其中该多个子部件中的至少一个包括一个基板,基板上的至少一个箔衬垫,基板上覆盖该至少一个箔衬垫的预浸料坯,其中至少一个孔的形成包括在与至少一个箔衬垫相对应的位置钻至少一个孔,其中至少一个埋头孔的形成包括在与至少一个箔衬垫相对应的位置钻至少一个埋头孔;
多个层压粘合剂,该多个层压粘合剂的每一个都位于多个子部件中的一个和与其相对应的另一个子部件中间,并在那里形成至少一个导通孔;
填充该至少一个导通孔的对应浆料,
其中该多个子部件通过多个层压粘合剂中的每一个的至少一个微型导通孔,至少一个埋头孔,以及多个子部件中的每一个的至少一个孔相互电耦合。
18.根据权利要求17所述的印刷电路板,其中至少一个孔中的金属通过至少一个埋头孔中的金属,牢固地与该至少一个孔相固定。
19.根据权利要求17所述的印刷电路板,其中该至少一个埋头孔被配置为面对多个子部件的至少另一个的至少另一个埋头孔,并增加与其的接触面积。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18917108P | 2008-08-14 | 2008-08-14 | |
US61/189,171 | 2008-08-14 | ||
US12/539,172 | 2009-08-11 | ||
US12/539,172 US8453322B2 (en) | 2008-08-14 | 2009-08-11 | Manufacturing methods of multilayer printed circuit board having stacked via |
PCT/US2009/053783 WO2010019820A1 (en) | 2008-08-14 | 2009-08-13 | Additional functionality single lammination stacked via with plated through holes for multilayer printed circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102124824A CN102124824A (zh) | 2011-07-13 |
CN102124824B true CN102124824B (zh) | 2013-07-03 |
Family
ID=41669311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801314681A Active CN102124824B (zh) | 2008-08-14 | 2009-08-13 | 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8453322B2 (zh) |
EP (1) | EP2327282B1 (zh) |
KR (1) | KR101636786B1 (zh) |
CN (1) | CN102124824B (zh) |
ES (1) | ES2616050T3 (zh) |
HU (1) | HUE032415T2 (zh) |
PL (1) | PL2327282T3 (zh) |
WO (1) | WO2010019820A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101860965B1 (ko) * | 2010-06-03 | 2018-07-05 | 디디아이 글로벌 코퍼레이션 | 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법 |
CA2822357A1 (en) | 2010-12-22 | 2012-06-28 | Abbvie Inc. | Hepatitis c inhibitors and uses thereof |
US8921703B2 (en) * | 2012-02-17 | 2014-12-30 | Htc Corporation | Circuit board, structural unit thereof and manufacturing method thereof |
CN103561548B (zh) * | 2013-11-20 | 2016-09-14 | 广东生益科技股份有限公司 | 改善多层板铆钉位置处压板皱纹的方法 |
CN107087355A (zh) * | 2017-06-16 | 2017-08-22 | 东莞职业技术学院 | 一种采用丝网印刷技术实现pcb内层互联的方法 |
WO2020133421A1 (zh) * | 2018-12-29 | 2020-07-02 | 深南电路股份有限公司 | 多样化装配印刷线路板及制造方法 |
CN111511129B (zh) * | 2020-04-15 | 2021-06-04 | 深圳市景旺电子股份有限公司 | 一种不对称板的制作方法 |
EP3911132B1 (en) | 2020-05-12 | 2024-07-03 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with a solid body protecting a component carrier hole from foreign material ingression |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1722940A (zh) * | 2004-06-10 | 2006-01-18 | 住友电气工业株式会社 | 多层印刷电路板的制造方法及多层印刷电路板 |
US7155821B1 (en) * | 2004-06-30 | 2007-01-02 | Emc Corporation | Techniques for manufacturing a circuit board having a countersunk via |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3179564B2 (ja) * | 1992-04-22 | 2001-06-25 | 日本シイエムケイ株式会社 | 多層プリント配線板およびその製造方法 |
US6408511B1 (en) * | 2000-08-21 | 2002-06-25 | National Semiconductor, Inc. | Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate |
KR100573999B1 (ko) * | 2001-03-23 | 2006-04-25 | 가부시끼가이샤 후지꾸라 | 다층 배선판, 다층 배선판용 기재 및 그 제조 방법 |
CN100562224C (zh) * | 2002-02-22 | 2009-11-18 | 株式会社藤仓 | 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法 |
US7091589B2 (en) * | 2002-12-11 | 2006-08-15 | Dai Nippon Printing Co., Ltd. | Multilayer wiring board and manufacture method thereof |
JP4291279B2 (ja) * | 2005-01-26 | 2009-07-08 | パナソニック株式会社 | 可撓性多層回路基板 |
US7523545B2 (en) * | 2006-04-19 | 2009-04-28 | Dynamic Details, Inc. | Methods of manufacturing printed circuit boards with stacked micro vias |
US8156645B2 (en) * | 2007-06-06 | 2012-04-17 | Ddi Global Corp. | Method of manufacturing a multilayer printed wiring board with copper wrap plated hole |
-
2009
- 2009-08-11 US US12/539,172 patent/US8453322B2/en active Active
- 2009-08-13 KR KR1020117005919A patent/KR101636786B1/ko active IP Right Grant
- 2009-08-13 ES ES09807322.4T patent/ES2616050T3/es active Active
- 2009-08-13 PL PL09807322T patent/PL2327282T3/pl unknown
- 2009-08-13 WO PCT/US2009/053783 patent/WO2010019820A1/en active Application Filing
- 2009-08-13 HU HUE09807322A patent/HUE032415T2/en unknown
- 2009-08-13 CN CN2009801314681A patent/CN102124824B/zh active Active
- 2009-08-13 EP EP09807322.4A patent/EP2327282B1/en not_active Not-in-force
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1722940A (zh) * | 2004-06-10 | 2006-01-18 | 住友电气工业株式会社 | 多层印刷电路板的制造方法及多层印刷电路板 |
US7155821B1 (en) * | 2004-06-30 | 2007-01-02 | Emc Corporation | Techniques for manufacturing a circuit board having a countersunk via |
Also Published As
Publication number | Publication date |
---|---|
US20100038125A1 (en) | 2010-02-18 |
US8453322B2 (en) | 2013-06-04 |
PL2327282T3 (pl) | 2017-07-31 |
WO2010019820A1 (en) | 2010-02-18 |
KR20110050515A (ko) | 2011-05-13 |
HUE032415T2 (en) | 2017-09-28 |
ES2616050T3 (es) | 2017-06-09 |
EP2327282A4 (en) | 2015-10-14 |
EP2327282A1 (en) | 2011-06-01 |
EP2327282B1 (en) | 2017-01-04 |
CN102124824A (zh) | 2011-07-13 |
KR101636786B1 (ko) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102124824B (zh) | 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔 | |
US9485876B2 (en) | Methods of manufacturing printed circuit boards with stacked micro vias | |
US8863379B2 (en) | Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
US8567053B2 (en) | Methods of manufacturing printed circuit boards | |
KR101694575B1 (ko) | 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법 | |
JP4742485B2 (ja) | 多層プリント配線板及びその製造方法 | |
CN103582321B (zh) | 多层线路板及其制作方法 | |
KR101281898B1 (ko) | 다층 프린트배선판 및 그 제조방법 | |
US20180156841A1 (en) | Structure and Method of Making Circuitized Substrate Assembly | |
JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
JP2007335631A (ja) | 積層配線板の製造方法 | |
TWI463932B (zh) | 用於多層印刷電路板之具有鍍金屬貫通孔的附加功能性單一層合堆疊連通柱 | |
TW201143568A (en) | Hybrid high/low-density multi-layer circuit board and its manufacturing process | |
JP2010205809A (ja) | 多層プリント配線板およびその製造方法 | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
JP2500767B2 (ja) | 印刷配線板の製造方法 | |
EP2630652B1 (en) | Method of manufacturing printed circuit boards having vias with wrap plating | |
KR100657409B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JPH04278599A (ja) | 多層印刷配線板の製造方法 | |
JP2007109727A (ja) | 多層プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |