KR101636786B1 - 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아 - Google Patents

다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아 Download PDF

Info

Publication number
KR101636786B1
KR101636786B1 KR1020117005919A KR20117005919A KR101636786B1 KR 101636786 B1 KR101636786 B1 KR 101636786B1 KR 1020117005919 A KR1020117005919 A KR 1020117005919A KR 20117005919 A KR20117005919 A KR 20117005919A KR 101636786 B1 KR101636786 B1 KR 101636786B1
Authority
KR
South Korea
Prior art keywords
subassemblies
hole
conical
conical hole
drilling
Prior art date
Application number
KR1020117005919A
Other languages
English (en)
Other versions
KR20110050515A (ko
Inventor
라이 쿠마르
몬테 드라이어
마이클 제이. 테일러
루벤 제페다
Original Assignee
다이나믹 디테일스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이나믹 디테일스, 인코포레이티드 filed Critical 다이나믹 디테일스, 인코포레이티드
Publication of KR20110050515A publication Critical patent/KR20110050515A/ko
Application granted granted Critical
Publication of KR101636786B1 publication Critical patent/KR101636786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄 회로 기판의 적어도 일부분을 제조하는 방법이다. 상기 인쇄 회로 기판은 각각이 복수의 회로층을 포함하고 하나 이상의 원뿔형 구멍과 하나 이상의 구멍을 가지며, 상기 하나 이상의 원뿔형 구멍은 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지고, 상기 하나 이상의 구멍은 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 원뿔형 구멍에서 상기 제1 직경보다 작은 제2 직경 및 상기 제1 깊이보다 깊은 제2 깊이를 가지는, 복수의 서브 어셈블리; 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍 내부의 금속화된 금속; 상기 복수의 서브 어셈블리 중 하나와 대응하는 하나 사이에 개재되고 그것을 통해 형성된 하나 이상의 비아를 가지는, 복수의 라미네이션 접착제; 및 상기 비아 내에 충전된 카운터 페이스트를 포함하도록 형성된다.

Description

다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아 {ADDITIONAL FUNCTIONALITY SINGLE LAMMINATION STACKED VIA WITH PLATED THROUGH HOLES FOR MULTILAYER PRINTED CIRCUIT BOARDS}
관련출원의 상호 참조
본 출원은 2008년 8월 14일에 출원된 미국 가출원 제61/189,171호에 대해 우선권을 주장하며, 상기 출원의 내용 전부는 인용에 의해 본 명세서에 포함된다.
본 발명은 일반적으로 인쇄 회로 (배선) 기판 및 그 제조 방법에 관한 것이며, 더욱 구체적으로는 추가 기능을 가지는 다층 인쇄 회로 기판(multilayer printed circuit board) 및 그 제조 방법에 관한 것이다.
대부분의 전자 시스템은 고밀도의 전자적인 상호연결(electronic interconnection)을 구비한 인쇄 회로 기판을 포함한다. 인쇄 회로 기판은 하나 이상의 회로 코어(circuit core), 기판, 또는 캐리어(carrier)를 포함할 수 있다. 하나 이상의 회로 캐리어를 가지는 인쇄 회로 기판의 일 제조 방법에서, 전자 회로(예컨대, 패드, 전자적인 상호연결 등)는 한 쌍의 회로층을 형성하도록 개별 회로 캐리어의 반대 쪽에 제조된다. 이들 회로 기판의 회로층 쌍은 그후, 접착제(또는 프리프레그(prepreg) 또는 본드 플라이(bond ply))를 제조하고, 회로층 쌍과 접착제를 프레스로 쌓아 올리고, 그 결과물인 회로 기판 구조물을 경화시키고, 관통 구멍을 드릴링(drilling) 또는 레이저 드릴링(laser drilling)한 다음, 회로층 쌍을 상호연결하기 위해 관통 구멍을 동 재료로 도금함으로써, 인쇄 회로 기판을 형성하도록 물리적, 전기적으로 연결된다. 경화 프로세스는 접착제를 경화하여 회로 기판 구조물의 영구적인 물리적 접합을 제공하기 위해 사용된다. 그러나, 접착제는 일반적으로 경화 프로세스 동안에 상당히 수축된다. 나중에 관통 구멍 드릴링 및 도금 프로세스와 결합한 수축은 구조물 전체에 상당한 응력(stress)을 유발하여, 조립하는 동안 및/또는 다른 열적 회유(thermal excursion) 동안에 회로층들 사이의 상호연결 또는 접합을 손상시키거나 신뢰할 수 없게 만든다. 따라서, 이 수축을 보상할 수 있고 회로층 쌍들 사이에 응력에 자유롭고(stress-free) 신뢰성 있는 전자적인 상호연결을 제공할 수 있는 재료 및 관련 프로세스가 필요하다.
또 관통 구멍(또는 비아)을 동 재료로 도금하는 것은 신속한 전환이 곤란한, 부가적이고 비용이 들며 시간이 걸리는 프로세스 시퀀스를 필요로 한다. 따라서, 신속하고 용이하게 조립 및/또는 조립 프로세스 동안에 인쇄 회로 기판 상의 상호연결(또는 관통 구멍 또는 마이크로 비아)의 정렬을 보장할 수 있는 인쇄 회로 기판 및 그 제조 방법을 제공하여 조립 비용을 줄일 수 있는 인쇄 회로 기판 및 그 제조 방법이 필요하다. 또한, 추가적인 기능을 갖는 다층 인쇄 회로 기판 및 그 제조 방법을 제공하는 것이 필요하다.
본 발명의 실시예의 측면들은 병렬 프로세스에 의해 1회 또는 2회의 라미네이션 사이클로 형성되고, 및/또는 Z축 방향으로 전도성 재료(예컨대, 전도성 페이스트)로 각각 충전된 전도성 비아들을 이용하여 캐리어간(carrier-to-carrier), 서브 어셈블리간(sub-assembly to sub-assembly) 장착물(attachmennt)을 가질 수 있는, 스택형 마이크로 비아가 적층된(stacked microvia laminated) 인쇄 회로 기판의 개선(enhancement)에 관한 것이다.
본 발명의 실시예는 인쇄 회로 기판의 적어도 일부분에 대한 제조 방법을 제공한다. 상기 방법은 복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계 후에 복수의 서브 어셈블리를 서로 접착하는 단계를 포함한다. 여기서, 복수의 서브 어셈블리 각각은 복수의 회로층을 포함하고, 상기 복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계는, 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지는 하나 이상의 구멍을 형성하는 단계; 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 구멍에서 상기 제1 직경보다 큰 제2 직경과 상기 제1 깊이보다 얕은 제2 깊이를 가지는 하나 이상의 원뿔형 구멍(countersink)을 형성하는 단계; 상기 하나 이상의 구멍 및 하나 이상의 원뿔형 구멍을 금속화하기 위해 상기 하나 이상의 구멍 및 하나 이상의 원뿔형 구멍을 메탈라이징(metalizing)하는 단계; 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측에 라미네이션 접착제(lamination adhesive)를 도포하는 단계; 상기 라미네이션 접착제 상에 보호 필름(protective film)을 도포하는 단계; 상기 라미네이션 접착체 안으로 하나 이상의 비아를 형성하여 상기 하나 이상의 원뿔형 구멍의 금속화된 부분을 노출시키는 단계; 상기 라미네이션 접착제 내에 형성된 상기 하나 이상의 비아 안으로 하나 이상의 전도성 페이스트(conductive paste)를 충전하는 단계; 및 다른 복수의 서브 어셈블리와의 접착을 위해 상기 보호 필름을 제거하여 상기 복수의 서브 어셈블리 중 적어도 하나 상의 상기 라미네이션 접착제를 노출시키는 단계를 포함한다.
일 실시예에서, 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 메탈라이징하는 단계는, 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 메우기 위해 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 전해 도금하는 단계를 포함한다. 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 전해 도금하는 단계는, 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 메우기 위해 동을 사용하여 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 동 전해 도금하는 단계를 포함한다.
일 실시예에서, 상기 복수의 서브 어셈블리를 접착하는 단계는, 상기 복수의 서브 어셈블리를 서로에 대해 정렬하는 단계; 및 상기 복수의 서브 어셈블리 중 적어도 하나 상의 상기 라미네이션 접착제를 경화시켜 상기 복수의 서브 어셈블리를 서로 적층하는 단계를 포함한다.
일 실시예에서, 상기 복수의 서브 어셈블리 중 적어도 하나는 기판, 상기 기판 상의 하나 이상의 호일 패드(foil pad), 및 상기 기판 상의, 상기 하나 이상의 호일 패드를 덮는 프리프레그를 포함하고, 상기 하나 이상의 구멍을 형성하는 단계는 위치상 상기 하나 이상의 호일 패드에 대응하도록 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 형성하는 단계는 위치상 상기 하나 이상의 호일 패드에 대응하도록 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함한다. 일 실시예에서, 상기 하나 이상의 구멍을 드릴링하는 단계는 상기 프리프레그 및 상기 하나 이상의 호일 패드 모두를 완전히 관통하는 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 드릴링하는 단계는 상기 프리프레그를 적어도 부분적으로 관통하고 상기 하나 이상의 호일 패드를 부분적으로만 관통하는 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함한다. 일 실시예에서, 상기 하나 이상의 구멍을 드릴링하는 단계는 상기 프리프레그, 상기 하나 이상의 호일 패드, 및 상기 기판을 적어도 부분적으로 관통하는 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 드릴링하는 단계는 상기 프리프레그를 적어도 부분적으로 관통하는 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함한다.
일 실시예에서, 상기 하나 이상의 구멍을 드릴링하기 이전에, 상기 방법은 또한 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측 상에 고체 금속 호일층(solid metal foil layer)을 상기 복수의 서브 어셈블리 중 적어도 하나에 대한 최외층으로서 적층하는 단계; 및 상기 고체 금속 호일층의 일부분을 선택적으로 제거하여 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍에 대응하는 위치에 틈(clearance)을 형성하는 단계를 포함한다. 상기 하나 이상의 구멍을 형성하는 단계는 상기 틈에 상기 하나 이상의 구멍을 드릴링하는 단계를 포함할 수 있고, 상기 하나 이상의 원뿔형 구멍을 형성하는 단계를 상기 틈에 상기 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함할 수 있다. 상기 고체 금속 호일층의 일부분을 선택적으로 제거하여 틈을 형성하는 단계는 상기 고체 금속 호일층의 일부분을 선택적으로 제거하여 상기 제2 직경과 실질적으로 동일한 제3 직경을 가지는 틈을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 방법은 또한 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 제2 측으로부터 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 안으로 실질적으로 상기 제1 직경 및 상기 제1 깊이를 가지는 적어도 다른 구멍을 형성한 단계; 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 제2 측으로부터 상기 적어도 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 안으로 상기 적어도 다른 구멍에서 실질적으로 상기 제2 직경 및 상기 제2 깊이를 가지는 적어도 다른 원뿔형 구멍을 형성한 단계; 및 상기 적어도 다른 구멍 및 상기 적어도 다른 원뿔형 구멍을 금속화하기 위해 상기 적어도 다른 구멍 및 상기 적어도 다른 원뿔형 구멍을 메탈라이징하는 단계를 포함한다.
상기 복수의 서브 어셈블리를 접착하는 단계는, 상기 적어도 하나의 원뿔형 구멍과 상기 적어도 다른 원뿔형 구멍을 마주보게 정렬하여 상기 전도성 페이스트로 충전된 하나 이상의 비아를 통해 서로 전기적으로 연결되도록 하는 단계; 및 상기 복수의 서브 어셈블리 중 적어도 하나 상의 라미네이션 접착제를 경화시켜 상기 복수의 서브 어셈블리 중 적어도 하나와 상기 복수의 서브 어셈블리 중 적어도 다른 하나를 적층하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 직경은 약 6 밀(mil)이고, 상기 제2 직경은 약 10 밀이다.
일 실시예에서, 상기 하나 이상의 원뿔형 구멍은 레이저 드릴링에 의해 형성되고, 상기 하나 이상의 구멍은 기계적인 드릴링(machanical drilling)에 의해 형성된다. 상기 하나 이상의 비아는 레이저 드릴링에 의해 형성될 수 있다.
일 실시예에서, 상기 하나 이상의 원뿔형 구멍은 드릴링에 의해 형성되고, 상기 하나 이상의 구멍은 드릴링에 의해 형성되며, 상기 하나 이상의 비아는 드릴링에 의해 형성된다.
본 발명의 다른 실시예는 인쇄 회로 기판의 적어도 일부분을 제조하는 방법을 제공한다. 상기 방법은 복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계 후에 상기 복수의 서브 어셈블리를 서로 접착하는 단계를 포함한다. 여기서, 상기 복수의 서브 어셈블리 각각은 복수의 회로층을 포함하고, 상기 복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계는, 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지는 하나 이상의 원뿔형 구멍을 형성하는 단계; 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 원뿔형 구멍에서 상기 제1 직경보다 작은 제2 직경과 상기 제1 깊이보다 깊은 제2 깊이를 가지는 하나 이상의 구멍을 형성하는 단계; 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 금속화하기 위해 상기 하나 이상의 구멍 및 하나 이상의 원뿔형 구멍을 메탈라이징하는 단계; 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측에 라미네이션 접착제를 도포하는 단계; 상기 라미네이션 접착제 상에 보호 필름을 도포하는 단계; 상기 라미네이션 접착체 안으로 하나 이상의 비아를 형성하여 상기 하나 이상의 원뿔형 구멍의 금속화된 부분을 노출시키는 단계; 상기 라미네이션 접착제 내에 형성된 하나 이상의 비아 안으로 하나 이상의 전도성 페이스트를 충전하는 단계; 및 다른 복수의 서브 어셈블리와의 접착을 위해 상기 보호 필름을 제거하여 상기 복수의 서브 어셈블리 중 적어도 하나 상의 상기 라미네이션 접착제를 노출시키는 단계를 포함한다.
본 발명의 다른 실시예는, 각각이 복수의 회로층을 포함하고 하나 이상의 원뿔형 구멍과 하나 이상의 구멍을 가지며, 상기 하나 이상의 원뿔형 구멍은 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지고, 상기 하나 이상의 구멍은 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 원뿔형 구멍에서 상기 제1 직경보다 작은 제2 직경 및 상기 제1 깊이보다 깊은 제2 깊이를 가지는, 복수의 서브 어셈블리; 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍 내부의 금속화된 금속; 각각이 상기 복수의 서브 어셈블리 중 하나와 대응하는 하나 사이에 개재되고 그것을 통해 형성된 하나 이상의 비아를 가지는, 복수의 라미네이션 접착제; 및 상기 하나 이상의 비아 내에 충전된 카운터 페이스트(counter paste)를 포함하며, 상기 복수의 서브 어셈블리는 상기 복수의 라미네이션 접착제 각각의 하나 이상의 비아와 상기 복수의 서브 어셈블리 각각의 상기 하나 이상의 원뿔형 구멍 및 상기 하나 이상의 구멍을 통해 서로 전기적으로 연결되는, 인쇄 회로 기판을 제공한다.
일 실시예에서, 상기 하나 이상의 구멍 내의 금속은 상기 하나 이상의 원뿔형 구멍 내의 금속에 의해 상기 하나 이상의 구멍과 단단히 고정된다.
일 실시예에서, 상기 하나 이상의 원뿔형 구멍은 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 적어도 다른 원뿔형 구멍과 마주하여 접촉 표면적을 증대시키도록 구성된다.
첨부도면은 명세서와 함께 본 발명의 예시적인 실시예를 나타내며, 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
도 1a, 도 1b, 및 도 1c는 본 발명의 실시예에 따라 서브 어셈블리가 준비될 수 있도록 해주는 상세 프로세스를 나타낸다.
도 2는 본 발명의 실시예 따라 조립된 3개의 서브 어셈블리를 나타낸다.
도 3은 도 2의 두 개의 서브 어셈블리 각각 상의 비교적 "평평한" 랩(wrap)을 나타내는 잉크 조인트(ink joint)의 상세도이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 서브 어셈블리간 접착을 위해 비교적 "평평"하도록 만들어지는 랩의 레이저 원뿔형 구멍 형태를 나타낸다.
이하의 상세한 설명에서는, 그저 예로서 본 발명의 어떤 특정한 예시적인 실시예만을 보여주고 설명한다. 해당 기술분야의 당업자는, 설명된 실시예를 여러 다양한 방식으로 변경할 수 있고 그 모두는 본 발명의 사상 또는 범위를 벗어나지 않는다는 것을 알 것이다. 따라서 도면 및 상세한 설명은 사실상 예시적이고 한정적인 것이 아닌 것으로 간주되어야 한다.
또한, 본 출원의 문맥에 있어, 어떤 요소가 다른 요소 "상에(on)" 있다고 할 때, 그 요소는 직접적으로 다른 요소 상에 또는 그들 사이에 개재된 하나 이상의 개재 요소와 함께 간접적으로 다른 요소 상에 있을 수 있다. 같은 도면부호는 명세서 전체에서 같은 요소를 나타낸다.
계획한 바와 같이, 본 발명의 실시예는 추가 기능을 가지는 다층 인쇄 회로 기판 및 그 제조 방법을 제공한다.
더욱 구체적으로는, 단면 적층물(single sided laminate)을 동시에 형성(build)하거나 적층하여 생성된 스택형 마이크로 비아는 입증되었으며, 본 발명의 양수인과 동일한 양수인에게 양도되고 인용에 의해 그 내용 전부가 본 명세서에 포함되는, 2007년 2월 14일에 출원된 미국특허 제7,523,545호의 주제이다. 여기서, 일 실시예에서는, 단면 적층물은 도포된 접착제를 가지며, 비아는 접착제를 관통하여 레이저로 생성된 것이고 잉크로 충전되어 있다. 여러 층들은 동시에 만들어져 라미네이션을 위해 짜맞추기(layup)로 접합된다. 제2 측의 호일은 인쇄 및 에칭으로 이미징되고 에칭된다. 이 층들은 짜맞추기 및 라미네이션 이전에 개별로 검사될 수 있다.
종래의 순차적인 라미네이션은, 보통 제1 서브 어셈블리를 제2 서브 어셈블리와 접착하는 제2 라미네이션 전에 서브 어셈블리들의 라미네이션을 필요로 한다. 이 서브 어셈블리 간의 접착은 다수의 단면 재료와 동일한 방식으로 이루어질 수 있다. 둘 이상의 서브 어셈블리를 이렇게 접착한다면, 프로브 카드와 같은 애플리케이션용의 인쇄 회로 기판(PCB)을 관통하는 매우 높은 종횡비의 전도성 경로를 형성하는 것이 가능하다. 또한 종래의 순차적인 형성은 중앙에서부터 반대쪽으로 향하는 바깥쪽의 층들을 추가하는 3+N+3(3개의 서브 어셈블리 + N개의 서브 어셈블리 + 3개의 서브 어셈블리)과 같은 구조로 가운데에서부터 밖으로 시작할 수 있다. 유사한 전략이 단일 스택법으로 만들어질 수 있다.
앞서 참조한 미국특허 제7,523,545호는 접착제 두께와 동 두께에 대해 다룬다. 여기서, 본 발명의 발명자는 프리프레그를 비교적 두꺼운 동에 적층하는 것은 프리프레그로 캡슐화된 무거운 동(prepreg encapsulated heavy copper)을 가지는 서브 어셈블리를 만드는 것에 의해 단층 코어들의 스태킹(stacking)을 수행하기 위해 캡슐화된 도체 및 평평한 표면을 허용할 것임을 알았다.
본 발명의 발명자는 또한 FR4 및 GPY 재료보다 더 많은 재료 유형을 단층 동시 형성 프로세스에 사용할 수 있음을 알았다.
플라즈마(Diconex) 및 화학적 밀링(chemical milling)을 사용한 대량의 비아 프로세스는 비아를, 특히 비교적 얇은 구조물, 밀링되어야 할 필요가 있는 비교적 얇은 층 상에 제조하는 데 적합할 수 있다.
더욱 구체적으로는, 본 발명의 실시예에 따른 동시 형성 기술(동시 형성)의 추가 기능은 다음과 같다:
1. 2개의 금속층 서브 어셈블리 구조체를 동시 형성으로 통합
a. 단면 잉크 코어(single sided inked core)들은 2개의 금속층 서브 어셈블리의 한 쪽과 동시에 반대쪽에 거꾸로 도포될 수 있고, 단면 코어는 짜맞추기 하는 동안에 반대 방향으로 도포된다.
b. 서브 어셈블리는 프리프레그 또는 접착제를 가지는 결합물(combination)에 의해 함께 유지되는 하나의 코어 또는 다수의 코어로부터 만들어질 수 있다.
c. 서브 어셈블리는 도금된 관통 구멍을 가질 수 있고, 도금된 관통 구멍은 전도성 또는 비전도성의 비아필(viafill)로 충전될 수 있다.
d. 서브 어셈블리는 동시에 형성된 단층, 이층 합성물의 하이브리드일 수 있다.
2. 1개의 금속층 서브 구조체(substructure)를 동시 형성에 통합
a. 서브 어셈블리는 접착제를 가지는 결합물 또는 프리프레그에 의해 함께 유지되는 하나의 코어 또는 다수의 코어로부터 만들어질 수 있다.
b. 서브 어셈블리는 도금된 관통 구멍을 가질 수 있고, 도금된 관통 구멍은 전도성 또는 비전도성의 비아필로 충전될 수 있다.
c. 서브 어셈블리는 동시에 형성된 단층, 이층 합성물의 하이브리드일 수 있다.
d. 서브 어셈블리는 종래의 인쇄 관통 구멍 또는 이하에 더욱 상세하게 설명하는 인쇄 관통 구멍((printed through hole, PTH)과 같이 원뿔형 구멍을 가지는 금속(또는 동) 랩을 사용할 수 있다.
3. 평평한 단면 서브 어셈블리를 용이하게 만들기 위해 두꺼운 동에 프리프레그를 통합
4. PCB를 만드는데 현재 사용되는 모든 재료를 포함하도록, 허용되는 재료의 리스트를 확장.
5. 박리지(release coated paper)를 포함하도록, 허용되는 박리 재료의 리스트를 확장.
6. 비아는 플라즈마 또는 화학적 밀링 또는 비아를 만드는 다른 적당한 QKD법으로 만들어질 수 있다.
이하 첨부도면을 참조하여 본 발명의 예시적인 실시예를 더욱 완전하게 설명한다. 해당 기술분야의 당업자라면 알 수 있듯이, 설명된 실시예는 본 발명의 사상 또는 범위를 벗어나지 않으면서, 여러 적당한 방식으로 변경될 수 있다.
도 1a, 도 1b, 및 도 1c는 프로세스를 위해 서브 어셈블리가 준비될 수 있도록 해주는 세부사항을 나타낸다. 이때, 서브 어셈블리는 수 개의 서브 구조체들의 조립이 용이하도록 비교적 "평평하게" 만들어진다. 비교적 평평한 회로 기판 또는 회로 기판의 서브 구성을 만드는 것에 관련된 기술은 본 발명의 양수인과 동일한 양수인에 양도되고 인용에 의해 그 내용 전부가 본 명세서에 포함되는, 2008년 6월 5일에 출원되어 동시 계류중인 미국특허출원 제12/157,021호에 기재되어 있다.
더욱 구체적으로는, 본 발명의 예시적인 실시예에 따른 복수의 서브 어셈블리를 서로 접착하는 라미네이션 프로세스 시퀀스를 사용한 인쇄 회로 기판의 적어도 일부분을 제조하는 방법을 도 1a, 도 1b, 및 도 1c를 참조하여 설명한다.
도 1a에 도시된 바와 같이, 제1 서브 어셈블리(100)를 처리한다. 이 제1 서브 어셈블리(100)는 복수의 회로층을 포함한다. 여기, 도 1a에서, 제1 서브 어셈블리(100)의 제1 측(120)으로부터 제1 직경 및 제1 깊이를 각각 가지는 하나 이상의 구멍(110)이 형성된다. 이때, 구멍(110)은 기계적인 드릴링에 의해 형성되지만, 본 발명은 이에 한정되지 않는다. 또, 도 1a에 도시된 바와 같이, 각각이 제1 직경보다 큰 제2 직경 및 제1 깊이보다 얕은 제2 깊이를 가지는 하나 이상의 원뿔형 구멍(130)이 제1 서브 어셈블리(100)의 제1 측(120)으로부터 형성된다. 일 실시예에서, 제1 직경은 약 6 밀이고, 제2 직경은 약 10 밀이다. 이때, 도 1a에 도시된 바와 같이, 하나의 원뿔형 구멍(130)은 하나의 대응하는 구멍(110)에 대응하는 위치에 형성된다. 또, 도 1a에는 원뿔형 구멍(130)이 구멍(110)이 형성된 뒤에 형성되는 것으로 도시되어 있지만, 본 발명은 이에 한정되지 않는다. 즉, 본 발명의 다른 실시예에서는, 구멍(100)이 형성되기 전에 원뿔형 구멍(130)이 형성될 수 있다.
도 1b에서, 구멍(110) 및 원뿔형 구멍(130)은 금속 재료(140)로 금속화된다. 이때, 일 실시예에서, 구멍(110)과 원뿔형 구멍(130)을 메우기 위해 구멍(110)과 원뿔형 구멍(130)을 전해 도금함으로써 구멍(110) 및 원뿔형 구멍(130)을 금속화한다. 구멍(110)과 원뿔형 구멍(130)의 전해 도금은 구멍(110)과 원뿔형 구멍(130)을 메우기 위해 동으로 구멍(110)과 원뿔형 구멍(130)을 전해 동 도금하는 것을 포함할 수 있다.
또한, 도 1b에 도시된 바와 같이, 제1 서브 어셈블리(100)의 최외층으로서 제1 서브 어셈블리(100)의 제1 측(120)에 미리 적층되었던 고체 금속 호일층(150)이 에칭되거나 평탄화된다. 라미네이션 접착제(접착제 필름)(170)이 그후 제1 서브 어셈블리(100)의 제1 측(120)에 도포된다. 보호 필름(박리 필름)이 그후 라미네이션 접작체 상에 도포된다.
이때, 보호 필름(또는 마일라(Mylar) 필름)이 보호 필름과 제1 서브 어셈블리(100) 사이에 개재된 라미네이션 접착제(또는 프리프레그 또는 본드 플라이)(170)를 가지는 서브 어셈블리에 접착되는 것으로 도시되어 있다. 그러나 본 발명의 보호 필름은 마일라 시트로 한정되지 않으며, 폴리에스테르, 배향된(oriented) 폴리프로필렌, 폴리비닐플루오리드, 폴리에틸렌, 고밀도 폴리에틸렌, 폴리에틸렌 나프탈레이트, 파코세인(pacothane), 폴리메틸펜텐, 또는 이들의 조합과 같은, 임의의 적당 재료로 만들어질 수 있다. 또한 도 1c에서, 하나 이상의 비아(160)가 라미네이션 접착제(170) 내의, 원뿔형 구멍(130) 및 구멍(110)에 각각 대응하는 위치에 형성된다. 이때, 도 1c에서, 비아(또는 마이크로 비아)(160)는 레이저 드릴링에 의해 형성된다. 그러나, 본 발명은 이에 한정되지 않는다.
또한 도 1c에 도시된 바와 같이, 전도성 페이스트(전도성 잉크)가 라미네이션 접착제(170) 내에 형성된 비아(160) 내로 충전된다.
끝으로, 도 1c, 도 2, 및 도 3에 도시된 바와 같이, 제2 서브 어셈블리(100')(도 2 및 도 3 참조)와의 짜맞추기 및 라미네이션을 위해 보호 필름(도 1c 참조)을 제거함으로써 최종 인쇄 회로 기판(또는 최종 서브 어셈블리)(200)가 형성된다. 즉, 도 2 및 도 3에 도시된 바와 같이, 제2 서브 어셈블리(100')는, 라미네이션 접착제(170)가 두 개의 서브 어셈블리(100, 100') 사이에 있도록 배치된 다음 경화되어 최종 인쇄 회로 기판(200)을 형성한다(도 2 참조). 이때, 최종 인쇄 회로 기판(200)은, 각각의 비아(160)가 또한 제1 서브 어셈블리(100) 내에 위치된 복수의 동 호일 패드(즉, 도 1a에 도시된 에칭된 도체)와 실질적으로 같은 방법으로 형성된다.
여기서, 도 2에 도시된 인쇄 회로 기판(200)은 복수의 회로층을 포함한다. 비아(160) 내의 전도성 페이스트와 원뿔형 구멍(130) 및 구멍(110) 내의 금속 재료(140)는 제1 서브 어셈블리(100) 내에 위치된 복수의 동 호일 패드(180)를 제2 서브 어셈블리(100') 내에 위치된 복수의 동 호일 패드(예컨대, 에칭된 도체)와 전기적으로 상호연결한다.
따라서 이상에 비추어, Z축 상호연결(예컨대, 구멍(110), 원뿔형 구멍(130), 및/또는 마이크로 비아(160))를 구비한 인쇄 회로 기판이 제공되어, 마이크로 비아를 도금해야 할 필요를 없앨 수 있고/있거나, 표면의 도금된 범프를 평탄화해야 할 필요를 없앨 수 있고, 1회 또는 2회의 라미네이션 사이클로 제조될 수 있고/있거나, Z축에 각각이 전도성 재료(예컨된 전도성 페이스트)로 충전된 전도성 비아를 사용하여 캐리어간(또는 서브 어셈블리간) 접착물을 가질 수 있다.
또한, 일 실시예에서, 구멍(110)들 중 적어도 하나 내의 금속 재료(또는 금속)(140)는 원뿔형 구멍(130)들 중 대응하는 것 내의 금속 재료(또는 금속)(140)에 의해 적어도 하나의 구멍(110)과 확실하게 고정된다.
일 실시예로 도 3에 도시된 바와 같이, 제1 서브 어셈블리(100)의 원뿔형 구멍(130)은 제2 서브 어셈블리(100')의 다른 대응하는 원뿔형 구멍과 마주하여 접촉 표면적을 증대시키도록 구성된다.
일 실시예에서, 제1 서브 어셈블리(100)와 제2 서브 어셈블리(100')는, 제1 서브 어셈블리(100)와 제2 서브 어셈블리(100')를 서로에 대해 정렬하고; 제1 서브 어셈블리(100) 상의 라미네이션 접착제(170)를 경화시켜 제1 서브 어셈블리(100)와 제2 서브 어셈블리(100')를 적층함으로써 접착된다.
즉, 이상의 설명으로 보아, 복수의 서브 어셈블리를 접착하는 단계, 적어도 하나의 원뿔형 구멍(130)과 적어도 다른 원뿔형 구멍(130)을 마주하여 전도성 페이스트로 충전된 적어도 하나의 비아(160)를 통해 서로 전기적으로 연결되게 정렬하는 단계; 및 복수의 서브 어셈블리 중 적어도 하나(즉, 제1 서브 어셈블리(100)) 상의 라미네이션 접착제(170)를 경화시켜 복수의 서브 어셈블리 중 적어도 하나를 복수의 서브 어셈블리 중 다른 하나(즉, 제2 서브 어셈블리(100'))에 적층한다.
일 실시예에서, 회로 기판(200)을 형성하는 복수의 서브 어셈블리 각각은 기판, 기판 상의 하나 이상의 호일 패드(또는 동 호일 패드), 및 기판 상에서, 하나 이상의 호일 패드를 덮는 프리프레그를 포함하고, 하나 이상의 구멍(110)은 위치상 하나 이상의 호일 패드에 대응하도록 하나 이상의 구멍(110)을 드릴링하여 형성되고, 하나 이상의 원뿔형 구멍(130)은 위치상 하나 이상의 호일 패드에 대응하도록 하나 이상의 원뿔형 구멍(130)을 드릴링하여 형성한다. 일 실시예에서, 하나 이상의 구멍(110)의 드릴링은 프리프레그 및 하나 이상의 호일 패드 모두를 완전히 관통하는 하나 이상의 구멍(110)을 드릴링하는 것을 포함하고, 하나 이상의 원뿔형 구멍(130)의 드릴링은 프리프레그를 적어도 부분적으로 관통하고 하나 이상의 호일 패드를 부분적으로만 관통하는 하나 이상의 원뿔형 구멍(130)을 드릴링하는 것을 포함한다. 일 실시예에서, 하나 이상의 구멍(110)의 드릴링은 프리프레그, 하나 이상의 호일 패드, 및 기판을 적어도 부분적으로 관통하는 하나 이상의 구멍(110)을 드릴링하는 것을 포함하고, 하나 이상의 원뿔형 구멍(130)의 드릴링은 프리프레그를 적어도 부분적으로 관통하는 하나 이상의 원뿔형 구멍(130)을 드릴링하는 것을 포함한다.
도시된 바와 같이, 도 2는 전술한 바와 같이 조립된, 즉 인쇄 관통 구멍(PTH)에서 잉크 조인트로 접착된 3개의 서브 어셈블리를 나타낸다. 도 3은 두 개의 서브 어셈블리 각각 상에서 비교적 "평평한" 랩을 나타내는 잉크 조인트의 상세도이다. 도 4a 및 도 4b는 서브 어셈블리간 접착을 위해 비교적 "평평"하도록 만들어지는 랩의 레이저 원뿔형 구멍 형태를 나타낸다. 도 1a, 도 1b, 및 도 1c에는, 본 발명의 실시예에 따른 원뿔형 구멍이 기계적으로 형성되도록 나타나 있지만, 본 발명은 이에 한정되지 않는다. 다른 실시예에서 도 4a 및 도 4b를 참조하면, 예를 들면, 원뿔형 구멍은 관통 구멍 주위에 개구를 상상하고 레이저로 주위의 재료(surrounding material)를 제거함으로써 형성될 수 있다. 즉, 도 4a 및 도 4b에 도시된 바와 같이, 본 발명의 일 실시예에서, 하나 이상의 구멍(310)을 드릴링하기 이전에, 상기 방법은 또한 복수의 서브 어셈블리 중 적어도 하나의 제1 측 상에 고체 금속 호일층(호일)(300)을 복수의 서브 어셈블리 중 적어도 하나에 대한 최외층으로서 적층하는 단계; 및 고체 금속 호일층(300)의 일부분을 선택적으로 제거하여 하나 이상의 구멍(300) 및 하나 이상의 원뿔형 구멍(330)에 대응하는 위치에 틈(clearance)을 형성하는 단계를 포함한다. 하나 이상의 구멍(310)을 형성하는 단계는 틈에 하나 이상의 구멍(310)을 드릴링하는 단계를 포함할 수 있고, 하나 이상의 원뿔형 구멍(330)을 형성하는 단계는 상기 틈에 하나 이상의 원뿔형 구멍(330)을 드릴링하는 단계를 포함할 수 있다. 고체 금속 호일층(300)의 일부분을 선택적으로 제거하여 틈을 형성하는 단계는 고체 금속 호일층(300)의 일부분을 선택적으로 제거하여 적어도 하나의 대응하는 원뿔형 구멍(330)의 직경과 실질적으로 동일한 직경을 가지도록 틈을 형성하는 단계를 포함할 수 있다. CO2 레이저를 사용하는 경우이면, 예컨대 도 1a, 도 2 및 도 3에서 도면부호 180으로 도시된 동 호일 패드(또는 에칭된 도체)는 더 이상의 침투를 멈출 것이다. 이것은비교적 작은 직경의 구멍, 둥글지 않은(non-round) 원뿔형 구멍, 기본 패드(underlying pad)용의 비교적 얇은 호일에 바람직할 수 있다. 도 1a, 도 1b, 도 1c, 도 2 및 도 3의 실시예는 2 온스(oz) 동을 사용하였지만, 매무 얇거나 또는 2 온스보다 두꺼울 수도 있다.
도 2 및 도 3을 참조하면, 두께 약 60 밀의 3개의 서브 어셈블리가 준비될 수 있다. 드릴링된 비아의 직경은 약 6 밀일 수 있다. 원뿔형 구멍의 직경은 약 10 밀일 수 있다. 각 서브 어셈블리 내의 포획 패드(capture pad)는 약 10 밀일 수 있다. 적층물 내의 안티패드(antipad)의 직경은 약 12 밀일 수 있다. 하나 이상의 인쇄 관통 구멍(PTH)을 가지는 서브 어셈블리 각각은 약 10:1의 종횡비를 가질 것이다. 이 기학학적 구조는 각각의 서브 어셈블리마다 제조 가능하다. 3개의 서브 어셈블리가 접착되어 두께 약 180 밀의 하나의 보드를 만든다면, 전체 종횡비는 약 30:1이다. 특히 약 6 밀의 구멍에서, 약 180 밀 관통하여 드릴링하는 것은 어렵다. 기판을 드릴링할 수 있다면, 먼저 구멍의 내측의 시드층을 금속하고 다음에 인쇄 관통 구멍(PTH) 프로세스로 시드층을 도금하는 것은 매우 어렵다.
이와 같은 높은 종횡비는 프로브 및 부하 카드(probe and load card)로 알려진 칩 테스팅 애플리케이션에 바람직하고/하거가 필요하다. 작은 직경의 구멍은 테스터의 피치 요건과 일치한다. 관련된 높은 층 수(high layer count)는 이들 애플리케이션 매우 어렵게 만든다. 비교 프로세스는 양 표면으로부터의 정밀 드릴링과 인쇄 관통 구멍(PTH)을 마련하기 위해 구멍을 통한 무전해 용액 및 전해 용액의 강한 펌핑을 필요로 한다. 이 비교 프로세스는 드릴이 이리저리 움직이고 수율이 낮아진다.
이상에서 보아, 본 발명의 실시예에 따르면, 동시 형성 기법을 사용한 다층 기판 형성의 주요 개선점은 다음과 같다:
1. 순차 형성된 기판은 이전 단계들을 폐기할 기회가 몇 배나 많다.
2. 동시 형성은 기판을 만드는 단계의 수가 더 적어 기판이 몇 배나 빨리 생산될 수 있도록 해준다.
3. 프로토타입을 제조할 때 기판의 더 빠른 제조는 고객의 학습 사이클 시간을 향상시킨다.
4. 더 빠른 생산 시간은 제조 현장, 조립 현장, 및 고객이 있는 현장에 제품이 덜 쌓이게 고객 주문 시에 기판을 생산할 수 있도록 해준다.
5. 단계가 적기 때문에, 전체 프로세스는 기판 생산에 유사한 장비와 프로세스를 사용하더라도 순차 형성보다는 더 적은 쓰레기와 더 높은 품질을 낳는다.
6. 기판 제조를 위한 장비 세트의 전체 생산 능력이 증대된다.
7. 그렇지 않으면 서로 맞지 않는 재료들과 하이브리드 재료 세트를 만드는 것이 가능하다.
8. 특화된 층(specialized layer)을 기판 내로 일체화하는 것이 가능하다.
9. 원뿔형 구멍 기술의 사용은 서브 어셈블리 간의 잉크 조인트용의 랜딩 패드(landing pad)를 제조한다.
수지/유리 합성물로 씻겨지는 금속(또는 동) 랩은 원뿔형 구멍 기술, 즉 원뿔형 구멍의 기계적 드릴링 또는 기계적 드릴링과 레이저 원뿔형 구멍의 조합으로 준비될 수 있다. 이 원뿔형 구멍 기술은 종래의 도급 랩 기술보다 서브 어셈블리를 매립하는 층들에 대한 휨응력(bending stress)을 덜 초래하는 보다 신뢰할 수 있는 관통 구멍을 도금한 내부의 서브 어셈블리를 생산한다. 본 발명의 실시예에 따른 전술한 원뿔형 구멍 기술을 전박적으로 사용함으로써 매우 높은 종횡비의 구멍을 얻고 그 결과 층간(layer to layer) 회로 밀도는 종래보다 더 높다.
이상에서는 어떤 특정한 예시적인 실시예와 관련지어 본 발명을 설명하였지만, 해당 기술 분야의 당업자라면 본 발명은 개시된 실시예로 한정되지 않고, 오히려 본 발명의 사상 및 범위, 그리고 그 등가물 내에 포함된 다양한 변경예를 포함하려고 의도한다는 것 알아야 한다.

Claims (20)

  1. 인쇄 회로 기판의 적어도 일부분을 제조하는 방법으로서,
    복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계 후에 복수의 서브 어셈블리를 서로 접착하는 단계를 포함하고,
    상기 복수의 서브 어셈블리 각각은 복수의 회로층을 포함하고, 상기 복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계는,
    상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지는 하나 이상의 구멍을 형성하는 단계;
    상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 구멍에서 상기 제1 직경보다 큰 제2 직경과 상기 제1 깊이보다 얕은 제2 깊이를 가지는 하나 이상의 원뿔형 구멍을 형성하는 단계;
    상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 금속화하기 위해 상기 하나 이상의 구멍 및 하나 이상의 원뿔형 구멍을 메탈라이징하는 단계;
    상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측에 라미네이션 접착제를 도포하는 단계;
    상기 라미네이션 접착제 상에 보호 필름을 도포하는 단계;
    상기 라미네이션 접착체 안으로 하나 이상의 비아를 형성하여 상기 하나 이상의 원뿔형 구멍의 금속화된 부분을 노출시키는 단계;
    상기 라미네이션 접착제 내에 형성된 상기 하나 이상의 비아 안으로 하나 이상의 전도성 페이스트를 충전하는 단계; 및
    다른 복수의 서브 어셈블리와의 접착을 위해 상기 보호 필름을 제거하여 상기 복수의 서브 어셈블리 중 적어도 하나 상의 상기 라미네이션 접착제를 노출시키는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 메탈라이징하는 단계는, 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 메우기 위해 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 전해 도금하는 단계를 포함하는, 방법.
  3. 제2항에 있어서,
    상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 전해 도금하는 단계는, 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 메우기 위해 동을 사용하여 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 동 전해 도금하는 단계를 포함하는, 방법.
  4. 제1항에 있어서,
    상기 복수의 서브 어셈블리를 접착하는 단계는,
    상기 복수의 서브 어셈블리를 서로에 대해 정렬하는 단계; 및
    상기 복수의 서브 어셈블리 중 적어도 하나 이상의 상기 라미네이션 접착제를 경화시켜 상기 복수의 서브 어셈블리를 서로 적층하는 단계를 포함하는, 방법.
  5. 제1항에 있어서,
    상기 복수의 서브 어셈블리 중 적어도 하나는 기판, 상기 기판 상의 하나 이상의 호일 패드(foil pad), 및 상기 기판 상의, 상기 하나 이상의 호일 패드를 덮는 프리프레그를 포함하고, 상기 하나 이상의 구멍을 형성하는 단계는 위치상 상기 하나 이상의 호일 패드에 대응하도록 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 형성하는 단계는 위치상 상기 하나 이상의 호일 패드에 대응하도록 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함하는, 방법.
  6. 제5항에 있어서,
    상기 하나 이상의 구멍을 드릴링하는 단계는 상기 프리프레그 및 상기 하나 이상의 호일 패드 모두를 완전히 관통하는 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 드릴링하는 단계는 상기 프리프레그를 적어도 부분적으로 관통하고 상기 하나 이상의 호일 패드를 부분적으로만 관통하는 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함하는, 방법.
  7. 제5항에 있어서,
    상기 하나 이상의 구멍을 드릴링하는 단계는 상기 프리프레그, 상기 하나 이상의 호일 패드, 및 상기 기판을 적어도 부분적으로 관통하는 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 드릴링하는 단계는 상기 프리프레그를 적어도 부분적으로 관통하는 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함하는, 방법.
  8. 제5항에 있어서,
    상기 하나 이상의 구멍을 드릴링하기 이전에, 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측 상에 고체 금속 호일층(solid metal foil layer)을 상기 복수의 서브 어셈블리 중 적어도 하나에 대한 최외층으로서 적층하는 단계; 및 상기 고체 금속 호일층의 일부분을 선택적으로 제거하여 상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍에 대응하는 위치에 틈(clearance)을 형성하는 단계를 더 포함하는 방법.
  9. 제8항에 있어서,
    상기 하나 이상의 구멍을 형성하는 단계는 상기 틈에 상기 하나 이상의 구멍을 드릴링하는 단계를 포함하고, 상기 하나 이상의 원뿔형 구멍을 형성하는 단계는 상기 틈에 상기 하나 이상의 원뿔형 구멍을 드릴링하는 단계를 포함하는, 방법.
  10. 제9항에 있어서,
    상기 고체 금속 호일층의 일부분을 선택적으로 제거하여 틈을 형성하는 단계는 상기 고체 금속 호일층의 일부분을 선택적으로 제거하여 상기 제2 직경과 실질적으로 동일한 제3 직경을 가지는 틈을 형성하는 단계를 포함하는, 방법.
  11. 제1항에 있어서,
    상기 복수의 서브 어셈블리 중 적어도 다른 하나의 제2 측으로부터 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 안으로 실질적으로 상기 제1 직경 및 상기 제1 깊이를 가지는 적어도 다른 구멍을 형성하는 단계;
    상기 복수의 서브 어셈블리 중 적어도 다른 하나의 제2 측으로부터 상기 적어도 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 안으로 상기 적어도 다른 구멍에서 실질적으로 상기 제2 직경 및 상기 제2 깊이를 가지는 적어도 다른 원뿔형 구멍을 형성하는 단계; 및
    상기 적어도 다른 구멍 및 상기 적어도 다른 원뿔형 구멍을 금속화하기 위해 상기 적어도 다른 구멍 및 상기 적어도 다른 원뿔형 구멍을 메탈라이징하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 복수의 서브 어셈블리를 접착하는 단계는,
    상기 적어도 하나의 원뿔형 구멍과 상기 적어도 다른 원뿔형 구멍을 마주보게 정렬하여 상기 전도성 페이스트로 충전된 하나 이상의 비아를 통해 서로 전기적으로 연결되도록 하는 단계; 및
    상기 복수의 서브 어셈블리 중 적어도 하나 이상의 라미네이션 접착제를 경화시켜 상기 복수의 서브 어셈블리 중 적어도 하나와 상기 복수의 서브 어셈블리 중 적어도 다른 하나를 적층하는 단계를 포함하는, 방법.
  13. 제1항에 있어서,
    상기 제1 직경은 6 밀(mil)이고, 상기 제2 직경은 10 밀인, 방법.
  14. 제1항에 있어서,
    상기 하나 이상의 원뿔형 구멍은 레이저 드릴링에 의해 형성되고, 상기 하나 이상의 구멍은 기계 드릴링에 의해 형성되는, 방법.
  15. 제14항에 있어서,
    상기 하나 이상의 비아는 레이저 드릴링에 의해 형성되는, 방법.
  16. 제1항에 있어서,
    상기 하나 이상의 원뿔형 구멍은 드릴링에 의해 형성되고, 상기 하나 이상의 구멍은 드릴링에 의해 형성되며, 상기 하나 이상의 비아는 드릴링에 의해 형성되는, 방법.
  17. 인쇄 회로 기판의 적어도 일부분을 제조하는 방법으로서,
    복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계 후에 상기 복수의 서브 어셈블리를 서로 접착하는 단계를 포함하고, 상기 복수의 서브 어셈블리 각각은 복수의 회로층을 포함하고, 상기 복수의 서브 어셈블리 중 적어도 하나를 처리하는 단계는,
    상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지는 하나 이상의 원뿔형 구멍을 형성하는 단계;
    상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 원뿔형 구멍에서 상기 제1 직경보다 작은 제2 직경과 상기 제1 깊이보다 깊은 제2 깊이를 가지는 하나 이상의 구멍을 형성하는 단계;
    상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍을 금속화하기 위해 상기 하나 이상의 구멍 및 하나 이상의 원뿔형 구멍을 메탈라이징하는 단계;
    상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측에 라미네이션 접착제를 도포하는 단계; 상기 라미네이션 접착제 상에 보호 필름을 도포하는 단계;
    상기 라미네이션 접착체 안으로 하나 이상의 비아를 형성하여 상기 하나 이상의 원뿔형 구멍의 금속화된 부분을 노출시키는 단계;
    상기 라미네이션 접착제 내에 형성된 하나 이상의 비아 안으로 하나 이상의 전도성 페이스트를 충전하는 단계; 및
    다른 복수의 서브 어셈블리와의 접착을 위해 상기 보호 필름을 제거하여 상기 복수의 서브 어셈블리 중 적어도 하나 상의 상기 라미네이션 접착제를 노출시키는 단계
    를 포함하는, 방법.
  18. 각각이 복수의 회로층을 포함하고 하나 이상의 원뿔형 구멍과 하나 이상의 구멍을 가지며, 상기 하나 이상의 원뿔형 구멍은 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 제1 직경 및 제1 깊이를 가지고, 상기 하나 이상의 구멍은 상기 복수의 서브 어셈블리 중 적어도 하나의 제1 측으로부터 상기 복수의 서브 어셈블리 중 적어도 하나의 안으로 상기 하나 이상의 원뿔형 구멍에서 상기 제1 직경보다 작은 제2 직경 및 상기 제1 깊이보다 깊은 제2 깊이를 가지는, 복수의 서브 어셈블리;
    상기 하나 이상의 구멍 및 상기 하나 이상의 원뿔형 구멍 내부의 금속화된 금속;
    각각이 상기 복수의 서브 어셈블리 중 하나와 대응하는 하나 사이에 개재되고 그것을 통해 형성된 하나 이상의 비아를 가지는, 복수의 라미네이션 접착제; 및
    상기 하나 이상의 비아 내에 충전된 카운터 페이스트
    를 포함하며,
    상기 복수의 서브 어셈블리는 상기 복수의 라미네이션 접착제 각각의 하나 이상의 비아와 상기 복수의 서브 어셈블리 각각의 상기 하나 이상의 원뿔형 구멍 및 상기 하나 이상의 구멍을 통해 서로 전기적으로 연결되는, 인쇄 회로 기판.
  19. 제18항에 있어서,
    상기 하나 이상의 구멍 내의 금속은 상기 하나 이상의 원뿔형 구멍 내의 금속에 의해 상기 하나 이상의 구멍과 단단히 고정되는, 인쇄 회로 기판.
  20. 제18항에 있어서,
    상기 하나 이상의 원뿔형 구멍은 상기 복수의 서브 어셈블리 중 적어도 다른 하나의 적어도 다른 원뿔형 구멍과 마주하여 접촉 표면적을 증대시키도록 구성되는, 인쇄 회로 기판.
KR1020117005919A 2008-08-14 2009-08-13 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아 KR101636786B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18917108P 2008-08-14 2008-08-14
US61/189,171 2008-08-14
US12/539,172 2009-08-11
US12/539,172 US8453322B2 (en) 2008-08-14 2009-08-11 Manufacturing methods of multilayer printed circuit board having stacked via

Publications (2)

Publication Number Publication Date
KR20110050515A KR20110050515A (ko) 2011-05-13
KR101636786B1 true KR101636786B1 (ko) 2016-07-06

Family

ID=41669311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117005919A KR101636786B1 (ko) 2008-08-14 2009-08-13 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아

Country Status (8)

Country Link
US (1) US8453322B2 (ko)
EP (1) EP2327282B1 (ko)
KR (1) KR101636786B1 (ko)
CN (1) CN102124824B (ko)
ES (1) ES2616050T3 (ko)
HU (1) HUE032415T2 (ko)
PL (1) PL2327282T3 (ko)
WO (1) WO2010019820A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860965B1 (ko) * 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
CA2822357A1 (en) 2010-12-22 2012-06-28 Abbvie Inc. Hepatitis c inhibitors and uses thereof
US8921703B2 (en) * 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
CN103561548B (zh) * 2013-11-20 2016-09-14 广东生益科技股份有限公司 改善多层板铆钉位置处压板皱纹的方法
CN107087355A (zh) * 2017-06-16 2017-08-22 东莞职业技术学院 一种采用丝网印刷技术实现pcb内层互联的方法
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法
EP3911132B1 (en) 2020-05-12 2024-07-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246254A1 (en) * 2006-04-19 2007-10-25 Raj Kumar Printed circuit boards with stacked micro vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179564B2 (ja) * 1992-04-22 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
KR100573999B1 (ko) * 2001-03-23 2006-04-25 가부시끼가이샤 후지꾸라 다층 배선판, 다층 배선판용 기재 및 그 제조 방법
CN100562224C (zh) * 2002-02-22 2009-11-18 株式会社藤仓 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP4305399B2 (ja) * 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
US7155821B1 (en) * 2004-06-30 2007-01-02 Emc Corporation Techniques for manufacturing a circuit board having a countersunk via
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
US8156645B2 (en) * 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246254A1 (en) * 2006-04-19 2007-10-25 Raj Kumar Printed circuit boards with stacked micro vias

Also Published As

Publication number Publication date
US20100038125A1 (en) 2010-02-18
US8453322B2 (en) 2013-06-04
CN102124824B (zh) 2013-07-03
PL2327282T3 (pl) 2017-07-31
WO2010019820A1 (en) 2010-02-18
KR20110050515A (ko) 2011-05-13
HUE032415T2 (en) 2017-09-28
ES2616050T3 (es) 2017-06-09
EP2327282A4 (en) 2015-10-14
EP2327282A1 (en) 2011-06-01
EP2327282B1 (en) 2017-01-04
CN102124824A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
KR101636786B1 (ko) 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아
US8863379B2 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
KR100962837B1 (ko) 다층 프린트 배선 기판 및 그 제조 방법
US9485876B2 (en) Methods of manufacturing printed circuit boards with stacked micro vias
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
CN103582320A (zh) 多层线路板及其制作方法
KR101694575B1 (ko) 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
CN103582322A (zh) 多层线路板及其制作方法
CN103582321A (zh) 多层线路板及其制作方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JPH08288649A (ja) 多層プリント配線板の製造方法
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
JP2007335631A (ja) 積層配線板の製造方法
TWI463932B (zh) 用於多層印刷電路板之具有鍍金屬貫通孔的附加功能性單一層合堆疊連通柱
JP7535546B2 (ja) 多層基板の製造方法
KR101395904B1 (ko) 다층연성회로기판 제조방법
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
JP2009038191A (ja) 多層配線基板とその製造方法
JPH09153678A (ja) 配線基板の製造方法
TW201318500A (zh) 使用並行處理互連次組件之印刷電路板製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4