CN1722940A - 多层印刷电路板的制造方法及多层印刷电路板 - Google Patents

多层印刷电路板的制造方法及多层印刷电路板 Download PDF

Info

Publication number
CN1722940A
CN1722940A CNA2005100766100A CN200510076610A CN1722940A CN 1722940 A CN1722940 A CN 1722940A CN A2005100766100 A CNA2005100766100 A CN A2005100766100A CN 200510076610 A CN200510076610 A CN 200510076610A CN 1722940 A CN1722940 A CN 1722940A
Authority
CN
China
Prior art keywords
thin plate
aforementioned
board
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100766100A
Other languages
English (en)
Other versions
CN1722940B (zh
Inventor
龙井齐
冈良雄
林宪器
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1722940A publication Critical patent/CN1722940A/zh
Application granted granted Critical
Publication of CN1722940B publication Critical patent/CN1722940B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供采用IVH技术的多层印刷电路板的制造方法及通过该制造方法制造的多层印刷电路板，该方法能够通过更简单的工序以高生产性制造多层印刷电路板，且不会产生贴合时的翘曲的问题，能够获得较大的层间接合强度。该多层印刷电路板的制造方法的特征是，将单面电路板基材，该基材具有绝缘性基板、导电层电路及导电物凸起，上述导电层电路设置于绝缘性基板的一个表面上，上述导电物凸起是将导电物填充至在前述绝缘性基板内形成的通路孔内而得到的；接合剂薄板层，该接合剂薄板层由接合剂薄板得到，在与前述通路孔对应的位置上具有通孔，该通孔的直径比前述通路孔大；以及其他电路板基材，以前述凸起插入前述通孔内的方式重叠，并将其整体层叠加压。

Description

多层印刷电路板的制造方法及多层印刷电路板
技术领域
本发明涉及由多个印刷电路板层叠而成的多层印刷电路板的制造方法，以及通过该方法制造的多层印刷电路板。
背景技术
多层印刷电路板作为一种可以进行零件的高密度安装，并能够实现零件间的最短距离连接(表示电气导通的意思。以下简称连接。)的技术而众所周知。IVH(Interstitial Via Hole)是一种适用于制造要求更高密度安装的多层印刷电路板的技术，其特征是将导电性材料填充在相邻层间开的孔内，从而使相邻的层互相连接。因为通过使用IVH技术可以只在必要的部分形成层间连接，并在通路孔(viahole)上也可以搭载零件，所以可以实现高自由度的高密度布线。
例如，在フジクラ技报第103号、49-51页(2002年10月发表)上，记载了利用IVH技术层叠以聚酰亚胺为代表的耐热薄膜而制造的多层印刷电路板。图8是表示这种多层印刷电路板的制造过程的工艺图。
首先，将对用贴铜层21覆盖聚酰亚胺树脂构成的树脂薄膜20(绝缘性基板)的一面而形成的单面贴铜叠层板22(Cupper CradLaminate：CCL、图8a)的贴铜层21进行腐蚀后形成电路(图8b)。然后，在另一面上贴合聚酰亚胺类的接合剂薄板层23(图8c)后，通过激光进行打孔加工，形成通路孔24(图8d)。将通过丝网印刷将导电膏25填充至该通路孔内而得到的电路板基材26(图8e)，以及形成电路的贴铜叠层板27对准位置进行层叠(图8f)，通过硫化机加压使层间接合，由此得到多层印刷电路板28(图8g)。
在该方法中，在将接合剂薄板层23贴合到树脂薄膜20上后，进行通路孔24的形成及丝网印刷。在树脂薄膜20和接合剂薄板层23贴合时必须要使二者接合，所以必须加热到大于或者等于接合剂薄板层23的玻璃化转变点(Tg)。也就是说在该方法中，树脂薄膜20和接合剂薄板层23贴合阶段以及层间接合阶段，这2次都需要加热。
此外，在该方法中，对接合剂薄板层23使用Tg低的热塑性树脂的情况下，作为电路板在做成后要通过回流等的加热而再次塑化，所以有时会产生剥落。另一方面，在使用Tg高的热塑性树脂的情况下，因为必须在高温下进行树脂薄膜20和接合剂薄板层23贴合时的加热，所以会造成导电膏25的恶化。此外，在使用热硬化性树脂类的接合剂的情况下，由于在贴合阶段中就已经有一部分硬化了，所以存在在层间接合阶段很难得到足够的层间接合强度的问题。
而且，贴铜层21或贴铜叠层板22与接合剂薄板层23的弹性模量及热膨胀率通常都有很大差别，因此在树脂薄膜20与接合剂薄板层23贴合时就会产生翘曲或应力变形。其结果，在通路孔形成阶段等，存在容易产生位置偏差而次品率变高的问题。
作为解决该问题的方法，特开2004-95963号公报(权利要求12)提出了以下方法，对接合剂薄板层使用给予了热硬化功能的热塑性聚酰亚胺薄板，在贴合这个薄板和贴铜叠层板时，以高于或者等于热塑性聚酰亚胺的Tg，且低于热硬化成分的硬化开始温度(Ts)的温度加热，而在层间接合时，以高于Ts的高温加热。采用这种方法，可以在防止回流等引起的剥落的同时，得到足够的层间接合强度。此外，在特开2004-95963号公报中提出了，为了防止贴合时的翘曲，使用由Tg小于或等于110℃、常温弹性模量小于或者等于1300MPa的树脂构成的薄膜(0035段)的方法。
但是，按照特开2004-95963号公报上所述的方法，由于也需要在贴合阶段及层间接合阶段两次加热，而且必须改变各自的温度，因此工艺复杂，成为成本增加的原因。此外，因为所使用的树脂为特定的种类，并且Tg和常温弹性模量都被限定在特定的范围内，所以其选择范围小。
因此，本发明提供一种采用IVH技术的多层印刷电路板制造方法，希望开发出解决上述现有技术的问题的多层印刷电路板的制造方法。
专利文献1：特开2004-95963号公报(权利要求12，段落0035)
非专利文献1：フジクラ技报第103号49-51页(2002年10月发表)
发明内容
本发明是一种采用IVH技术的多层印刷电路板的制造方法，其目的是提供以下多层印刷电路板的制造方法，以及由该制造方法制造的多层印刷电路板，该制造方法能够通过更简单的工艺制造多层印刷电路板，并且不会在贴合时产生翘曲的问题等，能够获得较大的层间接合强度。
本发明者在研究之后发现：通过以下方法，即，使电路板基材、接合剂薄板层和其他电路板基材重叠，并进行整体层叠加压，其中上述电路板基材在绝缘性基板上形成直至导体电路的通路孔，并具有形成于该通路孔内的导电物凸起，上述接合剂薄板层在对应于上述通路孔的位置上具有比通路孔大的通孔，由此能够以更加简便工艺制造多层印刷电路板，并且不会产生贴合时翘曲的问题，可以获得较大的层间接合强度，从而完成本发明。
本发明的技术方案1所述的多层印刷电路板的制造方法，其特征在于，
将至少以下3层，即
单面电路板基材，该单面电路板基材具有绝缘性基板、导电层电路及导电物凸起，上述导电层电路设置于绝缘性基板的一个表面上，上述导电物凸起是将导电物填充至通路孔内而得到的，前述通路孔是以在前述绝缘性基板内的另一个表面开孔，直至前述导电层电路的方式形成的；
接合剂薄板层，该接合剂薄板层在与前述通路孔对应的位置上具有通孔，该通孔的直径比前述通路孔大；以及
其他电路板基材，该电路板基材在与前述通路孔对应的位置具有导电层电路
以前述接合剂薄板层被夹持在前述电路板基材之间，并且前述凸起插入前述通孔内的方式重叠，并将这些层整体层叠加压。
前述单面电路板基材，可通过在一面贴合了导电层的绝缘性基板上形成通路孔、凸起以及导电层电路而制成。在这里，作为一个表面贴合了导电层的绝缘性基板，例示的是单面贴有铜箔的带铜箔聚酰亚胺树脂基材(CCL)。
通路孔(有底孔)可以在所要求的位置连接该绝缘性基板的层间，其用激光等进行开孔加工而形成。通路孔贯穿绝缘性基板，一端在与贴合导电层的表面的相反的表面上开口，另一端直至导电层。此外，也可以在铜箔等导电层上也形成小径的孔。如果形成该孔，则在通过丝网印刷向通路孔中填充导电物时，其具有使通路孔内的空气排出的作为放气孔的功能，从而使填充变的容易。
通路孔形成后，向通路孔内填充导电物，形成凸起。导电物的填充方法不特别限定，例如，可以举出通过丝网印刷填充导电物的方法。作为导电物，可以举出银膏、铜填料或碳混合物的膏、膏状钎焊料、低熔点金属等。
导电物凸起是在通路孔上形成的导电物凸起，是为了与其他电路板基材的导电层电路连接而形成的。形成导电物凸起的方法不特别限定，例如，例示了以下方法，在绝缘性基板上形成离型层，形成贯通该绝缘性基板与离型层的通路孔，向该通路孔中填充导电物后，剥离离型层，从而形成凸起部。作为离型层，可以举出聚对苯二甲酸乙二醇酯(PET)的掩蔽薄膜等，将这些贴合在绝缘性基板上形成离型层。作为形成导电物凸起的其他方法，还可以举出向通路孔中填充导电物后，再次用丝网印刷在其上面涂敷导电性糊料等的方法。
导电层电路例如可以通过在前述导电层上进行腐蚀加工而形成。例示了化学腐蚀法(湿式腐蚀法)，即，在导电层上形成抗蚀层的电路形状后，浸渍在腐蚀导电层的腐蚀剂中，去除电路形状之外的部分，然后再除去抗蚀层。作为这种情况下的腐蚀剂，可以举出以氯化亚铁为主要成分的氯化亚铁类腐蚀剂、氯化亚铜类腐蚀剂、强碱类腐蚀剂等。通常电路的形成是在通路孔形成前进行，但也可在通路孔形成后或凸起形成后进行。
接合剂薄板层是对接合剂薄板，在与前述通路孔对应的位置上形成通孔而得到的，该通孔具有大于前述通路孔直径的直径。在与通路孔对应的位置上形成通孔的意思是，在重叠前述单面电路板基材和接合剂薄板层时，各个通路孔的出口包含在通孔的开口部中，也就是说，以凸起插入通孔内的方式形成通孔。通孔的形成方法不特别限定，可以采用激光开孔加工，或使用钻头进行机械开孔的方法等。作为用于形成接合剂薄板层的接合剂薄板，通常使用厚度为大约10μm～100μm的接合剂薄板，优选15μm～70μm。若厚度不足10μm，在层间接合的层叠加压时不能使接合剂薄板层充分展开，难以消除凸起和接合剂薄板之间的空隙。另一方面，如果超过100μm，不易形成具有与此厚度相对应的凸起长度的凸起。
接合剂薄板层被重叠在上述有凸起的单面电路板基材的凸起侧，并将其他电路板基材重叠在其上面，该其他电路板基材在与前述通路孔对应的位置上具有导电层电路，将这些层整体层叠加压，制造出多层印刷电路板。也就是说，形成了凸起的单面电路板基材和具有导电层电路的其他电路板基材，通过夹在二者中间的接合剂薄板层接合而制造出多层印刷电路板。作为具有导电层电路的其他电路板基材，具有绝缘性基板以及设置于其一个表面或者两个表面上的导电层电路，并且该导电层电路的一部分设置于与前述凸起对应的位置上。
其他电路板基材，例如可以通过对在单面或者两面贴有铜箔的聚酰亚胺树脂薄膜上的铜箔，进行腐蚀等以形成电路而制造。此外，如后所述，作为其他电路板基材，可以例示以下的双面电路板基材，其具有绝缘性基板和设置于两个表面上的导电层电路，两个表面上的导电层电路之间通过在通孔内填充的导电物而连接。
本发明的多层印刷电路板，通过将前述单面电路板基材、接合剂薄板层以及其他电路板基材这至少3层，以前述接合剂薄板层被夹持在前述电路板基材之间，并且前述凸起插入前述通孔内的方式重叠，并将其整体层叠加压而制造。也就是说，因为通过一次层压就可制造本发明的多层印刷电路板，所以可以得到高的生产性。
层叠加压是通过由硫化机等加热、加压而进行的。因为形成于接合剂薄板层的通孔的直径比通路孔的直径大，所以在层叠加压开始前，接合剂薄板层和凸起之间有空隙，但通过层叠加压，接合剂薄板层扩大，直至与凸起的导电物接触，从而消除此空隙。此外，凸起产生塑性变形的情况下，由于通过层叠加压凸起也变形，有时也能起到消除空隙的作用。这样，形成了凸起的电路板基材和具有导电层电路的其他绝缘基板，通过接合剂薄板层牢固地被连接。
单面电路板基材、接合剂薄板层和其他电路板基材相互叠合时，为防止层叠中或层叠加压中的错位，优选进行简单的接合即临时粘贴，临时粘贴可以在与现有技术中的贴合相比温和得多的条件下进行。例如用环氧类接合剂时，大约120～140℃的温度、10～60秒的加热时间就足够了，而用聚酰亚胺类接合剂时，大约170～200℃的温度、10～60秒左右的加热时间就足够了。其结果，与上述现有的方法相比，可以减少加热次数，以更简单的工艺制造多层印刷电路板，另外，也不会产生前述现有技术中的问题，即由贴合时的加热时产生翘曲。而且，因为即使使用热硬化性树脂作为接合剂，也不会在贴合阶段因加热而造成局部硬化，所以可以在层间接合时得到较大的接合强度。
本发明的多层印刷电路板的制造方法也适用于前述单面电路板基材以及接合剂薄板层等是多个的情况。这种情况下，将前述接合剂薄板层和前述电路板基材交替重叠，并将其整体层叠加压。在这里，电路板基材的意思是，包括前述的单面电路板基材和前述其他电路板基材任一个。也就是说，前述接合剂薄板层以前述凸起插入前述通孔内的方式，被夹持在前述单面电路板基材之间或者前述单面电路板基材与前述其他电路板基材之间，整体进行层叠加压。技术方案2相当于这种方式。
由本发明的制造方法，加热接合只在层叠加压这一次就可以，而不需要像现有的方法那样，在每次形成电路板基材时都要进行加热贴合。所以，可以大大简化制造工艺，此外因为不会发生翘曲等，所以不会产生位置错移等问题。
作为前述的其他电路板基材，也可以使用双面电路板基材，该双面电路板基材具有绝缘性基板并在其两个表面上都有导电层电路，通过向贯穿前述绝缘性基板的通孔内填充导电物，使两表面上的导电电路间相互连接。技术方案3相当于这种方式。
这种双面电路板基材例如可以通过以下方法制造，该方法具有以下工序：对两个表面均贴有铜箔的聚酰亚胺树脂薄膜的铜箔进行腐蚀等而形成电路的工序；以及形成贯穿两表面的铜箔(导电层)及聚酰亚胺树脂薄膜(绝缘性基板)的通孔，将导电物填充至该通孔内，使两表面的铜箔之间相互连接的工序。其中形成电路的工序和铜箔间连接的工序任一个在前边均可以。此外，电路的形成、通孔的形成以及导电物的填充可以与前述相同地进行。
在前述的其他电路板基材是单面电路板基材的情况，以及是两表面上的导电电路间未连接的双面电路板基材的情况下，该其他电路板基材被重叠在最上部的接合剂薄板层上，整体层叠加压。最上部的接合剂薄板层的意思是，在用于电路间相互连接的多层之间接合的接合剂薄板层中最靠近外侧层。
在前述的其他电路板基材是两表面上的导电层电路间相互连接的双面电路板基材的情况下，该其他电路板基材，可以重叠在最上部的接合剂薄板层上，也可以重叠在最上部以外的接合剂薄板层上。在重叠在最上部以外的接合剂薄板层上的双面电路板基材上，重叠其他接合剂薄板层，而且前述单面电路板基材以其凸起插入前述其他接合剂薄板层的通孔中的方式被重叠，根据情况反复再进行接合剂薄板层及前述单面电路板基材的重叠，然后再整体层叠加压。
接合剂薄板层的通孔的直径优选是电路板基材上通路孔的直径、即凸起的直径的1.5～5倍，更优选是3～5倍。如果不足1.5倍，则在接合剂薄板层与电路板基材重叠时不容易对齐位置，容易产生凸起插不进接合剂薄板层的通孔的情况。另一方面，如果超过5倍，则在层叠加压时，接合剂薄板层很难扩展到与凸起接触，有可能无法消除两者之间的间隙。技术方案4相当于这个优选方式。
作为形成上述单面电路板基材以及其他电路板基材的导电层电路的材质，通常使用以铜为主体的材质。技术方案5提供了相当于该方式的多层印刷电路板的制造方法。所谓以铜为主体的材质，例示了铜或者以铜为主要成分的合金。作为导电层电路的材质，除了铜以外，还可以使用在银膏或铜膏上镀铜后的材料。
作为构成前述单面电路板基材的绝缘性基板，例示了以PET或聚酰亚胺为主体的树脂薄膜。以聚酰亚胺为主体的树脂薄膜是耐热薄膜，能够适应对应于采用无铅焊料的高耐热化的要求。另外，与加入陶瓷或玻璃纤维的树脂相比，在高频传播中的损失小，而且可实现绝缘性基板的薄化和高强度化。技术方案6相当于这种优选方式。此外，对构成前述其他电路板基材的绝缘性基板，也优选并例示了以聚酰亚胺为主体的树脂薄膜。
作为形成接合剂薄板层的接合剂薄板的材质(接合剂)，可以举出热塑性聚酰亚胺树脂、以热塑性聚酰亚胺为主体的具有部分热硬化性能的树脂、以及环氧树脂或酰亚胺类树脂等热硬化性树脂等。技术方案7相当于这种方式。在前述例示中，使用以热塑性聚酰亚胺为主体具有部分热硬化性树脂、热硬化性环氧树脂以及热硬化性酰亚胺类树脂的情况下，因为在加热硬化后可确保足够的结合力，所以优选。
在使用以热硬化性环氧树脂为主体形成的接合剂薄板的情况下，因为其吸水性低，所以即使暴露在高温高湿气氛中后，电阻(填充在通路孔内的导电物和导电层间的接触电阻)也基本不会上升。因此，作为多层印刷电路板，即使完成后暴露于高温高湿的气氛中，也不会因电路整体的电阻上升而对多层印刷电路板的功能产生重大的影响，从这一点考虑，优选使用以热硬化性环氧树脂为主体的接合剂层。技术方案8相当于这种更优选的方式。
另外，形成接合剂薄板层的接合剂薄板也可以是2种或2种以上的树脂层层叠的接合剂薄板。例如，例示了由3层构成的接合剂薄板，这3层是这样构成的：将用于贴铜叠层板等上的高Tg(大于或者等于200℃)的硬化后的聚酰亚胺树脂层叠在热硬化性环氧树脂上，然后再在其上面层叠热硬化性环氧树脂。
此外，如果接合剂层的纵弹性模量小于或者等于3GPa，则回流试验时的应力减小，这是有利的。另一方面，如果纵弹性模量低于0.001GPa，则有时其伸长过大难以处理。因此，从这一点考虑，优选使用纵弹性模量(杨氏模量)大于或者等于0.001GPa并小于或者等于3GPa的接合剂薄板。技术方案9相当于这种方式。
另外，为了使元件的安装容易，希望多层印刷电路板平坦，但如果使用弹性模量小的接合剂薄板，则在加压时翘曲等的变形大，有在多层印刷电路板上产生凸起部的问题。所以，希望接合剂薄板不产生这一问题，特别是对接近元件安装部分的最外层的接合剂薄板，这个要求较高。从这一点考虑，优选使用由具有高刚性且不易变形的材料构成的弹性模量大的接合剂薄板。
但是，在另一方面，由具有高刚性的材料单体所形成的接合剂薄板，具有伸长率较小、热应力弱这一问题。这个问题可以通过使用由具有高刚性的材料和柔软的接合剂组合而成的复合材料来解决。技术方案10及技术方案11相当于使用由这种复合材料形成的接合剂薄板的方式，提供了容易形成平坦的多层电路板，并解决了伸长率小、热应力弱这一问题的优选方式。
也就是说，技术方案10是一种前述多层印刷电路板的制造方法，其特征是，接合剂薄板是将高刚性的多孔性材料浸渍在接合剂中得到的薄板；技术方案11也是一种前述多层印刷电路板的制造方法，其特征是，接合剂薄板是将高刚性的绝缘薄膜层夹持在2层的粘合剂层之间得到的薄板。
在这个情况下，作为接合剂，也可以使用与前述一样接合剂。作为具有高刚性的多孔性材料，优选弹性模量为50GPa～200GPa的材料。具体地说，可以举出由芳族聚酰胺等有刚性的纤维或玻璃纤维等构成的材料，例如无纺织布。浸渍的方法不特别限定，例如，可以举出将接合剂溶解在溶剂中使其浸渍后，蒸发去除溶剂的方法。
高刚性的绝缘薄膜优选具有绝缘性的、由弹性模量为5GPa～10GPa的材料构成的薄膜。具体地说，例如可以举出以商品名为ユ一ピレツクス-25S(宇部兴产制)等市售的聚酰亚胺薄膜。
本发明还提供一种多层印刷电路板，其特征是，是通过前述多层印刷电路板的制造方法制造的(技术方案12)。本发明的多层印刷电路板是一种可实现元件高密度安装的电路板，可用于多种电器产品的制造。
由本发明的采用IVH技术的多层印刷电路板的制造方法，因为可以将多个电路板基材构成的多层印刷电路板通过一次层叠加压制造，所以与现有的采用IVH技术的制造方法相比，能够通过简单的工艺，以高生产性制造多层印刷电路板。而且，不会发生设置导电层的绝缘性基板与接合剂薄板层贴合时的翘曲问题等，还可以得到大的层件接合强度。特别是，因为即使在将前述单面电路板基材重叠大于或者等于2层的情况等、制造由多个电路板基材构成的多层印刷电路板的情况下，加热层叠工序也只需要一次，所以更具有生产性比现有技术高的效果。
附图说明
图1是表示本发明的制造方法的一个例子的一个工艺的工艺图。
图2是表示本发明的制造方法的一个例子的一个工艺的工艺图。
图3是表示本发明的制造方法的一个例子的一个工艺的工艺图。
图4是表示本发明的制造方法的一个例子的一个工艺的工艺图。
图5是表示本发明的制造方法的另一个例子的一个工艺的工艺图。
图6是表示本发明的制造方法的另一个例子的一个工艺的工艺图。
图7是表示本发明的制造方法的另一个例子的一个工艺的工艺图。
图8是表示现有的多层印刷电路板的制造方法的工艺的工艺图。
具体实施方式
下面用图来说明用于实施本发明的最佳方式。此外，本发明不仅限于这一方式，只要不违反本发明主旨，也可以变更为其他的方式。
图1是表示用于形成多层印刷电路板的单面电路板基材的一个例子的制造工艺的工艺图。使用在厚25μm的聚酰亚胺树脂薄板1(绝缘性基板)的一面上设置厚12.5μm贴铜层2(铜箔、导电层)的单面贴铜叠层板3(CCL、图1a)，将贴铜层2掩蔽后进行湿式腐蚀，在贴铜层2上形成电路图案(图1b)。
然后，在聚酰亚胺树脂层1的与设置了贴铜层2的表面相反的表面上，贴上由PET构成的厚50μm的离型层4(图1c)，然后，通过激光加工在规定位置形成1～8个直径为100μm的通路孔(有底孔、盲孔)。本例中的激光加工使用UV-YAG激光器，但并不限定于此，也可以使用其他的激光器，并且也可以通过激光以外的方法形成通路孔。
接着，进行将残存在通路孔5内的由穿孔产生的树脂或铜箔的氧化物等污物去除的去污处理，将通路孔5内部清理干净后，使用在丝网印刷中使用的刮板，将银膏构成的导电物从离型层4表面一侧通过挤压埋坑填充到通路孔5内，形成导电物填充部6(图1e)。然后，通过去除离型层4而形成有40μm凸起部的导电物凸起7(图1f)，得到单面电路板基材A。此外，不贴合前述离型层4，而是通过在埋坑填充到通路孔5内以后，进行干燥、凸起印刷、干燥，也可以形成凸起7。
图2是表示在本发明的多层印刷电路板的制造方法中所使用的接合剂薄板层的一个例子的制造工艺的工艺图。在厚25μm的接合剂薄板11(图2a)的与电路板基材A的凸起部7对应的位置上，用钻头开直径为250～400μm的通孔12，得到接合剂薄板层B(图2b)。此外，接合剂薄板的厚度小于或等于100μm左右的情况下，也可以用激光取代钻头来形成这样的通孔。
图3是表示与前述单面电路板基材A及接合剂薄板层B层叠的、其他电路板基材的制造工艺的工艺图。在本例中，使用在厚25μm的聚酰亚胺树脂层14(绝缘性基板)的两面设置厚12.5μm的贴铜层13(铜箔、导电层)的双面贴铜叠层板(CCL，图3a)。通过将两面的贴铜层13分别进行掩蔽并进行湿式腐蚀处理，得到在聚酰亚胺树脂层14的两面上设置由贴铜层13构成的电路的电路板基材C(图3b)。此外，例如也可以使用单面贴铜叠层板代替双面贴铜叠层板，得到只在一面上设置电路的单面电路板材，并使用该基材。
图4是表示将如前述得到的单面电路板基材A、接合剂薄板层B及双面电路板基材C层叠以制造本发明的多层印刷电路板的工艺的工艺图。首先，以单面电路板基材A的凸起7(通路孔)、接合剂薄板层B的通孔12以及形成双面电路板基材C的电路的贴铜层13(铜焊盘)在各位置成直列的方式，将定位销穿过定位孔而重合，在接合剂未完全硬化的温度范围内实施临时粘贴(图4a)。定位孔(未图示)是在层叠前通过激光加工等在单面电路板基材A、接合剂薄板层B和双面电路板基材的C上开的孔。
然后，通过真空压力机或相当于真空压力机的机械，以180～220℃、10～40Kg/cm2的条件加热、加压。因为接合剂薄板层B的通孔12比凸起7的直径(通路孔直径)大，所以虽然在加压初期接合剂薄板11和凸起7不接触，但由于加热，接合剂薄板11和形成凸起7的导电物一同流动，导致接合剂薄板11和凸起7相互接触，从而形成本发明中的多层印刷电路板15(图4b)。因为加热结束后边冷却边继续加压，因此基本不会产生翘曲等。
图4是使用接合剂薄板层将一层的单面电路板基材和其他电路板基材贴合，而制造本发明的多层印刷电路板的例子，但本发明的多层印刷电路板的制造方法也可以适用于使用2层或2层以上的单面电路板基材的情况。图5是表示使用2层的单面电路板基材制造本发明的多层印刷电路板的工艺的工艺图。
将与单面电路板A同样制成的单面电路板A1及A2、与接合剂薄板层B同样制成的接合剂薄板层B1及B2、以及与双面电路板基材C同样制成的双面电路板基材C’，按图5a所示的方式层叠，与前述图4的例子的情况同样地，利用真空压力机或相当于真空压力机的机械，整体地加压、加热，形成本发明的多层印刷电路板16(图5b)。
图6是表示使用与图5的例子同样的2层的单面电路板基材制造本发明的多层印刷电路板的工艺的工艺图，但是是表示用C”代替图5的例子中的双面电路板基材C’的例子，该C”是通过填充在贯穿绝缘性基板的通路孔内的导电物，而使两个表面上的导电层电路(贴铜层)间相互连接的双面电路板基材。除了用C”代替C’之外，与图5的例子同样地形成本发明的多层印刷电路板17(图6b)。
图7是表示使用3层的单面电路板基材以及两个表面上的导电层电路连接的双面电路板基材来制造本发明的多层印刷电路板的工艺的工艺图，但与图6的例子不同，是将双面电路板基材C”用于剖面内侧的例子。以单面电路板基材A1、接合剂薄板层B1、单面电路板基材A2、接合剂薄板层B2、双面电路板基材C”的顺序重叠，到此与图6的例子相同，然后，以将A3的凸起插入B3的通孔内的方式，将接合剂薄板层B3和单面电路板基材A3重合到双面电路板基材C”上，与前述的图4～6的例子的情况同样地，通过用真空压力机或相当于真空压力机的机械对这些层整体地进行加压、加热，形成本发明的多层印刷电路板18(图7b)。
试验例
将通过图1a、b所示工艺做成的10cm见方的试料(未贴合接合剂薄板层)，和通过图8a、b、c所示工艺做成的10cm见方的试料(贴合有接合剂薄板层)，在180℃、30Kg/cm2、30分钟的条件下进行加压处理后，测定尺寸变化率(10点平均)，并目测判定翘曲的状态。
未贴合接合剂薄板层的试料的尺寸变化率为0.01％，未看到翘曲。另一方面，贴合有接合剂薄板层的试料的尺寸变化率为0.12％，看到翘曲。这个结果表明，不贴合接合剂薄板层的情况，因为尺寸变化小且无翘曲，所以优越。
除了作为由银膏构成的导电物，使用环氧类树脂膏(在双酚A的70重量份和双酚F的30重量份的混合物中，按总体积的55体积％加入平均粒径为2.6μm的鳞片状的银，并加入潜在型硬化剂混合而成)，以及作为接合剂薄板使用表1所示产品以外，以与图1～图4所示的前述方式同样地(但是，是没有进行离型层4的贴合的方式，此外通路孔5的个数是8、通孔12的直径为300μm)制作多层印刷电路板。将对所得到的多层印刷电路板测定回流优良品率、回流后可靠性(高湿高温放置后的电阻变化)的结果示于表1。同时，将测定接合剂薄板的纵弹性模量(杨氏模量)的结果也示于表1。
此外，各个评价值按以下方式测定、评价。
回流优良品率：将多层印刷电路板在峰值为260℃持续5秒钟、合计加热时间为300秒的条件下加热，求得电阻在10％以内的多层印刷电路板的比例。
回流后的可靠性(高温高湿放置后的电阻变化)：求得在85℃、湿度85％的气氛内持续1000小时后的电阻变化率(％)的范围。这里，电阻值是用4端子法测定的由填充在8个通路孔内的银膏连接成的电路的电阻值，被认为是银膏的电阻、导电层(电路)的电阻以及银膏与导电层的接触电阻的合计值。另外，将电阻变化小于或者等于20％的多层印刷电路板定为优良品，电阻变化率的范围与优良品的比例示于表1。
纵弹性模量(杨氏模量)：IPC-TM-650 2.4.19，利用万能材料试验机(テンシロン)，以拉伸速度50mm/min进行测定。
表1
接合剂薄板的树脂 弹性模量：室温GPa 同流优良品率(优良品数/试验数)   回流后的可靠性：电阻变化率的范围(优良品数/试验数)
  エスパ礻ツクスSPB-035A*1 热塑性聚酰亚胺树脂 1.66     100％(12/12)     10～100％(4/12)
TLF-Y*2 热硬化性环氧树脂 0.033     100％(12/12)     0～10％(12/12)
TLF-B*3 热硬化性酰亚胺类树脂 1.7     100％(12/12)     10～150％(1/12)
GX*4 - 3.5     50％(6/12)     0～100％(1/6)
*1：新日铁化学株式会社制热塑性聚酰亚胺类接合薄板
*2：巴川制纸制热硬化性环氧类接合薄板(低弹性高接合薄膜)
*3：巴川制纸制热硬化性酰亚胺类接合薄板(高耐热性接合薄膜)
*4：味の素フアインテクノ制接合薄板
此外，关于前述多层印刷电路板回流后的可靠性，也进行了如下所述的评价，但任一个都得到了100％的优良品率。
热循环：在-40℃保持30分钟，然后升温，在125℃保持30分钟，反复进行1000次这个循环后，将电阻变化在10％以内的多层印刷电路板作为优良品。
高温放置：将在85℃中放置1000小时后，电阻变化在10％以内的多层印刷电路板作为优良品。
低温放置：将在-40℃中放置1000小时后，电阻变化在10％以内的多层印刷电路板作为优良品。
高温高湿放置后的变化：将在85℃、湿度85％中放置1000小时后，电阻大于或者等于108Ω的多层印刷电路板作为优良品。
从前述试验例的结果可以看出，本发明的多层印刷电路板在其制造工序的贴合时不会出现翘曲的问题。此外，本发明的多层印刷电路板具有较大的层间接合强度，如表1等所示的结果可以看出，具有较高的回流优良品率及回流后的可靠性。特别地，从表1等的结果可看出，作为接合剂薄板，即使是使用热硬化性环氧树脂的情况，也可以得到与使用热塑性聚酰亚胺树脂或热硬化性聚酰亚胺的情况相同或更好的回流优良品率和回流后的可靠性。
此外，在纵弹性模量大于或者等于0.001GPa并小于或者等于3GPa的范围内，使用由エスパネツクス SPB-035A、TLF-Y、TLF-B构成的接合剂薄板的情况下，尤其可以得到好的回流优良品率。此外，使用由热硬化性环氧树脂TLF-Y构成的接合剂薄板的情况下，尤其可以得到好的回流后的可靠性。

Claims (12)

1.一种多层印刷电路板的制造方法，其特征在于，
将至少以下3层，即
单面电路板基材，该单面电路板基材具有绝缘性基板、导电层电路及导电物凸起，上述导电层电路设置于绝缘性基板的一个表面上，上述导电物凸起是将导电物填充至通路孔内得到的，前述通路孔是以在前述绝缘性基板内的另一个表面开孔，直至前述导电层电路的方式形成的；
接合剂薄板层，该接合剂薄板层在与前述通路孔对应的位置上具有通孔，该通孔的直径比前述通路孔大；以及
其他电路板基材，该电路板基材在与前述通路孔对应的位置具有导电层电路
以前述接合剂薄板层被夹持在前述电路板基材之间，并且前述凸起插入前述通孔内的方式重叠，并将这些层整体层叠加压。
2.如权利要求1所述的多层印刷电路板的制造方法，其特征在于，
将2个或2个以上的前述单面电路板基材、2个或2个以上的前述接合剂薄板层、以及前述其他电路板基材，以前述接合剂薄板层被夹持在电路板基材之间，并且前述凸起插入前述通孔内的方式交替重叠，并将这些层整体层叠加压。
3.如权利要求1或2所述的多层印刷电路板的制造方法，其特征在于，
前述其他电路板基材是双面电路板基材，其具有绝缘性基板并在其两个表面上都有导电层电路，通过向贯穿前述绝缘性基板的通孔内填充的导电物，使两表面上的导电层电路间相互连接。
4.如权利要求1至3任一项所述的多层印刷电路板的制造方法，其特征在于，
接合剂薄板层的通孔的直径是单面电路板基材的通路孔直径的1.5～5倍。
5.如权利要求1至4任一项所述的多层印刷电路板的制造方法，其特征在于，
导电层电路是由以铜为主体的材质构成的。
6.如权利要求1至5任一项所述的多层印刷电路板的制造方法，其特征在于，
绝缘性基板是以聚酰亚胺为主体的树脂薄膜。
7.如权利要求1至6任一项所述的多层印刷电路板的制造方法，其特征在于，
接合剂薄板以热塑性聚酰亚胺树脂、热硬化性环氧树脂或热硬化性酰亚胺类树脂为主体。
8.如权利要求7所述的多层印刷电路板的制造方法，其特征在于，
接合剂薄板以热硬化性环氧树脂为主体。
9.如权利要求7或8所述的多层印刷电路板的制造方法，其特征在于，
接合剂薄板的纵弹性模量大于或者等于0.001GPa而小于或者等于3GPa。
10.如权利要求1至9任一项所述的多层印刷电路板的制造方法，其特征在于，
接合剂薄板是将高刚性的多孔性材料浸渍在接合剂中得到的薄板。
11.如权利要求1至9任一项所述的多层印刷电路板的制造方法，其特征在于，
接合剂薄板是将高刚性的绝缘薄膜层夹持在2层接合剂层之间得到的薄板。
12.一种多层印刷电路板，其特征在于，
是通过权利要求1至11任一项所述的多层印刷电路板的制造方法制造的。
CN2005100766100A 2004-06-10 2005-06-10 多层印刷电路板的制造方法及多层印刷电路板 Expired - Fee Related CN1722940B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2004172095 2004-06-10
JP2004-172095 2004-06-10
JP2004172095 2004-06-10
JP2004-368632 2004-12-21
JP2004368632 2004-12-21
JP2004368632 2004-12-21
JP2005-052321 2005-02-28
JP2005052321A JP4305399B2 (ja) 2004-06-10 2005-02-28 多層プリント配線板の製造方法及び多層プリント配線板
JP2005052321 2005-02-28

Publications (2)

Publication Number Publication Date
CN1722940A true CN1722940A (zh) 2006-01-18
CN1722940B CN1722940B (zh) 2010-08-11

Family

ID=36960830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100766100A Expired - Fee Related CN1722940B (zh) 2004-06-10 2005-06-10 多层印刷电路板的制造方法及多层印刷电路板

Country Status (4)

Country Link
JP (1) JP4305399B2 (zh)
KR (1) KR101116079B1 (zh)
CN (1) CN1722940B (zh)
TW (1) TWI340616B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772267A (zh) * 2008-12-30 2010-07-07 深圳玛斯兰电路科技实业发展有限公司 一种高层板压制过程改善铜箔起皱的方法
CN101594748B (zh) * 2008-05-30 2011-04-06 富士通株式会社 制作印刷布线板的方法及制作印刷电路板单元的方法
CN102124824A (zh) * 2008-08-14 2011-07-13 动态细节有限公司 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔
CN102281703A (zh) * 2010-06-09 2011-12-14 富士通株式会社 层叠电路基板以及基板制造方法
CN102281711A (zh) * 2010-06-09 2011-12-14 富士通株式会社 叠层电路基板以及基板制造方法
WO2012119530A1 (en) * 2011-03-10 2012-09-13 Mediatek Inc. Printed circuit board design for high speed application
CN103068189A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 制造多层电路板的方法以及多层电路板
CN103458629A (zh) * 2012-05-30 2013-12-18 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
WO2015032062A1 (zh) * 2013-09-06 2015-03-12 Chang Yu-Chun 液态玻璃的应用
CN110366329A (zh) * 2018-04-10 2019-10-22 电连技术股份有限公司 一种多层基板的制造方法及多层基板
WO2023272650A1 (zh) * 2021-06-30 2023-01-05 华为技术有限公司 一种封装基板及其制作方法、芯片封装结构、电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992310B2 (ja) * 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
WO2008035658A1 (fr) * 2006-09-22 2008-03-27 Hitachi Chemical Company, Ltd. Procédé de fabrication de guide de lumière
CN103458630B (zh) * 2013-08-09 2016-12-28 高德（无锡）电子有限公司 一种克服印刷电路板覆铜基板薄板作业限制的方法
JP5979516B2 (ja) * 2015-02-18 2016-08-24 パナソニックＩｐマネジメント株式会社 プリント配線板及びその製造方法
CN107509316B (zh) * 2017-08-23 2023-07-07 苏州市吴通电子有限公司 一种pcb板孔除渣头

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP3826731B2 (ja) * 2001-05-07 2006-09-27 ソニー株式会社 多層プリント配線基板及び多層プリント配線基板の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594748B (zh) * 2008-05-30 2011-04-06 富士通株式会社 制作印刷布线板的方法及制作印刷电路板单元的方法
CN102124824B (zh) * 2008-08-14 2013-07-03 动态细节有限公司 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔
CN102124824A (zh) * 2008-08-14 2011-07-13 动态细节有限公司 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔
CN101772267A (zh) * 2008-12-30 2010-07-07 深圳玛斯兰电路科技实业发展有限公司 一种高层板压制过程改善铜箔起皱的方法
US8586876B2 (en) 2010-06-09 2013-11-19 Fujitsu Limited Laminated circuit board and board producing method
CN102281711A (zh) * 2010-06-09 2011-12-14 富士通株式会社 叠层电路基板以及基板制造方法
CN102281703A (zh) * 2010-06-09 2011-12-14 富士通株式会社 层叠电路基板以及基板制造方法
US8669481B2 (en) 2010-06-09 2014-03-11 Fujitsu Limited Laminated circuit board and board producing method
US9949360B2 (en) 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application
WO2012119530A1 (en) * 2011-03-10 2012-09-13 Mediatek Inc. Printed circuit board design for high speed application
CN103068189B (zh) * 2011-10-21 2015-08-12 株式会社藤仓 制造多层电路板的方法以及多层电路板
CN103068189A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 制造多层电路板的方法以及多层电路板
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
CN103458629B (zh) * 2012-05-30 2016-12-21 碁鼎科技秦皇岛有限公司 多层电路板及其制作方法
CN103458629A (zh) * 2012-05-30 2013-12-18 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
WO2015032062A1 (zh) * 2013-09-06 2015-03-12 Chang Yu-Chun 液态玻璃的应用
CN105518824A (zh) * 2013-09-06 2016-04-20 张于纯 液态玻璃的应用
CN110366329A (zh) * 2018-04-10 2019-10-22 电连技术股份有限公司 一种多层基板的制造方法及多层基板
WO2023272650A1 (zh) * 2021-06-30 2023-01-05 华为技术有限公司 一种封装基板及其制作方法、芯片封装结构、电子设备

Also Published As

Publication number Publication date
TWI340616B (en) 2011-04-11
JP2006203148A (ja) 2006-08-03
KR20060046303A (ko) 2006-05-17
CN1722940B (zh) 2010-08-11
KR101116079B1 (ko) 2012-02-13
JP4305399B2 (ja) 2009-07-29
TW200614898A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
CN1722940A (zh) 多层印刷电路板的制造方法及多层印刷电路板
JP5605259B2 (ja) 多層プリント配線板の層間絶縁用樹脂組成物、接着フィルム及びプリプレグ
JP4725704B2 (ja) 多層プリント配線板の層間絶縁用樹脂組成物、接着フィルム及びプリプレグ
TWI415880B (zh) 預浸體、預浸體的製造方法、基板及半導體裝置
KR101210800B1 (ko) 섬유-수지 복합체, 적층체 및 프린트 배선판, 및 프린트배선판의 제조 방법
JP2011091423A (ja) 多層印刷回路基板及びその製造方法
JP2009246333A (ja) 絶縁シート及びその製造方法並びにこれを用いた印刷回路基板及びその製造方法
CN1235454C (zh) 附有绝缘层的铜箔及其制造方法以及使用该附有绝缘层的铜箔的印刷电路板
CN1771773A (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
JP6718106B2 (ja) 実装構造体の製造方法
TW200402255A (en) Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus
JP2008088280A (ja) プリプレグ、回路基板および半導体装置
CN111108596A (zh) 安装结构体的制造方法及其中使用的片材
TW201630482A (zh) 多層印刷配線板、多層金屬貼覆積層板、附樹脂之金屬箔
JP7373778B2 (ja) 樹脂付き金属箔、フレキシブルプリント配線板
JP4462872B2 (ja) 配線基板及びその製造方法
JP5552969B2 (ja) プリプレグ、基板および半導体装置
JP4747619B2 (ja) カバーレイフィルムおよびフレキシブル配線板
JP5194601B2 (ja) 多層回路基板及び半導体装置
KR100910766B1 (ko) 최적화된 수지 함침율을 갖는 프리프레그, 및 상기프리프레그를 채용한 금속박 적층판과 프린트 배선판
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JP2006165296A (ja) 配線基板およびその製造方法
JP2006191145A (ja) 多層配線基板
JP6191659B2 (ja) 樹脂組成物
KR101516872B1 (ko) 연성 인쇄회로기판 형성용 절연 수지 시트 및 이의 제조방법, 이를 포함하는 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20190610