JP2013519235A - 結合強度を向上させるためのダイの表面処理 - Google Patents

結合強度を向上させるためのダイの表面処理 Download PDF

Info

Publication number
JP2013519235A
JP2013519235A JP2012552103A JP2012552103A JP2013519235A JP 2013519235 A JP2013519235 A JP 2013519235A JP 2012552103 A JP2012552103 A JP 2012552103A JP 2012552103 A JP2012552103 A JP 2012552103A JP 2013519235 A JP2013519235 A JP 2013519235A
Authority
JP
Japan
Prior art keywords
passivation layer
coating material
electronic package
semiconductor
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012552103A
Other languages
English (en)
Other versions
JP5766213B2 (ja
Inventor
アーヴィンド・チャンドラセカラン
シークン・グ
ウルミ・レイ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013519235A publication Critical patent/JP2013519235A/ja
Application granted granted Critical
Publication of JP5766213B2 publication Critical patent/JP5766213B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

電子パッケージシステムにおける改良された接着のための表面処理を提供する。本方法は、結合面上にパッシベーション層を堆積するステップと、パッシベーション層の少なくとも一部を粗面化するステップとを含む。パッシベーション層上に被覆材料を堆積する。結合面は、半導体またはパッケージ基板の一部であり得る。粗面化工程は、化学的または機械的工程によって実施することができる。別の実施形態では、電子パッケージシステムは、半導体またはパッケージ基板の結合面を備える。結合面上にはパッシベーション層が堆積され、接着力の向上のために粗面化されている。パッシベーション層の粗面化された部分の上に被覆材料が堆積されている。

Description

本開示は、一般的に電子パッケージに関し、特に、電子パッケージシステムにおける改良された接着のための表面処理に関する。
電子パッケージでは、１つまたは複数のダイが、互いにまたは有機基板に接続されてパッケージを形成し得る。電子パッケージの信頼性は、反りおよびその他の物理的欠陥によって悪影響を受け得る。これは、製造工程において、ダイを別のダイまたはパッケージ基板に接着または接続することが困難であり得る薄いダイおよびピッチの小さなフリップチップに関してとりわけ当てはまる。例えば薄いダイは、１００μｍ未満の厚さを有し、パッケージ基板は、３００μｍ未満の厚さを有し得る。
ダイを別のダイまたはパッケージ基板に接続する場合に、反りがダイとダイの連結またはダイと基板の連結を壊すことがある。電子パッケージによっては、ダイおよび／または基板の間に使用されるアンダーフィル材料が、それらの間の接着強度に影響する場合がある。別の電子パッケージでは、反りを避けるために、例えば２つのダイの間の熱膨張係数をあわせるかまたは調整することが望ましい。しかし、これは、ダイ‐基板システムにおいて行うことがしばしば困難である。その他の解決策として、結合されたシステムの熱膨張係数に対応するかまたは適合する異なる種類のアンダーフィル材料を使用することが挙げられる。しかし、熱膨張係数を適合することは、異なる材料の特性に起因して困難な場合がある。
したがって、ダイとダイの接着、ダイと基板の接着、または基板と基板の接着の間の結合強度を改良することが望まれる。
本開示をより完全に理解するために、以下の発明の詳細な説明および添付の図面を参照する。
例示的実施形態では、集積回路のパッケージング方法が提供される。該方法は、第１の結合面上に第１のパッシベーション層を堆積するステップと、第１のパッシベーション層の少なくとも一部を粗面化するステップと、を含む。第１の被覆材料を、第１のパッシベーション層上に堆積することができ、場合によっては、第１の被覆材料の一部もまた粗面化することができる。粗面化プロセスは、プラズマ衝撃またはエッチングなどの化学的または機械的工程とすることができる。第１の被覆材料は、疎水性または親水性であり得る。
本方法はまた、第１の結合面を第２の結合面に接着するステップを含み得る。第２の結合面上に第２のパッシベーション層を堆積し、第２のパッシベーション層の少なくとも一部を粗面化する。第２の被覆材料を第２のパッシベーション層上に堆積することができる。さらに、本方法は、第１のパッシベーション層と第２のパッシベーション層との間にアンダーフィル材料を堆積するステップをさらに含み得る。アンダーフィル材料は、１つの層が第１のパッシベーション層に近接してまたは接して位置し、別の層が第２のパッシベーション層に近接してまたは接して位置し得るように、多層を含み得る。アンダーフィル材料および／または被覆材料は、それらの間の接着力が最も高くなるように選択することができる。
別の実施形態では、第１の半導体またはパッケージ基板の第１の結合面を備える電子パッケージが提供される。第１のパッシベーション層は、第１の結合面上に配置され、第１の被覆材料は、第１のパッシベーション層上に配置されている。第１のパッシベーション層または第１の被覆材料の少なくとも一部は、接着力の向上のために粗面化されている。第１の被覆材料は、親水性または疎水性であり得る。第１の結合面が半導体の一部である場合、半導体の厚さは、１００μｍ未満である。第１の結合面がパッケージ基板の一部である場合、基板の厚さは３００μｍ未満である。
電子パッケージは、半導体またはパッケージ基板から形成された第２の結合面を備え得る。第２のパッシベーション層は、第２の結合面上に配置され、第２の被覆材料は、第２のパッシベーション層上に配置され得る。第２のパッシベーション層または第２の被覆材料の一部は、接着力の向上のために粗面化されている。一層または多層のアンダーフィル材料が、第１のパッシベーション層と第２のパッシベーション層との間に配置され得る。
別の実施形態では、電子パッケージシステムが提供される。該システムは、その上に第１のパッシベーション層が配置された第１の結合面と、その上に第２のパッシベーション層が配置された第２の結合面とを備える。また、第１のパッシベーション層および第２のパッシベーション層上に被覆材料が配置されている。第１のパッシベーション層、第２のパッシベーション層、および被覆材料の１つの一部は、接着力の向上のために粗面化されている。システムは、第１のパッシベーション層と第２のパッシベーション層との間に配置された一層または多層のアンダーフィル材料をさらに備え得る。被覆材料は、疎水性または親水性であり得る。
別の例示的実施形態では、電子パッケージにおける集積回路が提供される。該集積回路は、半導体またはパッケージ基板の結合面を備える。該回路は、半導体またはパッケージ基板の結合面を保護するための手段と、該回路を別の表面に結合するための手段とをさらに備える。結合するための手段は、保護するための手段の上に堆積され得る。保護するための手段または結合するための手段の一部は、接着力の向上のために粗面化されている。結合するための手段は、疎水性または親水性材料を含み得る。さらに、保護するための手段は、結合面上に配置されている。
上述の実施形態は、結合されるシステムの間の結合強度を有利に向上させる。特に、薄いダイおよび基板は、互いによりよく接着され得る。別の利点は、既存の製造方法にしたがって、向上した表面接着力得ることができる点にある。パッシベーション層または被覆材料は、プラズマ衝撃またはエッチング工程によって粗面化され得る。ダイ‐ダイ接着、ダイ‐基板接着、または基板‐基板接着を実現するための従来の方法では、薄いダイおよび基板の間の十分な接着を実現することができなかった。したがって、本発明は、従来技術の欠点を克服し、薄いダイおよびパッケージ基板の間の接着力を向上させる。
電子パッケージの断面図である。 図１の電子パッケージにおけるダイとダイの結合の断面図である。 図２のダイとダイの結合の表面に沿った、粗面化されたパッシベーション層の一部の断面図である。 電子パッケージにおける改良された接着性のための表面処理方法のフロー図である。 改良された結合強度を有する電子パッケージが有利に採用され得る例示的ワイヤレス通信システムを示すブロック図である。
図１に示す例示的実施形態を参照すると、電子パッケージ１００には、反りを防止または軽減するために改良された結合強度が備わる。パッケージ１００は、基板１０２と、第１のダイ１０４と、第２のダイ１０６とを備える。第１のダイ１０４は、下部ダイまたは段１のダイと称され、第２のダイ１０６は、上部ダイまたは段２のダイと称され得る。シリコン、ガラス、またはその他の半導体材料から作製され得る基板１０２は、複数のはんだボール１０８またはフリップチップバンプによって、システムボード（図示せず）、または別のパッケージ基板と結合され得る。同様に、第１のダイ１０４は、複数のバンプ１１０（例えば、マイクロバンプ、はんだバンプなど）またはダイと基板を接着するための任意のその他の手段によって、基板１０２に結合され得る。改良されたパッケージの信頼性のために、アンダーフィル層１２２がまた第１のダイ１０４と基板１０２との間に追加され得る。同様に、アンダーフィル材料１２４が第１のダイと第２のダイとの間に配置され得る。
第１のダイ１０４の前面付近、トランジスタ工程（ＦＥＯＬ）および配線工程（ＢＥＯＬ）部分 （単一の層１１２として簡略化して示す）が形成され得る。ＦＥＯＬ部分は、能動素子用のいくつかの上部層を備え、ＢＥＯＬ部分は、複数の金属層を備え得る。
複数の貫通ビア１２０が、第１のダイ１０４に形成され得る。例えば貫通シリコンビアとすることができる複数のビア１２０は、ビアラストプロセス（ｖｉａ ｌａｓｔ ｐｒｏｃｅｓｓ）またはビアを形成するための任意のその他のプロセスによって形成され得る。複数のビア１２０は、銅またはその他の導電材料で充填され得る。さらに、１つまたは複数の層１１４が、第１のダイ１０４の背面に配置され得る。１つまたは複数の層１１４は、銅またはチタンなどの熱伝導性材料から形成され得る。少なくとも１つの金属層はシード層と称することができ、図４に関してより詳細に説明される。
第１のダイ１０４および第２のダイ１０６は、改良された結合強度で互いに結合される。そのために、第１のダイ１０４の背面に形成されたマイクロバンプが、第２のダイ１０６の前面に形成されたマイクロバンプに結合され得る。明瞭化のために、第１のダイ１０４の背面（すなわち図１における上面）および第２のダイ１０６の前面（すなわち図１における底面）は、互いに向かい合っている。図１では、ダイとダイの結合２００が長方形１１６として示されているが、図２および３では、結合２００はより詳細に図示される。
第２のダイ１０６はまた、第１のダイ１０４の背面付近に配置された１つまたは複数の金属層１１４に類似した１つまたは複数の金属層１１８を備え得る。これらの金属層１１８の少なくとも１つは、マイクロバンプを形成するためのシード層とすることができ、以下においてさらに詳細に説明される。１つまたは複数の金属層１１８は、銅またはチタンなどの導電材料から作製され得る。第１のダイおよび第２のダイは、シリコンまたは任意のその他のダイ材料から作製され得る。
図２を参照すると、ダイとダイの結合２００がより詳細に示されている。上記のように、第１のダイ１０４または段１のダイは、シリコンから作製することができ、該ダイを貫通して延在する複数の貫通ビア１２０を備え得る。図１に示すように、第１のパッシベーション層２０２は、第１のダイ１０４の背面に堆積され得る。第１のパッシベーション層２０２は、シリコン窒化物、シリコン酸化物、ポリイミド、または任意のその他のパッシベーション材料から作製され得る。第１のパッシベーション層２０２は、銅またはその他の導電材料から作製される金属層２０４を部分的に取り囲み得る。金属層２０４は、第１のダイ１０４における複数のビア１２０の１つと導電的に結合されていることが示される。
金属層２０４はさらに、シード層１１４と称される別の金属層と導電的に結合される。アンダーバンプメタライゼーション（ＵＢＭ）の一部であるシード層１１４は、銅またはチタンから作製され得る。第１のマイクロバンプ２０６は、シード層１１４から形成され、第２のダイから形成される第２のマイクロバンプ２１４と結合される。第１のマイクロバンプ２０６は、例えばニッケルの層２０８を備え、第２のマイクロバンプ２１４のニッケルの別の層２１２と結合され得る。２つのニッケルの層２０８，２１２は、はんだ層２１０によって結合される。
第２のダイ１０６または段２のダイはまた、先に説明した第１のパッシベーション層２０２と類似の第２のパッシベーション層２１６を備え得る。第２のパッシベーション層２１６は、銅またはその他の導電材料から作製される第２の金属層２１８を取り囲むかまたは接触し得る。第２の金属層２１８はまた、そこから第のマイクロバンプ２１４が形成されるシード層１１８と導電的に接続される。第１の第１０４から形成される第１のマイクロバンプ２０６、および第２のダイ１０６から形成される第２のマイクロバンプ２１４は、銅またはその他の導電材料から作製され得る。上述の通り、電子パッケージの信頼性を向上させ、界面接点を保護するために、アンダーフィル材料１２４が第１のダイと第２のダイとの間に配置される。
電子パッケージ１００は、少なくとも第１のダイ１０４と第２のダイ１０６との間の結合強度が向上して作製される。第１のダイ１０４およびパッケージ基板１０２もまた、同様のやり方で向上した結合強度で接続され得る。図示されていないが、別の実施形態では、基板と基板の接着も本明細書に記載したように向上した接着力で接続され得る。図３を参照すると、第１のパッシベーション層２０２とアンダーフィル材料１２４との間の界面の拡大図が示されている。向上した結合強度を得るために、第１のパッシベーション層２０２の表面３０２は、湿式または乾式工程（例えば化学的または機械的工程）によって粗面化される。例えば、粗面化工程として、プラズマ衝撃、サンドブラスティング、エッチング、またはその他周知の方法が挙げられる。
さらに結合強度を高めるために、被覆材料３０４が、第１のパッシベーション層２０２の粗面化された表面３０２上に堆積される。被覆材料３０４は、疎水性材料（例えばエポキシ、窒化物など）または親水性材料（例えばポリエチレングリコール）とすることができる。結合強度は、ダイの間に使用されるアンダーフィル材料１２４に最もよく接着する被覆材料３０４を選択することによって向上する。言い換えると、アンダーフィル材料１２４が親水性材料によりよく接着する場合、被覆材料３０４が親水性であれば第１の第と第２のダイとの間の結合強度が向上する。別の実施形態では、被覆材料３０４をパッシベーション層上に堆積することができ、被覆材料３０４の外表面を粗面化して所望の結合強度を得ることも可能である。
図２の実施形態では、アンダーフィル材料１２４は、単層または多層のアンダーフィルとすることができる。言い換えると、第１のパッシベーション層２０２に隣接して配置されるアンダーフィル材料は、第２のパッシベーション層２１６に隣接して配置されるアンダーフィル材料と異なり得る。このように、第１のダイと第２のダイとの間の結合強度を向上させるために、第１のパッシベーション層２０２上に堆積される被覆材料３０４は、第２のパッシベーション層２１６上に堆積される被覆材料３０４のタイプとは異なり得る。非限定的な例として、第１のパッシベーション層２０２上に堆積される被覆材料３０４を、疎水性材料とすることができ、一方で第２のパッシベーション層２１６上に堆積される被覆材料３０４を親水性材料とすることができる。２つのダイの間のより強い結合強度を得るために、パッシベーション層上に堆積される被覆材料の種類は、有利にアンダーフィル材料に対応する。
別の実施形態では、向上した接着力および増大した結合強度を有する電子パッケージを製造する方法４００が適用される。図４を参照すると、方法４００は、複数のダイがそこから形成されるウエハを調製するステップを含む。ブロック４０２および４０４では、例えば、ウエハを調製するステップは、トランジスタ工程（ＦＥＯＬ）および配線工程（ＢＥＯＬ）を含む。ＦＥＯＬ工程の間、トランジスタおよびその他のデバイスがウエハ上に形成される。ＢＥＯＬ工程は、電気回路を形成するための金属相互接続ワイヤを形成するステップと、該ワイヤを誘電材料で隔離するステップとを含む。ワイヤは、例えばプラスチックテープなどのキャリア上に搭載される。
ウエハ上のマイクロバンプが形成される位置に、熱的接触が形成される。そのために、ブロック４０６では、マイクロバンプが作成されるウエハの前面または背面上にパッシベーション層が堆積される。パッシベーション層は、ダイの保護層として作用することができる。例えば、パッシベーション層は、ボンディングなどの製造工程の間の破片からダイを保護する。ダイ上に材料をスピンコート、スプレーコート、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）することができる。
ブロック４０８では、パッシベーション層が堆積されると、パッシベーション層上に被覆材料が堆積される。被覆材料は、親水性（例えばポリエチレングリコール）または疎水性（例えばエポキシ、窒化物、など）とすることができる。堆積される被覆材料の種類は、使用されるアンダーフィル材料の種類に依存し得る。代替として、アンダーフィル材料は、使用されるアンダーフィル層の種類がパッシベーション層上に堆積される被覆材料の種類に基づいて選択されるように、多層を含み得る。被覆材料は、パッシベーション層にスピンコートされ得る。被覆材料をパッシベーション層に堆積するために、分子気相堆積（ＭＶＤ）などの他の堆積方法が可能である。
ブロック４１０では、パッシベーション層または被覆材料の外部表面の少なくとも一部上で粗面化工程が実施される。粗面化工程は、例えば化学または機械工程などの任意の乾式または湿式工程とすることができる。１実施形態では、例えば、プラズマ衝撃によって粗面化工程を実施することができる。別の実施形態では、粗面化工程は、サンドブラストによって実施することができる。別の実施形態では、粗面化工程はエッチングによって実施することができる。
パッシベーション層または被覆材料の表面が粗面化されると、ブロック４１２および４１４が実施される。そのために、下部のウエハと間もなく形成されるマイクロバンプとの間に熱的接触を作製することができるように、パッシベーション層に開口部が形成される。言い換えると、パッシベーション層は、開口部がその中に形成されたときに、ダイとマイクロバンプとの間に導電経路が提供されるように、断熱および絶縁性である。パッシベーション層が感光性である場合、パッシベーション層における開口部は、フォトリソグラフィを使用して形成される。この場合、マイクロバンプが作製されることになるウエハの表面上にマスクが配置され、紫外光または強い光がマスク上に向けられる。次いで、マスクされたウエハは、化学溶液、例えば現像液中に入れられ、露光された領域を洗い流すまたは除去する。しかし、パッシベーション層が感光性でない場合、感光性レジスト材料がスピンコートまたは積層され、類似のリソグラフィ工程が実施される。
ブロック４１６では、物理気相堆積（ＰＶＤ）工程によってウエハ上に“シード”金属の薄層が堆積される。この工程では、“シード”金属から構成されるターゲットが、例えば電子またはイオンのビームなどの高エネルギー源によって衝撃される。そうして、ターゲットの表面から原子が脱離または揮発してウエハ表面上に堆積される。例えば図２において、第１のダイ１０４の背面上に作製された金属層１１４および第２のダイ１０６の前面上に作製された金属層１１８として示されているシード層は、めっき工程の間に導電層として機能し、１μｍ未満の厚さを有し得る。シード材料は、例えば銅またはチタンとすることができる。その他の金属もまたシード層を形成するために使用することができる。
ブロック４１８を参照すると、スピンコートまたは化学気相堆積（ＣＶＤ）工程によってウエハ上にフォトレジストが堆積される。次いで、ウエハは、例えば紫外光または強い光のパターンに暴露される。この工程の間に、間もなく形成されるマイクロバンプの断面またはパターンが実現される。ウエハ上の領域が、マスクを介して円形パターンの強い光に暴露される場合、その領域に形成されるマイクロバンプは円形の断面を有することになるマスクは、マイクロバンプが任意の形状の断面を有し得るように、ウエハ上の領域に暴露される紫外光または強い光のパターンを変えることができる。これは、ダイおよび／または基板の間の所望の接着力を達成するためにこの領域に形成されるマイクロバンプが最大化され得るように、ダイ上の利用可能な領域が特定の形状を有する場合に特に重要である（この工程は、ダイとパッケージ基板、またはパッケージ基板と別のパッケージ基板を接着する場合と類似である）。例えば、ダイ上の利用可能な領域が実質的に環状である場合、紫外光または強い光のマスクパターンを実質的に環状としてダイ上の実質的に環状の領域を占有する特定の断面を有する１つまたは複数のマイクロバンプを形成することができる。
ブロック４２０では、電流および時間を制御しながらフォトレジストを電解槽に浸漬させる。銅または任意のその他の熱伝導性電解金属が、露出されたシード層を有するこれらの領域に電解堆積され得る。こうして、１つまたは複数のマイクロバンプがウエハと一体的に形成される。１つのマイクロバンプが形成される場合、マイクロバンプのサイズは、フォトレジストを電解槽に浸漬させる時間を変えることによって変更することができる。
ブロック４２０ではまた、フォトレジストを除去することができる。フォトレジストを除去する１つの方法は、乾式工程においてプラズマ衝撃を使用するものである。代替として、湿式工程において、残っているレジストを、ウエハに接着しないように化学的に改変させることによって溶解させることができる。他の実施形態では、レジストをウエハから剥ぎ取ることができる。フォトレジストがより厚い実施形態では、プラズマ衝撃または剥ぎ取り方法がより好ましい。ここで、シード層がエッチング除去され得る。さらに、少量の材料がプラズマ衝撃によって除去される。
ウエハの前面または背面上に１つまたは複数のマイクロバンプが形成されると、ブロック４２２において、ウエハは複数のダイに切断またはダイスカットされる。１つのダイは、例えばダイを基板に接着することによって電子パッケージに集積され得る。第２のダイが、第１のダイ上に搭載され（例えば図２の実施形態）、追加のダイが積層されて複数のダイパッケージに形成され得る。パッケージに集積されると、パッケージバックエンドアセンブリが完成して電子パッケージが形成され得る。
ダイと基板または基板と別の基板の連結のために類似の工程を実施することができる。
ブロック４１０において、電子パッケージの結合強度は、パッシベーション層または被覆材料のいずれかの表面を粗面化することによって増加される。特に、ダイ‐ダイ構造では、ダイとアンダーフィルまたはエポキシ材料との間の接着力が向上している。加えて、被覆材料の種類（例えば親水性または疎水性）をアンダーフィル材料の種類に基づいて選択する、またはその逆の場合、被覆材料は、ダイ（または基板）とアンダーフィル材料との間の結合強度をさらに増加させる。
上述の実施形態は、薄いダイまたは微細なピッチのフリップチップと別のダイまたは基板を結合するために使用する場合に特に有利である。薄いダイは、例えば１００μｍ未満の厚さを有し、パッケージ基板は３００μｍ未満の厚さを有し得る。背景技術において説明したものを含む周知の解決策は、このような薄いダイとパッケージ基板との間の所望の接着を実現することができなかった。しかし、上述の表面処理方法を実施することによって、薄いダイおよび／または基板の間の結合強度を所望のレベルまで増加させることができる。
図５は、向上した結合強度を有する電子パッケージシステムの実施形態が有利に採用され得る例示的ワイヤレス通信システム５００を示す。例示の目的のために、図５は、３つの遠隔装置５２０、５３０、および５５０ならびに２つの基地局５４０を示す。典型的なワイヤレス通信システムが、より多くの遠隔装置および基地局を備え得ることを認識すべきである。任意の遠隔装置５２０、５３０、および５５０は、本明細書に記載されているような向上した結合強度を有する電子パッケージシステムを備え得る。図５は、基地局５４０から遠隔装置５２０、５３０、および５５０への送信リンク信号５８０、ならびに遠隔装置５２０、５３０、および５５０から基地局５４０への逆方向リンク信号５９０を示す。
図５では、遠隔装置５２０は携帯電話として示され、遠隔装置５３０はノートパソコンとして示され、遠隔装置５５０はワイヤレスローカルループシステムにおける固定ロケーション遠隔装置として示されている。例えば、遠隔装置は、携帯電話、携帯型パーソナルコミュニケーションシステム（ＰＣＳ）ユニット、携帯情報端末などの携帯型データユニット、ミュージックおよび／またはビデオプレーヤ、エンターテイメントユニット、ナビゲーション機器、または検針器などの固定ロケーションデータユニットとすることができる。図５は、本明細書に記載された向上した結合強度を有する電子パッケージシステムを含み得る特定の例示的遠隔装置を示すが、パッケージ基板はこれらの例示的に図示されたユニットに限定されない。実施形態は、向上した結合強度を有する電子パッケージシステムが望ましい任意の電子デバイスにおいて適切に採用され得る。
本明細書には本発明の原理を包含する例示的実施形態が記載されているが、本発明は、記載された実施形態に限定されるものではない。本願は、一般的原理を使用した発明の任意の変更、使用、または適合を含むことが意図されている。さらに、本願は、本発明が関連し、かつ添付の特許請求の範囲内で、当該分野における周知の習慣または慣行に入るような本開示からの逸脱を含むことが意図されている。
１００、２００ 電子パッケージ
１０２ 基板
１０４、１０６ ダイ
１０８ はんだボール
１１０ バンプ
１１４ シード層
１１８、２０４、２１８ 金属層
１２０ 貫通ビア
１２２、１２４ アンダーフィル層
２０２、２１６ パッシベーション層
２０６、２１４ マイクロバンプ
２０８、２１２ Ｎｉ層
３０２ 表面
３０４ 被覆材料

Claims (39)

  1. 第１の結合面上に第１のパッシベーション層を堆積するステップと、
    前記第１のパッシベーション層の少なくとも一部を粗面化するステップと、
    前記第１のパッシベーション層上に第１の被覆材料を堆積するステップと、
    を含む集積回路のパッケージング方法。
  2. 前記第１の被覆材料の少なくとも一部を粗面化するステップをさらに含む、請求項１に記載の方法。
  3. 前記少なくとも一部を粗面化するステップが、化学的または機械的工程である、請求項１に記載の方法。
  4. 前記少なくとも一部を粗面化するステップが、プラズマ衝撃またはエッチング工程を含む、請求項３に記載の方法。
  5. 前記第１の被覆材料が、疎水性または親水性である、請求項１に記載の方法。
  6. 前記第１の結合面を第２の結合面に接着するステップをさらに含む、請求項１に記載の方法。
  7. 前記第２の結合面上に第２のパッシベーション層を堆積するステップと、
    前記第２のパッシベーション層の少なくとも一部を粗面化するステップと、
    前記第２のパッシベーション層上に第２の被覆材料を堆積するステップと、
    をさらに含む、請求項６に記載の方法。
  8. 前記第１のパッシベーション層と第２のパッシベーション層との間にアンダーフィル材料を堆積するステップをさらに含む、請求項７に記載の方法。
  9. 前記アンダーフィル材料を堆積するステップが、前記第１のパッシベーション層と前記第２のパッシベーション層との間に多層アンダーフィル材料を堆積するステップを含む、請求項８に記載の方法。
  10. これらの間の接着力を促進するために、前記アンダーフィル材料、ならびに前記第１および第２の被覆材料を選択するステップをさらに含む、請求項８に記載の方法。
  11. 前記第１および第２の結合面が、半導体またはパッケージ基板から形成される、請求項６に記載の方法。
  12. 前記第１または第２の結合面が半導体から形成される場合、該半導体が１００μｍ未満の厚さを有する、請求項１１に記載の方法。
  13. 前記第１または第２の結合面がパッケージ基板から形成される場合、該パッケージ基板が３００μｍ未満の厚さを有する、請求項１１に記載の方法。
  14. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなる群から選択される装置に組み込まれる、請求項１に記載の方法。
  15. 第１の半導体またはパッケージ基板の第１の結合面と、
    前記第１の結合面上に配置された第１のパッシベーション層と、
    前記第１のパッシベーション層上に配置された第１の被覆材料と、を備え、
    前記第１のパッシベーション層または前記第１の被覆材料の少なくとも一部が接着力の向上のために粗面化されている、電子パッケージ。
  16. 前記第１の被覆材料が親水性または疎水性である、請求項１５に記載の電子パッケージ。
  17. 前記第１の結合面が半導体の一部である場合、該半導体の厚さが１００μｍ未満である、請求項１５に記載の電子パッケージ。
  18. 前記第１の結合面がパッケージ基板の一部である場合、該パッケージ基板の厚さが３００μｍ未満である、請求項１５に記載の電子パッケージ。
  19. 第２の半導体またはパッケージ基板から形成された第２の結合面と、
    前記第２の結合面上に配置された第２のパッシベーション層と、
    前記第２のパッシベーション層上に配置された第２の被覆材料と、をさらに備え、
    前記第２のパッシベーション層または第２の被覆材料の少なくとも一部が接着力の向上のために粗面化されている、請求項１５に記載の電子パッケージ。
  20. 前記第１のパッシベーション層と前記第２のパッシベーション層との間に配置されたアンダーフィル材料をさらに備える、請求項１９に記載の電子パッケージ。
  21. 前記アンダーフィル材料がアンダーフィル材料の複数の層を含む、請求項２０に記載の電子パッケージ。
  22. 前記第１のパッシベーション層に接触しているアンダーフィル材料が、前記第２のパッシベーション層に接触しているアンダーフィル材料と異なる、請求項２１に記載の電子パッケージ。
  23. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなる群から選択される装置に組み込まれた、請求項１５に記載の電子パッケージ。
  24. その上に第１のパッシベーション層が配置された第１の結合面と、
    その上に第２のパッシベーション層が配置された第２の結合面と、
    前記第１のパッシベーション層および前記第２のパッシベーション層の上に配置された被覆材料と、を備え、
    前記第１のパッシベーション層、第２のパッシベーション層、または被覆材料の１つの少なくとも一部が粗面化されている、電子パッケージシステム。
  25. 前記第１および第２のパッシベーション層の間に配置されたアンダーフィル材料をさらに備える、請求項２４に記載の電子パッケージシステム。
  26. 前記アンダーフィル材料がアンダーフィル材料の複数の層を含む、請求項２５に記載の電子パッケージシステム。
  27. 前記第１のパッシベーション層上に配置された前記被覆材料が、前記第２のパッシベーション層上に配置された前記被覆材料と異なる、請求項２４に記載の電子パッケージシステム。
  28. 前記被覆材料が疎水性または親水性である、請求項２４に記載の電子パッケージシステム。
  29. 前記第１の結合面が、半導体またはパッケージ基板の一部である、請求項２４に記載の電子パッケージシステム。
  30. 前記第２の結合面が、半導体またはパッケージ基板の一部である、請求項２９に記載の電子パッケージシステム。
  31. 前記第１または第２の結合面の一方が半導体の一部である場合、該半導体の厚さが１００μｍ未満である、請求項３０に記載の電子パッケージシステム。
  32. 前記第１または第２の結合面の一方がパッケージ基板の一部である場合、該パッケージ基板の厚さが３００μｍ未満である、請求項３０に記載の電子パッケージシステム。
  33. 前記第１のパッシベーション層または第２のパッシベーション層の一方の一部が、化学的または機械的工程によって粗面化されている、請求項２４に記載の電子パッケージシステム。
  34. 前記工程が、プラズマ衝撃またはエッチングを含む、請求項３３に記載の電子パッケージシステム。
  35. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなる群から選択される装置に組み込まれた、請求項２４に記載の電子パッケージシステム。
  36. 半導体またはパッケージ基板の結合面と、
    前記半導体またはパッケージ基板の前記結合面を保護するための手段と、
    回路を別の表面に結合するための手段であって、前記保護するための手段の上に堆積されている、結合するための手段と、を備え、
    前記保護するための手段または前記結合するための手段の少なくとも一部分が粗面化されている、電子パッケージにおける集積回路。
  37. 前記結合するための手段が、親水性または疎水性材料を含む、請求項３６に記載の集積回路。
  38. 前記保護するための手段が、前記結合面上に配置されている、請求項３６に記載の集積回路。
  39. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータからなる群から選択される装置に組み込まれた、請求項３６に記載の集積回路。
JP2012552103A 2010-02-05 2011-02-04 結合強度を向上させるためのダイの表面処理 Expired - Fee Related JP5766213B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/701,201 2010-02-05
US12/701,201 US20110193211A1 (en) 2010-02-05 2010-02-05 Surface Preparation of Die for Improved Bonding Strength
PCT/US2011/023726 WO2011097464A1 (en) 2010-02-05 2011-02-04 Surface preparation of die for improved bonding strength

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015005717A Division JP2015079995A (ja) 2010-02-05 2015-01-15 結合強度を向上させるためのダイの表面処理

Publications (2)

Publication Number Publication Date
JP2013519235A true JP2013519235A (ja) 2013-05-23
JP5766213B2 JP5766213B2 (ja) 2015-08-19

Family

ID=43734250

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012552103A Expired - Fee Related JP5766213B2 (ja) 2010-02-05 2011-02-04 結合強度を向上させるためのダイの表面処理
JP2015005717A Pending JP2015079995A (ja) 2010-02-05 2015-01-15 結合強度を向上させるためのダイの表面処理

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015005717A Pending JP2015079995A (ja) 2010-02-05 2015-01-15 結合強度を向上させるためのダイの表面処理

Country Status (6)

Country Link
US (1) US20110193211A1 (ja)
EP (1) EP2532023A1 (ja)
JP (2) JP5766213B2 (ja)
KR (1) KR101512804B1 (ja)
CN (1) CN102812542B (ja)
WO (1) WO2011097464A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525342B2 (en) * 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
EP2701189B1 (en) * 2012-08-24 2016-01-20 Imec Substrate, fabrication method of such a substrate, method of self-assembly of such substrates and device obtained thereof
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
US9466547B1 (en) * 2015-06-09 2016-10-11 Globalfoundries Inc. Passivation layer topography
CN106601632A (zh) * 2015-10-14 2017-04-26 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US9773741B1 (en) 2016-08-17 2017-09-26 Qualcomm Incorporated Bondable device including a hydrophilic layer
CN107675156B (zh) * 2017-08-14 2019-07-26 合肥市田源精铸有限公司 一种增强离合器壳机械性能的处理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150859A (ja) * 1985-12-25 1987-07-04 Toshiba Corp 半導体装置
JPH05136298A (ja) * 1991-11-14 1993-06-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
JP2004096015A (ja) * 2002-09-03 2004-03-25 Sony Corp 半導体装置及びその製造方法
JP2006332576A (ja) * 2005-04-25 2006-12-07 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2006351935A (ja) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd 半導体チップ実装基板及びそれを用いた半導体装置
JP2009049164A (ja) * 2007-08-20 2009-03-05 Denso Corp 半導体装置およびその製造方法
WO2009048097A1 (ja) * 2007-10-10 2009-04-16 Nec Corporation 半導体装置
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US7045904B2 (en) * 2003-12-10 2006-05-16 Texas Instruments Incorporated Patterned plasma treatment to improve distribution of underfill material
US7247683B2 (en) * 2004-08-05 2007-07-24 Fry's Metals, Inc. Low voiding no flow fluxing underfill for electronic devices
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
US7518211B2 (en) * 2005-11-11 2009-04-14 United Microelectronics Corp. Chip and package structure
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
US8440272B2 (en) * 2006-12-04 2013-05-14 Megica Corporation Method for forming post passivation Au layer with clean surface
KR100866139B1 (ko) * 2007-06-26 2008-10-31 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US20090194890A1 (en) * 2008-01-31 2009-08-06 Knut Kahlisch Integrated Circuit and Memory Module

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150859A (ja) * 1985-12-25 1987-07-04 Toshiba Corp 半導体装置
JPH05136298A (ja) * 1991-11-14 1993-06-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
JP2004096015A (ja) * 2002-09-03 2004-03-25 Sony Corp 半導体装置及びその製造方法
JP2006332576A (ja) * 2005-04-25 2006-12-07 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2006351935A (ja) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd 半導体チップ実装基板及びそれを用いた半導体装置
JP2009049164A (ja) * 2007-08-20 2009-03-05 Denso Corp 半導体装置およびその製造方法
WO2009048097A1 (ja) * 2007-10-10 2009-04-16 Nec Corporation 半導体装置
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102812542A (zh) 2012-12-05
JP5766213B2 (ja) 2015-08-19
WO2011097464A1 (en) 2011-08-11
KR101512804B1 (ko) 2015-04-16
CN102812542B (zh) 2016-04-27
KR20120127481A (ko) 2012-11-21
US20110193211A1 (en) 2011-08-11
JP2015079995A (ja) 2015-04-23
EP2532023A1 (en) 2012-12-12

Similar Documents

Publication Publication Date Title
CN110660675B (zh) 半导体装置及形成方法
US10090253B2 (en) Semiconductor package
JP2015079995A (ja) 結合強度を向上させるためのダイの表面処理
US9818698B2 (en) EMI package and method for making same
TWI501327B (zh) 三維積體電路及其製造方法
CN110660753B (zh) 半导体封装件和方法
US10074553B2 (en) Wafer level package integration and method
KR100594669B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US9355934B2 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
US20220217847A1 (en) Integrated Circuit Structure
US10872867B2 (en) Fan-out antenna packaging structure and preparation method thereof
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
US9241403B2 (en) Method for producing a structure for microelectronic device assembly
US8519524B1 (en) Chip stacking structure and fabricating method of the chip stacking structure
US11715717B2 (en) Methods of forming integrated circuit packages having adhesion layers over through vias
US9431370B2 (en) Compliant dielectric layer for semiconductor device
US12009331B2 (en) Integrated circuit packages having adhesion layers for through vias
JP2012129363A (ja) 電子部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150616

R150 Certificate of patent or registration of utility model

Ref document number: 5766213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees