DE102005010272A1 - Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements Download PDF

Info

Publication number
DE102005010272A1
DE102005010272A1 DE102005010272A DE102005010272A DE102005010272A1 DE 102005010272 A1 DE102005010272 A1 DE 102005010272A1 DE 102005010272 A DE102005010272 A DE 102005010272A DE 102005010272 A DE102005010272 A DE 102005010272A DE 102005010272 A1 DE102005010272 A1 DE 102005010272A1
Authority
DE
Germany
Prior art keywords
semiconductor device
polymer foam
layer
chip carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005010272A
Other languages
English (en)
Inventor
Joachim Dr. Mahler
Alfred Dr. Haimerl
Wolfgang Dr. Schober
Michael Dipl.-Ing. Bauer
Angela Dr. Kessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005010272A priority Critical patent/DE102005010272A1/de
Priority to US11/817,520 priority patent/US8178390B2/en
Priority to PCT/DE2006/000308 priority patent/WO2006092117A1/de
Publication of DE102005010272A1 publication Critical patent/DE102005010272A1/de
Priority to US12/178,307 priority patent/US7781887B2/en
Priority to US13/461,202 priority patent/US8440733B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

Die Erfindung betrifft ein Halbleiterbauelement (4), welches einen auf einem Substrat (2), insbesondere auf einem Chipträger, angeordneten Halbleiterchip (5), und ein Gehäuse (7), welches den Halbleiterchip (5) zumindest teilweise umgibt, aufweist, wobei der Chipträger zumindest teilweise mit einer Schicht (1) aus Polymerschaum versehen ist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement sowie ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Gewöhnlich wird ein Halbleiterchip, der auf einem Chipträger oder einem Anschlussrahmen montiert und mit diesem beispielsweise durch Anschlussdrähte elektrisch verbunden bzw. gebondet ist, in einer Formmasse eingekapselt, um ein Halbleitergehäuse zu bilden. Diese Halbleitergehäuse sind meist aus einem Kunststoff hergestellt. Besonders weit verbreitete Verwendung finden hierfür Duroplaste, insbesondere Epoxidharz.
  • Jedoch weisen diese Verkapselungsmassen eine unzureichende Haftung zu den Grenz- bzw. Oberflächen des Halbleiterchips oder des Chipträgers auf, welche sie umschließen oder an die sie angrenzen. Dies führt zu erhöhten Ausfall- und Fehlerrisiken beim Halbleiterbauelement und nicht zuletzt zum Nichtbestehen von Bauteilqualifikationen.
  • Um eine ausreichende Haftung gemäß den an das Halbleiterbauelement gestellten Anforderungen und den Bauteilqualifikationen zu gewährleisten, wurde im Stand der Technik eine sehr gezielte und aufwändige Auswahl und Evaluierung geeigneter Pressmassen getroffen und die Chipträger-, Leadframe- bzw. Substratoberflächen wurden durch aufwändige mechanische Verfahren behandelt, wie Aufrauhen der zu verbindenden Oberflächen usw. Auch wurden physikalisch-chemische Methoden wie Plasmaätzen, elektrolytische Beschichtung mit haftverbessern den Schichten auf der Basis von anorganischen, metallischen Verbindungen zur Gewährleistung einer ausreichenden Haftung durchgeführt.
  • Jedoch entstehen durch die oben genannten mechanischen oder physikalisch-chemischen Verfahren zum Erreichen einer Haftverbesserung zwischen der Pressmasse und einem Substrat sehr hohe Prozesskosten und der Nachteil der Beschränkung der Applikation auf elektrisch leitfähige Oberflächen. Außerdem führten diese Verfahren auch nur teilweise zu der gewünschten bzw. erforderlichen Verbesserung der Pressmassenhaftung.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements sowie ein entsprechendes Halbleiterbauelement zu schaffen, wobei auf einfache und somit auch kostengünstige Art und Weise eine ausreichende Haftung zwischen der Pressmasse, aus welchem das Gehäuse des Halbleiterbauelements hergestellt ist, und einem Substrat bzw. metallischem Leadframe, auf welchem ein Halbleiterchip angeordnet ist, erreicht wird.
  • Diese Aufgabe wird durch ein Verfahren zum Herstellen eines Halbleiterbauelements mit den Merkmalen gemäß Anspruch 1 sowie durch ein Halbleiterbauelement mit den Merkmalen gemäß Anspruch 11 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen definiert.
  • Erfindungsgemäß bereitgestellt wird demnach ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren die Schritte aufweist:
    • – Aufbringen einer Lösung einer organischen Substanz auf ein Substrat, insbesondere auf einen Chipträger, wobei die organische Substanz Polymere und funktionale Moleküle aufweist, die geeignet sind, zu einer Schicht aus Polymerschaum zu reagieren und vernetzen;
    • – Erzeugen des Polymerschaums durch Anwenden von Wärme auf die organische Substanz, wobei die Temperatur unterhalb von 200 °C gehalten wird;
    • – Vernetzen des Polymerschaums durch Anwenden von Wärme auf den Polymerschaum, wobei die Temperatur oberhalb von 200 °C gehalten wird;
    • – Verkapseln eines auf dem Substrat angeordneten Halbleiterchips mit einem Kunststoffmaterial.
  • Beschichtungspolymere besitzen intrinsisch oberflächenaktive Gruppen oder können mit einer Reihe von hochaktiven Gruppen wie Silanen oder Isocyanaten verbunden werden, die auf dem polymeren metallischen oder keramischen Untergrund eine starke Haftung gewährleisten. Der Nachteil solcher hochreaktiven Polymergruppen besteht jedoch darin, dass sie aufgrund ihrer hohen Reaktivität dann meist nicht mehr für eine chemische Reaktion mit der Pressmasse, aus welcher das den Halbleiterchip umgebende Gehäuse gebildet wird, zur Verfügung stehen, wodurch die Anbindung des Verkapselungsmaterials auf einem anderen Weg sichergestellt werden muss. Daher wird das Substrat bzw. der Chipträger oder der Leadframe vor oder nach dem Die-/Wirebonden mit der Lösung der organischen Substanz, welche Polymere und funktionale organische Moleküle aufweist, die nach dem Aufbringen zu einer Polymerschicht reagieren und vernetzen, beschichtet. Die Lösung kann mittels eines Tauch-, Sprüh-, Tropf- oder Schablonendruckverfahrens auf das Substrat aufgebracht werden. Die Polymerbeschichtung führt während dem Aushärten zu einer Abspaltung von CO, CO2 oder anderen sich bei höheren Temperaturen abspaltenden Molekülsegmenten aus der Polymerkette, wodurch eine feste Polymerschaum schicht entsteht. Auch können spezielle Blockcopolymere, bei denen der Schaum durch die thermische Zersetzung einer thermolabilen Co-Komponente, z. B. Polypropylenoxid, entsteht, verwendet werden. Die Polymerschaumschicht weist Poren auf, in welche während der Verkapselung mit der Epoxidharz-Pressmasse die noch geschmolzenen Oligomerketten eindiffundieren können, was neben der erhöhten chemisch-physikalischen Haftung zwischen den Polymeren (Polymerschaum und Pressmasse, z. B. Epoxidharz) aufgrund der größeren Oberfläche und der Poren eines Schaumes, auch eine feste mechanische Verankerung der Pressmasse mit sich bringt. Weiterhin hat der Polymerschaum den Vorteil, dass ein sehr geringer dielektrischer Verlust bei hohen Schaltfrequenzen aufgrund der geringen Dielektrizitätskonstante (ε < 3) und des geringen Verlustfaktors tan δ (< 10–2) des Materials auftritt, insbesondere wenn der Schaum auch als "low κ Dielektrika" auf der Chipoberseite eingesetzt wird.
  • Gemäß einer weiteren Ausführungsform wird ein Schritt des Herstellens einer elektrischen Verbindung zwischen dem Chipträger und dem auf dem Chipträger angeordneten Halbleiterchip vor dem Aufbringen der Lösung auf den Chipträger durchgeführt.
  • Alternativ hierzu kann ein Schritt des Herstellens der elektrischen Verbindung zwischen dem Chipträger und dem auf dem Chipträger angeordneten Halbleiterchip nach dem Aufbringen der Lösung auf den Chipträger durchgeführt werden.
  • Vorzugsweise wird der Schritt des Herstellens der elektrischen Verbindung mittels eines Die-/Wire-Bonden-Prozesses durchgeführt.
  • Als organische Substanz kann z. B. ein Polyimid oder ein Hochleistungsthermoplast verwendet werden.
  • Alternativ hierzu kann als organische Substanz ein Blockcopolymer verwendet werden, bei welchem der Schaum durch die thermische Zersetzung einer thermolabilen Co-Komponente entsteht. Dies hat den Vorteil, dass die Poren des Schaums besonders fein hergestellt werden können.
  • Vorzugsweise ist die thermolabile Co-Komponente Polypropylenoxid.
  • In einem weiteren Ausführungsbeispiel der Erfindung wird die Schicht aus Polymerschaum mit Poren in einer Größenordnung hergestellt, welche überwiegend im sub-μm-Bereich liegt.
  • Vorzugsweise wird als Kunststoffmaterial zum Verkapseln des Halbleiterchips ein Duroplast, insbesondere Epoxidharz oder ein Silikonharz, verwendet.
  • In einem weiteren Ausführungsbeispiel der Erfindung wird das Verkapseln mit einer Epoxidharzpressmasse mittels eines Transferpress- bzw. Spritzpressvorgangs durchgeführt.
  • Des weiteren erfindungsgemäß bereitgestellt wird ein Halbleiterbauelement, welches einen auf einem Substrat, insbesondere auf einem Chipträger, angeordneten Halbleiterchip und ein Gehäuse, welches den Halbleiterchip zumindest teilweise umgibt, aufweist, wobei der Chipträger zumindest teilweise mit einer Schicht aus Polymerschaum versehen ist. Durch die auf dem Chipträger, Leadframe oder Substrat vorgesehene Schicht aus Polymerschaum wird auf einfache und kostengünstige Weise eine besonders gute Haftung auf die oben beschriebene Art und Wei se an die Verkapselungsmasse aus Kunststoffmaterial, insbesondere aus einem Duroplast, erzielt, wodurch Fehlerrisiken des Halbleiterbauelements minimiert werden und somit die Qualität des Halbleiterbauelements verbessert wird, auch hinsichtlich spezieller Bauteilqualifikationen.
  • Vorzugsweise ist die Schicht aus Polymerschaum auf dem Chipträger an den Grenzoberflächen zu dem Gehäuse vorgesehen, so dass eine ausreichende Haftung des Gehäuses an dem Chipträger sichergestellt werden kann.
  • Gemäß einer Ausführungsform der Erfindung ist das Substrat bzw. der Chipträger aus Metall hergestellt.
  • Alternativ hierzu kann das Substrat bzw. der Chipträger aus Keramik oder Polymer oder einem Kunststoffsubstrat hergestellt sein. Die Verbesserung der Pressmassenhaftung durch Aufbringen einer Schicht aus Polymerschaum kann an allen Oberflächen, d. h. an Oberflächen jeglicher Materialien, erzielt werden.
  • Vorteilhafterweise weist die Schicht aus Polymerschaum eine Dielektrizitätskonstante von ε < 3, insbesondere < 1,5 auf. So werden sehr geringe Energieverluste bei hohen Schaltfrequenzen aufgrund der niedrigen Dielektrizitätskonstante und des geringen Verlustfaktors tan δ (< 10–2) des Materials erzielt.
  • Gemäß einer Ausführungsform der Erfindung ist die Schicht aus Polymerschaum aus Polyimid oder einem Hochleistungsthermoplast hergestellt.
  • Vorteilhafterweise ist die Schicht aus Polymerschaum aus einem Blockcopolymer hergestellt, bei welchem der Schaum durch die thermische Zersetzung einer thermolabilen Co-Komponente entsteht.
  • Weiterhin vorteilhafterweise ist die thermolabile Co-Komponente Polypropylenoxid.
  • Vorteilhaft ist es ferner, wenn die Schicht aus Polymerschaum Poren in einer Größenordnung aufweist, welche überwiegend im sub-μm-Bereich liegen. In diese Poren diffundieren während der Verkapselung mit der Epoxidharz-Pressmasse die noch geschmolzenen Oligomerketten hinein, was neben der erhöhten chemisch-physikalischen Haftung zwischen den beiden Polymeren (Polymerschaum und Pressmasse) aufgrund der größeren Oberfläche und der Poren eines Schaums auch eine feste mechanische Verankerung der Pressmasse mit sich bringt.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist das Gehäuse aus einem Kunststoffmaterial hergestellt.
  • Hierbei ist das Kunststoffmaterial vorteilhafterweise ein Duroplast, insbesondere Epoxidharz.
  • Vorteilhaft ist es ferner, wenn das Gehäuse mittels eines Transferpressvorgangs hergestellt ist.
  • Vorzugsweise weist die Schicht aus Polymerschaum eine Dicke in einem Bereich zwischen 2 nm – 10 μm in Abhängigkeit des polymeren Systems, der Konzentration der Ausgangslösung und den Verarbeitungsbedingungen wie Beschichtungstechnik, Temperatur, Lösungsmitteltyp, Beschichtungsgeschwindigkeit usw. auf.
  • Die Erfindung wird anhand der Zeichnung näher beschrieben. In der Zeichnung zeigt
  • 1 zwei perspektivische Schnittansichten durch eine Schicht aus einem Blockcopolymer;
  • 2 eine molekulare Darstellung eines Polymerschaums;
  • 3 ein Halbleiterbauelement, welches zumindest teilweise mit einer organischen Substanz beschichtet wurde;
  • 4 schematisch die Bildung der Schicht aus Polymerschaum in zwei Verfahrensschritten;
  • 5 eine schematische Schnittansicht durch ein Halbleiterbauelement mit Verkapselung;
  • 6 zwei schematische Schnittansichten durch die Schicht aus Polymerschaum beim Transferpressvorgang.
  • 1 zeigt perspektivisch zwei Schnittansichten durch eine Schicht 1 aus einem Blockcopolymer. In 1a) ist eine Darstellung der Schicht 1 gezeigt, wie sie auf ein Substrat 2 (nicht gezeigt) aufgetragen werden kann, bevor eine Temperaturbehandlung zur Bildung eines Schaumes durchgeführt worden ist. Die Schicht 1 weist hier noch getrennte Phasen auf, wobei die schwarzen gefüllten Kreise eine thermolabile Co-Komponente darstellen, welche sich unter Temperatureinwirkung zersetzt und so die Poren 3 in der Schicht 1 bildet, wie es in 1b) dargestellt ist, wobei die in der Schicht 1 dargestellten offenen Kreise hier Leerstellen bzw. Luft in dem Material darstellen.
  • 2 zeigt eine molekulare Darstellung eines Polymerschaums, wie er in Bezug auf die 1 beschrieben wurde und wie er für die Herstellung des erfindungsgemäßen Halbleiterbauelements 4 (nicht gezeigt) verwendet werden kann. Hier ist (t.Bu-O-CO)2O als thermisch labile Gruppe in die Polymerhauptkette eingebaut worden, die sich unterhalb von Tg des Polymeren zersetzt und so zur Bildung der Poren im Größenbereich von nm führt.
  • 3 zeigt ein Halbleiterbauelement 4, welches zumindest teilweise mit einer organischen Substanz beschichtet wurde, aus welcher in zwei weiteren Verfahrensschritten die Schicht 1 aus Polymerschaum gebildet wird. In diesem Beispiel wurde die Schicht 1 auf der Oberfläche des Halbleiterchips 5 und der oberen und unteren Oberfläche des Substrats 2 bzw. Chipträgers aufgebracht. Auch ist hier der Halbleiterchip 5 bereits durch Leitungsdrähte 6 mit dem Substrat 2 elektrisch verbunden worden.
  • In 4 ist schematisch die Bildung der Schicht 1 aus Polymerschaum in den zwei sich dem in 3 dargestellten Verfahrensschritt anschließenden Verfahrensschritten gezeigt. Von oben nach unten betrachtet, ist in dieser Figur die Schicht 1 aus einer organischen Substanz, welche Polymere und funktionale organische Moleküle, die nach dem Aufbringen zu einer Polymerschicht reagieren und vernetzen, als durchgehender schwarzer Balken dargestellt, was dem Zustand der in 3 dargestellten Beschichtung widerspiegelt. Unter Wärmeeinwirkung, wobei die Temperatur unterhalb von 200 °C gehalten wird, kommt es während dem Aushärten der Schicht 1 zu ei ner Abspaltung beispielsweise von CO, CO2 und anderen sich bei höheren Temperaturen abspaltenden Molekülsegmenten oder thermolabilen Gruppen. Diese treiben aus dem Material aus und hinterlassen Poren 3 in Form von Hohlräumen im überwiegend sub-μm-Größenbereich. In einem weiteren Verfahrensschritt, welcher unter Einwirkung von Temperaturen oberhalb von 200 °C durchgeführt wird, vernetzt dann der so gebildete Polymerschaum zu einer festen Masse bzw. Schicht 1 mit feinsten Poren 3 bzw. Hohlräumen.
  • In 5 ist eine schematische Schnittansicht durch ein Halbleiterbauelement 4 mit einer Verkapselung bzw. einem Gehäuse 7 dargestellt, welches den Halbleiterchip 5, welcher auf einem Substrat 2 bzw. Chipträger angeordnet ist, umgibt. Die Grenzflächen des Substrats 2 und des Halbleiterchips 5 zu dem Gehäuse 7 sind mit einer Schicht 1 aus Polymerschaum beschichtet, so dass eine sehr gute Haftung der Pressmasse des Gehäuses 7 aus Epoxidharz darauf sichergestellt ist.
  • 6 zeigt schließlich zwei schematische Schnittansichten durch die Schicht 1 aus Polymerschaum beim Transferpressvorgang zur Bildung des Gehäuses 7 aus Epoxidharz. In 6a), welche den Beginn des Transferpressvorgangs darstellt, wird die Pressmasse mit Epoxidketten 8 auf die Oberfläche der Schicht 1 aus Polymerschaum, welche die Poren 3 aufweist, aufgebracht. Während dem Fortschreiten des Transferpressvorgangs, d. h. hier auch während dem Verkapselungsprozess des Halbleiterbauelements 4 (nicht dargestellt) mit der Epoxidharz-Pressmasse, können die Oligomerketten bzw. Epoxidketten 8 in die Poren 3 der Schicht 1 aus Polymerschaum hineindiffundieren, wie es in 6b) dargestellt ist. Dies erzielt, wie bereits erwähnt, neben der erhöhten physikalischen Haftung zwischen dem Polymerschaum und der Pressmasse auf grund der größeren Oberfläche und der Poren eines Schaums, auch eine feste mechanische Verankerung der Pressmasse.
    • 1
    Schicht
    2
    Substrat
    3
    Poren
    4
    Halbleiterbauelement
    5
    Halbleiterchip
    6
    Leitungsdrähte
    7
    Gehäuse
    8
    Epoxidketten

Claims (23)

  1. Verfahren zum Herstellen eines Halbleiterbauelements (4), wobei das Verfahren die Schritte aufweist: – Aufbringen einer Lösung einer organischen Substanz auf ein Substrat (2), insbesondere auf einen Chipträger, wobei die organische Substanz Polymere und funktionale Moleküle aufweist, die geeignet sind, zu einer Schicht (1) aus Polymerschaum zu reagieren und vernetzen; – Erzeugen des Polymerschaums durch Anwenden von Wärme auf die organische Substanz, wobei die Temperatur unterhalb von 200 °C gehalten wird; – Vernetzen des Polymerschaums durch Anwenden von Wärme auf den Polymerschaum, wobei die Temperatur oberhalb von 200 °C gehalten wird; – Verkapseln eines auf dem Substrat (2) angeordneten Halbleiterchips (5) mit einem Kunststoffmaterial.
  2. Verfahren nach Anspruch 1, wobei ein Schritt des Herstellens einer elektrischen Verbindung zwischen dem Chipträger und dem auf dem Chipträger angeordneten Halbleiterchip (5) vor dem Aufbringen der Lösung auf den Chipträger durchgeführt wird.
  3. Verfahren nach Anspruch 1, wobei ein Schritt des Herstellens der elektrischen Verbindung zwischen dem Chipträger und dem auf dem Chipträger angeordneten Halbleiterchip (5) nach dem Aufbringen der Lösung auf den Chipträger durchgeführt wird.
  4. Verfahren nach Anspruch 2 oder 3, wobei der Schritt des Herstellens der elektrischen Verbindung mittels eines Die-/Wire-Bonden-Prozesses durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei als organische Substanz ein Polyimid oder ein Hochleistungsthermoplast verwendet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei als organische Substanz ein Blockcopolymer verwendet wird, bei welchem der Schaum durch die thermische Zersetzung einer thermolabilen Co-Komponente entsteht.
  7. Verfahren nach Anspruch 6, wobei die thermolabile Co-Komponente Polypropylenoxid ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Schicht (1) aus Polymerschaum mit Poren (3) in einer Größenordnung hergestellt wird, welche überwiegend im sub-μm-Bereich liegt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei als Kunststoffmaterial zum Verkapseln des Halbleiterchips (5) ein Duroplast, insbesondere Epoxidharz oder ein Silikonharz, verwendet wird.
  10. Verfahren nach Anspruch 9, wobei das Verkapseln mit einer Epoxidharzpressmasse mittels eines Transferpressvorgangs durchgeführt wird.
  11. Halbleiterbauelement (4), welches einen auf einem Substrat (2), insbesondere auf einem Chipträger, angeordneten Halbleiterchip (5) und ein Gehäuse (7), welches den Halbleiterchip (5) zumindest teilweise umgibt, aufweist, dadurch gekennzeichnet, dass der Chipträger zumindest teilweise mit einer Schicht (1) aus Polymerschaum versehen ist.
  12. Halbleiterbauelement (4) nach Anspruch 11, dadurch gekennzeichnet, dass die Schicht (1) aus Polymerschaum auf dem Chipträger an den Grenzoberflächen zu dem Gehäuse (7) vorgesehen ist.
  13. Halbleiterbauelement (4) nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der Chipträger aus Metall hergestellt ist.
  14. Halbleiterbauelement (4) nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der Chipträger aus Keramik oder Polymer hergestellt ist.
  15. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Schicht (1) aus Polymerschaum eine Dielektrizitätskonstante von ε < 3, insbesondere < 1,5 aufweist.
  16. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Schicht (1) aus Polymerschaum aus Polyimid oder einem Hochleistungsthermoplast hergestellt ist.
  17. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Schicht (1) aus Polymerschaum aus einem Blockcopolymer hergestellt ist, bei welchem der Schaum durch die thermische Zersetzung einer thermolabilen Co-Komponente entsteht.
  18. Halbleiterbauelement (4) nach Anspruch 17, dadurch gekennzeichnet, dass die thermolabile Co-Komponente Polypropylenoxid ist.
  19. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass die Schicht (1) aus Polymerschaum Poren (3) in einer Größenordnung aufweist, welche überwiegend im sub-μm-Bereich liegt.
  20. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, dass das Gehäuse (7) aus einem Kunststoffmaterial hergestellt ist.
  21. Halbleiterbauelement (4) nach Anspruch 20, dadurch gekennzeichnet, dass das Kunststoffmaterial ein Duroplast, insbesondere ein Epoxidharz oder ein Silikonharz, ist.
  22. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 21, dadurch gekennzeichnet, dass das Gehäuse (7) mittels eines Transferpressvorgangs hergestellt ist.
  23. Halbleiterbauelement (4) nach einem der Ansprüche 11 bis 22, dadurch gekennzeichnet, dass die Schicht (1) aus Polymerschaum eine Dicke in einem Bereich zwischen 2 nm – 10 μm aufweist.
DE102005010272A 2005-03-03 2005-03-03 Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements Withdrawn DE102005010272A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005010272A DE102005010272A1 (de) 2005-03-03 2005-03-03 Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
US11/817,520 US8178390B2 (en) 2005-03-03 2006-02-20 Semiconductor component and production method
PCT/DE2006/000308 WO2006092117A1 (de) 2005-03-03 2006-02-20 Halbleiterbauelement sowie verfahren zum herstellen eines halbleiterbauelements
US12/178,307 US7781887B2 (en) 2005-03-03 2008-07-23 Semiconductor device including an interconnect
US13/461,202 US8440733B2 (en) 2005-03-03 2012-05-01 Semiconductor component and production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005010272A DE102005010272A1 (de) 2005-03-03 2005-03-03 Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102005010272A1 true DE102005010272A1 (de) 2006-09-14

Family

ID=36550619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005010272A Withdrawn DE102005010272A1 (de) 2005-03-03 2005-03-03 Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (3)

Country Link
US (3) US8178390B2 (de)
DE (1) DE102005010272A1 (de)
WO (1) WO2006092117A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114808A1 (de) 2014-10-13 2016-04-14 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US20110193211A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface Preparation of Die for Improved Bonding Strength
US9120898B2 (en) 2011-07-08 2015-09-01 Baker Hughes Incorporated Method of curing thermoplastic polymer for shape memory material
US20130012635A1 (en) * 2011-07-08 2013-01-10 Baker Hughes Incorporated Cured thermoplastic polymer for shape memory material and articles formed therefrom
US8939222B2 (en) 2011-09-12 2015-01-27 Baker Hughes Incorporated Shaped memory polyphenylene sulfide (PPS) for downhole packer applications
US8829119B2 (en) 2011-09-27 2014-09-09 Baker Hughes Incorporated Polyarylene compositions for downhole applications, methods of manufacture, and uses thereof
US9144925B2 (en) 2012-01-04 2015-09-29 Baker Hughes Incorporated Shape memory polyphenylene sulfide manufacturing, process, and composition
US9313897B2 (en) * 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
US9707642B2 (en) 2012-12-07 2017-07-18 Baker Hughes Incorporated Toughened solder for downhole applications, methods of manufacture thereof and articles comprising the same
US9303327B2 (en) 2013-01-10 2016-04-05 Infineon Technologies Ag Electric component with an electrophoretically deposited film
DE112013007691T5 (de) * 2013-12-17 2016-09-22 Mitsubishi Electric Corporation Leistungshalbleitermodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054651A (en) * 1996-06-21 2000-04-25 International Business Machines Corporation Foamed elastomers for wafer probing applications and interposer connectors
WO2004114374A2 (en) * 2003-05-23 2004-12-29 National Starch And Chemical Investment Holding Corporation Method of using pre-applied underfill encapsulant

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5241191A (en) * 1975-09-30 1977-03-30 Wataru Shiratori Apparatus for regeneration of used catalysts such as activated charcoa l
JPS62185346A (ja) * 1986-02-08 1987-08-13 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPS6380554A (ja) * 1986-09-25 1988-04-11 Toshiba Corp 樹脂封止半導体装置
US5122858A (en) 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
JPH05204119A (ja) 1990-11-01 1993-08-13 Seiko Epson Corp 画像形成装置
JP2531906B2 (ja) * 1991-09-13 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 発泡重合体
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
JPH06218534A (ja) 1993-01-25 1994-08-09 Sharp Corp レーザ光加熱装置
US5296701A (en) 1993-04-19 1994-03-22 Owens-Brockway Glass Container Inc. Apparatus for inspecting containers having a dual optical transmission means, a dual light sensing means and a rotating head
TW310481B (de) * 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JPH10312980A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体装置の製造方法
KR100259489B1 (ko) * 1997-09-12 2000-06-15 김충섭 폴리이미드 발포체의 제조방법
US6326241B1 (en) 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
AU756688B2 (en) 1998-06-05 2003-01-23 Georgia Tech Research Corporation Porous insulating compounds and method for making same
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US7276788B1 (en) * 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
JP3750444B2 (ja) * 1999-10-22 2006-03-01 セイコーエプソン株式会社 半導体装置の製造方法
EP1215724B1 (de) * 2000-11-20 2012-10-31 Texas Instruments Incorporated Bonddrahtverbundene Halbleiteranordnung mit niedriger Kapazitätskopplung
US6840777B2 (en) 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
US6670285B2 (en) * 2001-03-14 2003-12-30 International Business Machines Corporation Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
JP3987294B2 (ja) * 2001-03-16 2007-10-03 株式会社東芝 オフセット補償回路
DE10221503A1 (de) * 2002-05-14 2003-11-27 Infineon Technologies Ag Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
DE10227059A1 (de) 2002-06-17 2004-01-15 Infineon Technologies Ag Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP2005026363A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体装置とその製造方法
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
WO2005071741A2 (de) 2004-01-27 2005-08-04 Infineon Technologies Ag Haftvermittelnde organische beschichtungen in halbleitergehäusen
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
US7329617B2 (en) * 2004-12-22 2008-02-12 Asm Assembly Automation Ltd. Coating for enhancing adhesion of molding compound to semiconductor devices
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054651A (en) * 1996-06-21 2000-04-25 International Business Machines Corporation Foamed elastomers for wafer probing applications and interposer connectors
WO2004114374A2 (en) * 2003-05-23 2004-12-29 National Starch And Chemical Investment Holding Corporation Method of using pre-applied underfill encapsulant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114808A1 (de) 2014-10-13 2016-04-14 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014114808B4 (de) 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls

Also Published As

Publication number Publication date
US20120223424A1 (en) 2012-09-06
US20080220567A1 (en) 2008-09-11
WO2006092117A1 (de) 2006-09-08
US20080277801A1 (en) 2008-11-13
US8178390B2 (en) 2012-05-15
US7781887B2 (en) 2010-08-24
US8440733B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
DE102005010272A1 (de) Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE2202337C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102009044863B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102011113781B4 (de) Verfahren zur Herstellung einer Vorrichtung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102005025465A1 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102014107909A1 (de) Leiterplatten und Verfahren zu deren Herstellung
DE112011103323T5 (de) Kunststoffzusammensetzung
EP1040519A1 (de) Kunststoffverbundkörper
EP1324386A1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
DE102006041610B3 (de) Metallisierte Kunststoffoberfläche und Verfahren zum Bearbeiten von metallisierten Kunststoffoberflächen
DE102015223443A1 (de) Elektrische Vorrichtung mit einer Umhüllmasse
DE102006017115A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102013112029B4 (de) Halbleiterbauelement mit Kapselung
DE102009000883B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
EP1817945A1 (de) Substrat
DE102021104671B4 (de) Verbundwerkstoff mit Füllstoffpartikeln mit morphologischer Haftvermittlerhülle auf einem Kern
DE102015223466A1 (de) Elektrische Vorrichtung mit einer Umhüllmasse
DE102013101598B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102004032605A1 (de) Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
DE102007004844B4 (de) Verfahren zur Herstellung eines Bauteils und Bauteil
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee