DE2202337C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2202337C3
DE2202337C3 DE2202337A DE2202337A DE2202337C3 DE 2202337 C3 DE2202337 C3 DE 2202337C3 DE 2202337 A DE2202337 A DE 2202337A DE 2202337 A DE2202337 A DE 2202337A DE 2202337 C3 DE2202337 C3 DE 2202337C3
Authority
DE
Germany
Prior art keywords
substrate
semiconductor body
replaced
liquid
chosen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2202337A
Other languages
English (en)
Other versions
DE2202337B2 (de
DE2202337A1 (de
Inventor
Wolter Geppienus Eindhoven Gelling (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2202337A1 publication Critical patent/DE2202337A1/de
Publication of DE2202337B2 publication Critical patent/DE2202337B2/de
Application granted granted Critical
Publication of DE2202337C3 publication Critical patent/DE2202337C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/40—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem zwischen Teilen eines leitenden Musters auf einer Oberfläche eines Halbleiterkörper und Teilen eines lei.enden Muslers ■iiif einer Oberfläche eines Substrats eine elektrisch leitende Verbindung hergestellt wird, hei dem anschlie !Semi in den freien Zwischenraum /wischen dein Halbleiterkörper und dem Substrat eine I liissitrkeit eingebracht iiiul durl dun h Härtung in eine isolierende ll.iltschichl umgewandelt wird, die ilen I lalblriierkor |>er und d.is Substrat niei !i.inr.i-|i niilein.iniler ν π hiiulel.
I )ii (leni'l'.-.-s Verlalircn ι·,ι air, drr MS IiII M't bekannt.
Aus der DE-AS 12 71232 ist ein Verfahren zur Herstellung einer Halbleiteranordnung bekannt, bei dem zwischen Teilen eines leitenden Musters auf einer r> Oberfläche eines Halbleiterkörpers und Teilen eines leitenden Musters auf einer Oberfläche eines Substrats eine elektrisch leitende Verbindung hergestellt wird und bei dem anschließend der Halbleiterkörper und das Substrat die einige μπι voneinander beabstar-iet sind
ι.) mit einem Kunststoff vergossen werden.
Aus der DE-OS 19 03 098 ist das härtbare Kunstharz gemäß Anspruch 3 bekannt.
Aus der niederländischen Patentanmeldung 69 15 992 ist bekannt, daß ein Halbleiterkörper, auf dem ein
ι - leitendes Muster angebracht ist, mit einer isolierenden Leimschicht versehen werden kann, mit deren Hilfe der Halbleiterkörper auf einer Kunststoffolie festgeleimt wird. Anschließend werden entsprechende Teile der leitenden Muster auf dem Halbleiterkörper und auf der
."ι Kunststoffolie miteinander verbunden, wonach die Leimschicht ausgehärtet wird.
Das in der erwähnten Patentanmeldung beschriebene Verfahren hat den Nachteil, daß auch auf die noch miteinander zu verbindenden Teile der leitenden Muster
-·■ Leim gelangt, der von diesen Teilen dadurch entfernt werden muß, daß der Halbleiterkörper und das Substrat gegeneinandergedrückt werden. Eine derartige Entfernung kann unvollständig sein. Leimreste bewirken oft, insbesondere, wenn entsprechende Teile der leitenden
'■» Muster auf thermischem Wege miteinander verbunden werden, wobei Zersetzung dieser Reste auftreten kann, daß die hergestellten Verbindungen ungünstige elektrische und mechanische Eigenschaften aufweisen. Außerdem ist es erwünscht, daß die isolierende Haftschicht
ii eine passivierende Wirkung auf den Halbleiterkörper ausübt.
Bei dem aus der US-PS 3341649 bekannten Verfahren zur Herstellung einer Halbleiteranordnung wird zwischen einem Halbleiterkörper und einem
in Substrat ein schmelzflüssiges Glas eingebracht, das nach Abkühlung aushärtet und eine mechanisch feste Verbindung zwischen Halbleiterkörper und Substrat herstellt. Ein Nachteil dieses Verfahrens ist, daß bei der Verarbeitung von Glas einer gewünschten niedrigen
■'■> Viskosität immer hohe Temperaturen auftreten, da Gläser hohe Erweichungspunkte haben. Diese hohen Temperaturen können sich auf die Eigenschaften eines empfindlichen Halblciterkristalls nachteilig auswirken.
Der Erfindung liegt die Aufgabe zugrunde, eine
·" passivierende und isolierende Haftschicht zu schaffen, die den elektrischen Kontakt /wischen Halbleiterkörper und Substrat nicht beeinträchtigt und bei Temperaturen herstellbar ist, die sich auf das Halbleitermaterial nicht nachteilig auswirken.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß als Flüssigkeit ein aushärtbarcs Kunstharz verwendet wiril und daß die Öffnung /wischen dem Substrat und dem I lalblcitcrkörpcr derart gewählt wird, daß das flüssige Kunstharz durch K;.pillarkräfle über die
"" öffnung in den Zwischenraum zwischen dem Substrat und dem I lalblcitcrkörper iiiifsati^har ist,
Her Erfindung liegt die Erkenntnis zugrunde, daß I laflverfahien mit geeigneten I laftmalermlicn gefunden werden können, bei denen die miteinander /u
■ · verbindenden (eile der leitenden Muster, du: steis mogln list sauber sein müssen, nicht mit Leim oder I lal'tmaterial überzogen » < ι den.
I'H' mil dem Verlahrvn uai H der Erfindung cr/ielten
Vorteile bestehen insbesondere darin, daß die miteinander zu verbindenden Teile der leitenden Muster saubergehalten werden können. Das Aufsaugen der Flüssigkeit über eine öffnung zwischen dem Halbleiterkörper und dem Substrat erfolgt dank der geringen Abmessungen der öffnung durch Kapillarwirkung. Die Abmessung der öffnung zwischen dem Halbleiterkörper und dem Substrat wird gemäß einer weiteren Ausbildung der Erfindung zwischen 1 μιη und 100 μπι gewählt.
Das kapillare Aufsaugen der Flüssigkeit weist im Vergleich zu dem Herauspressen des überflüssigen Leimes nach dem bekannten Stand der Technik den zusätzlichen Vorteil auf, das bei dem Verfahren gemäß der Erfindung die Menge an überflüssigem und für die Haftung nicht brauchbarem Material auf ein Mindestmaß beschränkt werden kann, weil die Flüssigkeit vorzugsweise örtlich mit der öffnung zwischen dem Halbleiterkörper und dem Substrat in Kontakt gebracht werden kann und trotzdem praktisch den ganzen freien Raum zwischen dem Halbleiterkörper und dem Substrat ausfüllen kann.
Bei der Wahl der Flüssigkeit ist es wichtig, daß sich beim Aushärten keine erheblichen Formänderungen, z. B. durch das Herausdampfen eines Lösungsmittels, ergeben, wodurch das Ausfüllen des freien Raumes zwischen dem Halbleiterkörper und dem Substrat und somit die mechanische Verbindung unvollständig wäre und ein elektrischer Kurzschluß zwischen den leitenden Mustern auftreten könnte.
Gemäß einer weiteren Ausgestaltung der Erfindung enthält die Flüssigkeit eine organische Epoxydverbindung und ein Silan, von dem mindestens ein Wasserstoffatom durch eine Aminoalkylgruppe und mindestens ein Wasserstoffatom durch eine — OR-Gruppe ersetzt ist, wobei O = Sauerstoff und R = ein Kohlenwasserstoffradikal ist. Der günstige Effekt einer derartigen Flüssigkeil ist wahrscheinlich einerseits auf die Haftung eines solchen Silans an oxidischen Oberflächen durch Reaktion der OR-Gruppe mit auf diesen Oberflächen vorhandenen Hydroxylgruppen und andererseits auf die Haftwirkung organischer Epoxydverbindungen auf z. B. aus einem hochmolekularen organischen Sioff bestehende Substrate sowie auf die Reaktion der Aminoverbindungen mit der Epoxydverbindung während der Aushärtung zurückzuführen. |cdenf?lls weist eine die erwähnte Aminoverbindung enthaltende Haftschicht eine stark passiviercnde Wirkung auf, was von besonderer Bedeutung ist für diejenige Seite des Halbleiterkörpers, auf der sich das leitende Muster befindet und die dem Substrat zugewandt ist.
Gemäß einer Weiterbildung der Erfindung wird ein Aminoalkylsilan, in dem mindestens drei an Silicium gebundene Wasserstoffatome durch — OR-Gruppen ersetzt sind, bevor es mit der organischen Epoxydverbindung zusammengefügt wird, in Gegenwart von Wasser mit einem Silan zur Reaktion gebracht, in dem mindestens ein Wasserstoffatom durch ein Kohlenwas scrstoffradikal ersetzt ist und mindestens drei an Silicium gebundene Wasserstoffatome durch -OR Gruppen ersetzt sind.
Hei dieser Reaktion bilden sich polymere Siloxane. Die polymeren Siloxariverbindungen ergeben zusammen mil tier Fpoyvdverbindung eine besonders gut isolierende Haftschicht in dem freien Raum /wischen dem I lalhleilerkörprr und dem Substrat, während .im Ii die Passivierung des I lalhleiU'rkorpers ills ansge/euh ni'l /Ii heu 'achten ist
In einer weiteren Ausgestaltung der Erfindung wird für das Verhältnis zwischen der Anzahl Aminoalkylsilanmoleküi'e und der Anzahl Kolenwasserstoffsilanmr,-leküle ein Wert von etwa 1 : 3 gewählt. Bei diesem Wert werden optimale Eigenschaften der Haftschicht erhalten. Bei einer derartigen Zusammensetzung besteht die Flüssigkeit zu etwa 50 Gew.-% aus dem polymerisieren Siloxan.
Als Epoxydverbindung lassen sich beispielsweise übliche Verbindungen, wie der Diglycidyläther von 4,4'-Diphenyiolpropan-2^', verwenden.
Gemäß einer Weiterbildung der Erfindung wird eine biegsame Folie als Substrat gewählt.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.
Die Figur zeigt schematisch einen Schnitt durch eine Halbleiteranordnung in einer Stufe der Herstellung nach dem erfindungsgemäßen Verfahren.
Eine derartige Stufe wird z. B. mit Hilfe üblicher Planartechniken erreicht, wobei du:^ii Photoätz- und Diffusionsvorgänge an die HaIbIeUe1 oberfläche 9 grenzende Gebiete entgegengesetzter Leitfähigkeitstypen in einem Halbleiterkörper 1 gebildet werden. Die Oberfläche 9 des Halbleiterkörpers 1 und die Oberfläche IC eines Substrats 2 werden ebenfalls durch Photoätzvorgänge mit leitenden Mustern 3 bzw. 4 versehen. Die Oberfläche 9 des Halbleiterkörpers I und die Oberfläche 10 des Substrats 2 verden durch eine isolierende Haftschicht 7 mechanisch miteinander verbunden, während zwischen hervorragenden Teilen 5 des reitenden Musters 3 auf der erwähnten Oberfläche 9 des Halbleiterkörpers 1 und Teilen des leitenden Musters 4 auf der erwähnten Oberfläche 10 des Substrats 2 eine elektrische leitende Verbindung, z. B. durch Löten oder durch eine Ultraschallbehandlung, hergestellt wird.
Zunächst wird die elektrisch leitende Verbindung zwischen dem Halbleiterkörper 1 und dem Subs:rat 2 hergestellt, wonach in den freien Raum zwischen dem Halbleiterkörper und dem Substrat eine Flüssigkeit durch Kapillarwirkung aufgesaugt wird, die durch Aushärtung in die isolierende Haftschicht 7 umgewandelt wird. Der Abstand zwischen den Oberflächen 9 und 10 beträgt ζ. Β.20μπι.
Verstärkte Teile können sich auch oder lediglich auf dem Substrat befinden und können aus Seitenflächen 8 des Halbleiterkörpers hervorragsn.
Das Substrat besteht z. B. aus einer Polyimid-Kunststoffolie; sie kann aber auch aus einem keramischen Material,z. B. Aluminiumoxid,bestehen.
Bei dem beschriebenen Verfahren wird die obere Fläche 11 des Halbleitcrkörpers I frei gelassen und kann frit ;inem Stromleiter versehen oder mit einer geeigneten Wärmeabfuhr verbunden werden.
Erwünschtenfalli> wird das leitende Mus'.er 4 mit Stromleitern versehen, wodurch es sich zur Montage in einer Umhüllung oder auf einer Platte eignet.
Das Verfahren kann gegebenenfalls derart durchgeführt werden, daß mehrere Halbleiterkörper mit einem langgestreckten Folienband verbunden werden und das Folienband in "feile mit einem oder mehreren Halbleiter!·, 'ipern geleilt wird.
Die erwähnte Flüssigkeit wild / U dadurch erhallen, daß man ein Silan, in ilem mindestens ein Wassersiuffatoin durch eine Aminu.ilk^lgni|>pe ersetzt r.t und in dem mindestens drei aiiSiii1 μιιί jvbi'iideiii1 '
atome durch -< >K (inn im-n ei l/l -."id. m'i j ι
0 = Sauerstoff und R = ein Kuhlenwassersloffradikal. z. B. n-Aminopropyltriäthoxymonosilan. ist, in Gegenwart von Wasser mit einem Silan reagieren läßt, in dem mindestens ein Wasserstoffatom durch ein Kohlcnwasserstoffradikal ersetzt ist und mindestens drei an Silicium gebundene Wasserstoffatorne durch -OR-Gruppen, z. B. Phenyltriäthoxymonosilan, ersetzt sind. Das Molverhältnis zwischen dem Aminopropylsilan und dem Phenylsilan beträgt etwa 1 : 3.
Die erwähnte Reaktion zwischen zwei Silanen geht z. B. auf folgende Weise vor sich.
In ein Glasgefäß werden 22,1 g (0,1 Mol y-Aminopropyltriäthoxysilan und 72,3 g (0,3 Mol) Phenyltriätho»;ysilan eingewogen. Dann werden 10 ml einer Lösung von Wasser in absolutem Aethanol (16,2 g Wasser zu KX) ml insgesamt) zugesetzt; diese 10 ml enthalten 0,09 Mol HjO. Das Gefäß wird mit einem eingeschliffenen Stopfen verschlossen, der eine offene Kapillare aufweist, wonach es 4 Stunden lang in einem Ofen bei 100° bis 1100C erhitzt wird. Das Gefäß wird einmal pro Viertelstunde geschwenkt. Dann wird gekühlt, wonach wieder 0,09 Mol H2O in alkoholischer Lösung zugesetzt und aufs neue 4 Stunden lang auf 100" bis 110°C erhitzt wird. Diese Behandlung wird noch zweimal wiederholt, mit dem Unterschied, daß das letzte Mal 8 Stunden lang auf 125" bis 130" C erhitzt wird. Das zugesetzte sowie das bei der Reaktion freigesetzte Aethanol verdampft über die Kapillare wobei praktisch keine Luft in die Kapillare eindringen kann. Die letzten Aethanolspuren werden nach Ablauf der Reaktion aus dem Gefäß dadurch ausgetrieben, daß das Gefäß auf 130° bis 150°C erhitzt wird, während über eine gesonderte Zuführung trockener Stickstoff über den Rückstand in dem Gefäß geführt wird. Der Rückstand in dem Gefäß sieht einem dünnen öl ähnlich und hat ein Gewicht von 67 bis 67.5 g. was nahezu dem theoretisch auf Grund der zugesetzten Wassermenge und der erfolgten Reaktion zu erwartenden Gewicht entspricht. 399 g des Rückstandes enthält
1 G (Grammatom) an Stickstoff gebundenen Wasser
stoff und ein Stickstoffatom weist zwei direkt -»n wird, gebundene Wasserstoffatome auf.
3.39 g des Rückstandes werden dann sorgfältig mit 2.2 g des getrockneten Diglycidyläthers von 4,4'Diphenylolpropan-2.2' gemischt, dessen Äquiva'entgewicht etwa 185 betragt. Die resultierende flüssigkeit wird in einer verschlossenen Polythcnflaschc 15 bis 30 Minuten lang auf 50' bis 60' C erhitzt, um eine gewisse Vorpolymerisation /11 erhalten. Während dieser Vorerhitzung steigt die Viskosität in Abhängigkeit von der Erhitzungstemperatur und dauer an. Dann wird ein sehr kleiner Tropfen der Flüssigkeit mit Hilfe einer Mikrotropfpipette neben dem Halbleiterkörper auf das Substrat gebracht, nachdem /wischen dem Halbleiterkörper und dem Substrat die leitende Verbindung hergestellt ist. Der Halbleiterkörper und das Substrat sind beim Aufbringen des Tropfens auf 70r bis 80" C vorerhitzt. Sobald der Tropfen mit einem Rand des Halbleiterkörpers in Kontakt gebracht wird, kriecht es zwischen den Körper und das Subsirat.
Die Flüssigkeit geliert in 10 bis 15 Minuten bei 125"C zu einei nicht mehr klebrigen Masse, <·ο daß danach das Gefüg'j von Halbleiterkörper und /.. H. Kunststoffoliesubstrat gespült und weiter bei 125"C während 16 bis 24 Stunden ausgehärtet werden kann.
Bei Passivierungsvorgängen hat sich herausgestellt, daß die Stromverstärkung und der Leckstrom von Transistoren sich nur in geringem Maße ändern, wenn die halbleiteranordnung 500 Stunden lang auf 65T und bei 45% relativer Feuchtigkeit gehalten wird.
ist z. B. auch möglich, statt der das Aminoalkylsilan
rui die Epoxydverbindung enthaltenden Flüssigkeit eine ein Acrylsilan und eine Styrenverbindung mit einem Beschleuniger auf Perioxydbasis enthaltende Flüssigkeit anzuwenden.
Auch kann neben der Epoxydverbindung ein Härtungsmittel, z. B. vom AnhydriJtyp, Anwendung finden.
Im allgemeinen werden günstige Ergebnisse erzielt, wenn das Verhältnis zwischen der Anzahl y-Aminopropyltriäthoxysilanmoleküle und der Anzahl Phenyltriäthoxysilanmoleküle zwischen 2 : 1 und 1 :5 gewählt
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem zwischen Teilen eines leitenden Musters auf einer Oberfläche eines Halbleiterkörpers und Teilen eines leitenden Musters auf einer Oberfläche eines Substrats eine elektrisch leitende Verbindung hergestellt wird, bei dem anschließend in den freien Zwischenraum zwischen dem Halbleiterkörper und dem Substrat eine Flüssigkeit eingebracht und dort durch Härtung in eine isolierende Haftschicht umgewandelt wird, die den Halbleiterkörper und das Substrat mechanisch miteinander verbindet, dadurch gekennzeichnet, daß als Flüssigkeit ein aushärsbares Kunstharz verwendet wird, und daß die öffnung zwischen dem Substrat (2) und dem Halbleiterkörper (1) derart gewählt wird, daß das flüssige Kunstharz durch Kapillarkräfte über die öffnung in den Zwischenraum zwischen dem Substrat und dem Halbleiterkörper aufsaugbar ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Abmessung der öffnung zwischen dem Halbleiterkörper (1) und dem Substrat (2) zwischen 1 μπι und 100 μπι gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das aushäf-tbare Kunstharz eine organische Epoxyverbindung und ein Silan enthält, in dem mindestens ein Wasserstoffatom durcli eine Aminoalkylgruppe und mindestens ein Wasserstoffatom durch eine -OR-Gruppe ersetzt ist, wobei O = Sauerstoff und R = ein Kohlenwasserstoffradikal ist.
4. Verfahren nach Anspruch 3 dadurch gekennzeichnet, daß ein Amiivoalk'-Viilan, in welchem mindestens drei an Silicium gebundene Wasserstoffatome durch — OR-Gruppen ersetzt sind, bevor es mit der organischen Epoxyverbindung zusammengefügt wird, in Gegenwart von Wasser mit einem Silan zur Reaktion gebracht wird, in welchem mindestens ein Wasserstoffatom durch ein Kohlcnwasserstoffradikal ersetzt ist und mindestens d.rei an Silicium gebundene Wasserstoffatome durch — OR· Gruppen ersetzt sind.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für das Verhältnis zwischen der Anzahl Aminoalkylsilanmoleküle und der Anzahl Kchlenwasscrstoffsilanmoleküle ein Wert von etwa I : 3 gewählt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Substrat (2) eine biegsame Folie gewählt wird.
DE2202337A 1971-02-05 1972-01-19 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2202337C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7101601.A NL158025B (nl) 1971-02-05 1971-02-05 Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.

Publications (3)

Publication Number Publication Date
DE2202337A1 DE2202337A1 (de) 1972-08-17
DE2202337B2 DE2202337B2 (de) 1979-05-10
DE2202337C3 true DE2202337C3 (de) 1980-01-24

Family

ID=19812418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2202337A Expired DE2202337C3 (de) 1971-02-05 1972-01-19 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (10)

Country Link
US (1) US3811183A (de)
JP (1) JPS5137145B1 (de)
AU (1) AU463626B2 (de)
CA (1) CA964381A (de)
DE (1) DE2202337C3 (de)
FR (1) FR2124488B1 (de)
GB (1) GB1362603A (de)
HK (1) HK59176A (de)
IT (1) IT951756B (de)
NL (1) NL158025B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111034A (en) * 1980-12-10 1982-07-10 Hitachi Ltd Semiconductor device and its manufacture
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US5087961A (en) * 1987-01-28 1992-02-11 Lsi Logic Corporation Semiconductor device package
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
FR2704691B1 (fr) * 1993-04-30 1995-06-02 Commissariat Energie Atomique Procédé d'enrobage de composants électroniques hybrides par billes sur un substrat.
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
US6132850A (en) * 1996-11-25 2000-10-17 Raytheon Company Reworkable, thermally-conductive adhesives for electronic assemblies
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
JP2000091285A (ja) * 1998-09-08 2000-03-31 Disco Abrasive Syst Ltd 半導体物品の研削方法
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
KR20100104911A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
USD941799S1 (en) * 2020-04-28 2022-01-25 Guangzhou OPSMEN Tech.Co., Ltd Electronic earmuff headphone
USD1024004S1 (en) * 2021-10-22 2024-04-23 Guangzhou OPSMEN Tech. Co., Ltd Electronic hearing protector

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3285802A (en) * 1962-03-01 1966-11-15 Owens Illinois Inc Glass aerosol bottles and method for making same
US3297186A (en) * 1962-07-24 1967-01-10 Owens Illinois Inc Transparent glass container and method of making same
GB1015909A (en) * 1963-12-30 1966-01-05 Gen Micro Electronics Inc Method of and product for packaging electronic devices
US3341649A (en) * 1964-01-17 1967-09-12 Signetics Corp Modular package for semiconductor devices
DE1298637B (de) * 1964-03-06 1969-07-03 Itt Ind Gmbh Deutsche Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same

Also Published As

Publication number Publication date
DE2202337B2 (de) 1979-05-10
US3811183A (en) 1974-05-21
HK59176A (en) 1976-10-01
IT951756B (it) 1973-07-10
AU3853972A (en) 1973-08-09
DE2202337A1 (de) 1972-08-17
GB1362603A (en) 1974-08-07
AU463626B2 (en) 1975-07-10
FR2124488B1 (de) 1975-10-24
NL7101601A (de) 1972-08-08
JPS5137145B1 (de) 1976-10-14
CA964381A (en) 1975-03-11
NL158025B (nl) 1978-09-15
FR2124488A1 (de) 1972-09-22

Similar Documents

Publication Publication Date Title
DE2202337C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0019802B1 (de) Im Siebdruck verarbeitbare und wieder entfernbare Lötmaskenzusammensetzung und Verfahren zum Herstellen einer wieder entfernbaren Lötmaske
DE3148786A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
CH656143A5 (de) Dichtungsmaterial fuer grundschichten bzw. grundplatten aus polymerfolien bei fluessigkristallanzeigen.
DE1569955A1 (de) Verfahren zum Verkleben von harzartigen Thermoplasten
EP0424376B1 (de) Isolierband zur herstellung einer mit einer heisshärtenden epoxidharz-säureanhydrid-mischung imprägnierten isolierhülse für elektrische leiter
DE102005010272A1 (de) Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
DE1810157B2 (de) Verfahren zur herstellung von organosiliciumharzen
DE2239145C3 (de) Verfahren zur Vorbehandlung einer Halbleiterplatte aus Galliumarsenid
EP0360037B1 (de) Dämpfungsmasse für Oberflächen-wellenbauelemente
DE2514139A1 (de) Verfahren zum herstellen eines kondensators
DE3045794A1 (de) Polyvanadiosiloxan und verfahren zu dessen herstellung
DE2342801C3 (de) Verfahren zum Beschichten von oxidierten, anorganischen Substraten mit Polyimid
DE1932305A1 (de) Verfahren zur Herstellung von Epoxydharzformstoffen
WO2005023876A2 (de) Integrierte schaltung und verfahren zur herstellung einer integrierten schaltung
DE3146103A1 (de) &#34;verfahren zur herstellung von anzeigeelektrodenschichten in elektrochromen anzeigevorrichtungen&#34;
DE916117C (de) Plastische Masse
DE1589862B2 (de) Gekapselte halbleiteranordnung
DE3813719A1 (de) Verfahren zur herstellung von waermebestaendigen, vernetzten epoxyharzen
EP0870310B1 (de) Kunststoffolien für folienkondensatoren und herstellungsverfahren
DE102020210680A1 (de) Haftvermittlungs-Verbundwerkstoff, Verfahren zum Herstellen eines Haftvermittlungs-Verbundwerkstoffs, Elektrische Vorrichtung, Verfahren zum Herstellen einer elektrischen Vorrichtung
DE69917729T2 (de) Filmförmiges Einkapselungsmaterial für elektronische Teile
DE852259C (de) Elektrischer Isolierstoff
DE3150337C1 (de) Verfahren zur Herstellung eines mit einer Schutzschicht überzogenen Substrats
CH494452A (de) Verfahren zur Herstellung eines isolierten elektrischen Gerätes

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee