JP2000091285A - 半導体物品の研削方法 - Google Patents

半導体物品の研削方法

Info

Publication number
JP2000091285A
JP2000091285A JP10253606A JP25360698A JP2000091285A JP 2000091285 A JP2000091285 A JP 2000091285A JP 10253606 A JP10253606 A JP 10253606A JP 25360698 A JP25360698 A JP 25360698A JP 2000091285 A JP2000091285 A JP 2000091285A
Authority
JP
Japan
Prior art keywords
wiring board
grinding
pellets
bumps
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10253606A
Other languages
English (en)
Inventor
Tokihiro Kaneda
時宏 金田
Shuichi Takizawa
修一 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP10253606A priority Critical patent/JP2000091285A/ja
Priority to US09/372,162 priority patent/US6309280B1/en
Priority to DE1999618503 priority patent/DE69918503T2/de
Priority to EP99116116A priority patent/EP0985494B1/en
Publication of JP2000091285A publication Critical patent/JP2000091285A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/061—Work supports, e.g. adjustable steadies axially supporting turning workpieces, e.g. magnetically, pneumatically
    • B24B41/062—Work supports, e.g. adjustable steadies axially supporting turning workpieces, e.g. magnetically, pneumatically between centres; Dogs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 表面にバンプが形成された半導体ウェーハの
裏面を研削する場合において、バンプの影響により研削
時にペレットが割れるのを防止し、バンプ保護用のテー
プの糊が付着しないようにしてペレットの品質を低下さ
せないようにし、配線基盤との間で断線が生じないよう
にする。 【解決手段】 半導体ウェーハの裏面を研削する前にダ
イシングして個々のペレットに分割し、個々のペレット
を配線基盤に固定し、強固に固定された状態でペレット
の上面を研削する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面にバンプが形
成された半導体物品の裏面を研削する方法に関し、詳し
くは、半導体ウェーハを個々のペレットに分割してから
ペレットの裏面を研削するようにした研削方法に関する
ものである。
【０００２】
【従来の技術】一般に、ＩＣ等の回路が形成された半導
体ペレットは、図８に示すように、所定間隔を置いて格
子状に配列された複数のストリートＳによって区画され
た多数の矩形領域を有する半導体ウェーハＷのストリー
トＳを縦横に切削（ダイシング）することにより形成さ
れるが、ダイシングされる前に、個々のペレットＰの放
熱性を高めるべく、または小型化に対応すべく、その裏
面が所定量研削される。
【０００３】半導体ウェーハＷの裏面６０を研削する際
は、図９に示すように、表面６１が研削装置のチャック
テーブル６２に吸着され、上方から回転する研削砥石６
３によって所定の押圧力が加えられる。
【０００４】このような研削は、半導体ペレットＰが、
ＣＳＰ（Chip Size Package）やＢＧＡ（Ball Grid Arr
ay）等の表面実装型パッケージに実装されたり、プリン
ト配線基盤にフリップチップ実装されたりするタイプの
ベアチップである場合も同様に行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、ＣＳＰ
やＢＧＡへの実装用、フリップチップ実装用の半導体ペ
レットＰの表面には、パッケージ等の配線基盤に設けら
れた電極との接続用の突起であるバンプが形成されてい
るため、バンプが形成されている表面がチャックテーブ
ル６２に支持されて裏面が研削されると、研削時の押圧
力によるバンプからの応力等によって半導体ウェーハＷ
が割れてしまうという問題がある。
【０００６】このような割れを防止するために、図１０
に示すように、半導体ウェーハＷの表面にバンプの高さ
を吸収できる程度の糊層を有するテープ６４を貼着し、
テープ６４が貼着された表面をチャックテーブル６２に
よって吸着して裏面を研削するという策も講じられてい
る。しかし、この手法によってもバンプの影響を完全に
取り除くのは困難であり、また、テープ６４の剥離後に
半導体ウェーハＷの表面に糊が付着してペレットの品質
を低下させるという問題もある。
【０００７】更に、例えば、バンプと配線基盤に設けら
れた電極とをボンディングし、そこに樹脂を充填して確
実にペレットを封止し、バンプと電極との導通を十分に
確保するには、バンプの高さは０．０９ｍｍ以上である
ことが要求されるが、半導体ウェーハＷの割れの可能性
を低減するために、通常バンプの高さは０．０５ｍｍ以
下に抑えられており、このためにボンディングが不十分
となってペレットと配線基盤の電極との間に断線が生じ
るという問題も生じる。
【０００８】このように、表面にバンプが形成された半
導体ウェーハの裏面を研削する場合においては、割れを
防止すること、テープの糊が付着しないようにしてペレ
ットの品質を低下させないこと、配線基盤との間で断線
が生じないようにすることに解決すべき課題を有してい
る。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の具体的手段として本発明は、表面にバンプが形成され
た半導体ウェーハの裏面を研削する前に該半導体ウェー
ハを個々のペレットに分割する分割工程と、個々のペレ
ットのバンプが形成されている側の面を配線基盤に対面
させ、バンプを介して配線基盤の所定領域にペレットを
接続して固定する一体化工程と、ペレットと配線基盤と
が一体になった状態で配線基盤を研削装置のチャックテ
ーブルに保持させてペレットの上面を所定量研削するペ
レット研削工程とから構成される半導体物品の研削方法
を提供するものである。
【００１０】そして、配線基盤は、表面実装対応の基盤
であることを付加的要件とするものである。
【００１１】このように構成される半導体物品の研削方
法によれば、配線基盤に実装後に半導体ペレットの上面
を研削するため、研削時には既に半導体ペレットが配線
基盤に強固に固定されており、研削砥石による押圧時の
応力が半導体ペレットの面に一様に分散されて面で吸収
されるようになる。また、バンプ保護用のテープを貼着
する必要もないため、従来のように半導体ウェーハに糊
が付着することがなくなる。
【００１２】また、研削時の応力が面で吸収されるた
め、従来のようにペレットの割れを防止するためにバン
プの高さが制限されるといったことがない。
【００１３】更に、１つの配線基盤に複数の半導体ペレ
ットを搭載して同時に上面を研削するようにしたため、
配線基盤単位に、即ち、最終製品単位に厚さを調整する
ことができる。
【００１４】また、ダイシング後に研削するようにした
ことにより、ダイシングによって半導体ペレットの裏面
に生じたチッピングを研削によって取り除くことができ
る。
【００１５】
【発明の実施の形態】本発明の実施の形態として、半導
体物品である半導体ペレットをＣＳＰ配線基盤にボンデ
ィングし、樹脂を充填して封止した後に半導体ペレット
の上面を研削する場合について説明する。
【００１６】まず最初に、例えば図１に示すダイシング
装置１０を用いて半導体ウェーハをダイシングして個々
の半導体ペレットに分割する。ダイシング装置１０にお
いては、半導体ウェーハＷは保持テープＴを介してフレ
ームＦに保持されてカセット１１に複数段に重ねて収納
される。
【００１７】フレームＦに保持された半導体ウェーハＷ
は、搬出入手段１２によってカセット１１から搬出さ
れ、仮置き領域１３に載置されてから、第一の搬送手段
１４に吸着されて第一の搬送手段１４が旋回動すること
によりチャックテーブル１５に搬送されて載置され、吸
引保持される。
【００１８】半導体ウェーハＷがチャックテーブル１５
に吸引保持されると、チャックテーブル１５がＸ軸方向
に移動してアライメント手段１６の直下に位置付けら
れ、パターンマッチング等の処理によって切削すべきス
トリートが検出され、ストリートと回転ブレード１７と
のＹ軸方向の位置合わせが行われる。こうして位置合わ
せがなされると、更にチャックテーブル１５がＸ軸方向
に移動し、回転ブレード１７の作用を受けて切削が行わ
れる。
【００１９】このような切削を図２に示すようにすべて
のストリートについて縦横に行うことによって、個々の
ペレットに分割される（分割工程）。そして、図２にお
いて拡大して示すように、個々のペレットＰの表面には
複数のバンプが形成されている。
【００２０】こうして分割されて形成されたペレットＰ
は、保持テープＴによってフレームＦに保持されたまま
の状態で第二の搬送手段１８によって洗浄領域１９に搬
送され、洗浄水による洗浄及びスピン乾燥が行われた
後、第一の搬送手段１４によって仮置き領域１３に載置
され、搬出入手段１２によってカセット１１に収納され
る。
【００２１】カセット１１に収納された半導体ウェーハ
Ｗは、ピックアップ工程にて個々の半導体ペレットごと
に保持テープＴから剥離される。そして、剥離された半
導体ペレットは、図３に示すように、バンプ２０が形成
されている側の面をＣＳＰ配線基盤２１に対面させ、バ
ンプ２０をＣＳＰ配線基盤２１に設けられた電極に接触
させ、ハンダ付け等によって複数のバンプ２０を所定の
電極にボンディングする。
【００２２】このように、従来とは異なり裏面の研削前
にボンディングを行うことにより、従来よりもボンディ
ングの際に半導体ペレットＰに厚みがあるため、ボンデ
ィング時の押圧力により半導体ペレットＰが破損するこ
とがなくなる。また、ボンディング時のＣＳＰ配線基盤
２１の熱膨張等により半導体ペレットＰとＣＳＰ配線基
盤２１との間に発生する応力によって、半導体ペレット
Ｐが破損することもなくなる。
【００２３】次に、図４に示すように、ボンディングに
よってバンプ２０の高さの分だけペレットＰとＣＳＰ配
線基盤２１との間にできた間隙に樹脂２３を充填して封
止することにより、ペレットＰがＣＳＰ配線基盤２１に
完全に固定されると共に、ボンディング部位における導
通を確実なものとする（一体化工程）。
【００２４】このようにして分割工程、一体化工程の順
に遂行されることにより、図５に示すように、複数の半
導体ペレットＰがＣＳＰ配線基盤２１に実装される。そ
して次に、実装された半導体ペレットＰの上面２２、即
ち、バンプ２０が形成されていない方の面を、例えば図
６、７に示す研削装置３０を用いてＣＳＰ配線基盤単位
に研削する。
【００２５】図６に示すように、研削装置３０の基台３
１には、ターンテーブル３２が回転可能に配設されてお
り、ターンテーブル３２上には２つのチャックテーブル
３３が設けられている。チャックテーブル３３には吸着
部３４が形成されており、ここにＣＳＰ配線基盤２１の
裏面が吸着される。このチャックテーブル３３は、図７
に示すように、ＣＰＵ３５の制御の下でサーボドライバ
３６によってエンコーダ３７及びサーボモータ３８が駆
動されることにより回転する構成となっている。
【００２６】基台３１の端部からは壁体３９が起立して
設けられており、壁体３９の内側の面には一対のレール
４０が垂直方向に併設されている。また、図７に示すよ
うに、壁体３９の外側の面には垂直方向にボールスクリ
ュー４１が配設されており、ＣＰＵ３５の制御の下でパ
ルスモータドライバ４２によって駆動されてパルスモー
タ４３が回転することによりボールスクリュー４１が回
転するのに伴って、ボールスクリュー４１に螺合された
可動部４４が上下動する。そして、可動部４４の上下動
によって、壁体３９を貫通して可動部４４と連結された
スライド板４５がレール４０に沿って上下動し、スライ
ド板４５の上下動によってスライド板４５に固定された
研削手段４６が上下動する構成となっている。
【００２７】また、可動部４４の垂直方向の位置情報
は、リニアスケール４７の計測値によってＣＰＵ３５に
よって読み出され、上下動の精密制御に供される。
【００２８】図６及び図７に示すように、研削手段４６
においては、スピンドルハウジング４８に回転可能に支
持されたスピンドル４９の先端にマウンタ５０を介して
研削ホイール５１が装着されており、研削ホイール５１
の下部には研削砥石５２が突設されている。
【００２９】このように構成される研削装置３０を用い
て、図５に示したＣＳＰ配線基盤２１に実装された複数
の半導体ペレットＰの上面２２を研削する際は、ペレッ
トＰの上面２２が上になるようにしてＣＳＰ配線基盤２
１をチャックテーブル３３の吸着部３４に吸着させる。
【００３０】そして、ターンテーブル３２を所要角度回
転させて、ＣＳＰ配線基盤２１を研削手段４６の直下に
位置付ける。次に、スピンドル４９を回転させながら研
削手段４６を下降させてチャックテーブル３３の回転に
よって回転するＣＳＰ配線基盤２１に搭載された複数の
ペレットＰに対して押圧力を加えると、すべてのペレッ
トＰの上面が研削砥石５２によって同時に所定量研削さ
れる（ペレット研削工程）。
【００３１】このようにして、ＣＳＰ配線基盤２１への
実装後に半導体ペレットＰの上面を研削することによ
り、研削時は既にボンディングが行われており、樹脂に
よって半導体ペレットＰとＣＳＰ配線基盤２１との間が
充填されているため、研削砥石５２による押圧時の応力
が半導体ペレットＰの下面に一様に分散されて面で吸収
されるようになる。従って、従来のように研削時に半導
体ペレットＰが割れることがなく、しかも、従来よりも
薄く研削することが可能になる。また、バンプ保護用の
テープを貼着する必要もないため、従来のように半導体
ウェーハに糊が付着して品質を低下させるといったこと
がなくなる。更に、テープの無駄をなくすことができる
と共に、テープを廃棄せずに済むため、自然環境を汚染
しない。
【００３２】また、研削時の応力が面で吸収されるた
め、従来のように半導体ペレットＰの割れを防止するた
めにバンプの高さが制限されるといったことがない。従
って、ボンディングに必要なバンプの高さ、具体的には
０．０９〜０．１０ｍｍ程度の高さを確保することがで
き、これによってボンディングを容易かつ確実に行うこ
とができる。そして、ボンディング部が強化されること
により、断線が生じなくなる。
【００３３】更に、１つのＣＳＰ配線基盤２１に複数の
半導体ペレットＰを搭載して同時に上面を研削するよう
にしたため、ＣＳＰ配線基盤単位に、即ち、最終製品単
位に厚さを調整することができるため、ＣＳＰ配線基盤
ごとの厚さバラツキがなくなり、品質が向上する。
【００３４】また、ダイシング後に研削するようにした
ことにより、ダイシングによって半導体ペレットＰの上
面に生じたチッピングを研削によって取り除くことがで
き、品質の向上を図ることができる。
【００３５】なお、本実施の形態においては、半導体ペ
レットをＣＳＰ配線基盤に実装して研削する場合を例に
挙げて説明したが、配線基盤は、表面実装に対応したタ
イプのものであれば、例えばＢＧＡ配線基盤であっても
良いし、フリップチップ実装に対応した基盤であっても
よい。
【００３６】また、一体化工程は、ボンディング及び樹
脂の充填による場合だけには限定されず、例えば、バン
プと配線基盤の電極とを異方性導電部材により接続する
ようにしてもよい。
【００３７】
【発明の効果】以上説明したように、本発明に係る半導
体物品の研削方法によれば、配線基盤に実装後に半導体
ペレットの上面を研削するため、研削時には既に半導体
ペレットが配線基盤に強固に固定されており、研削砥石
による押圧時の応力が半導体ペレットの面に一様に分散
されて面で吸収されるようになる。従って、従来のよう
に研削時にペレットが割れることがなく、十分な研削を
行うことができる。また、バンプ保護用のテープを貼着
する必要もないため、従来のように半導体ウェーハに糊
が付着して品質を低下させるといったことがなくなる。
更に、テープを廃棄しないため、自然環境を汚染しな
い。
【００３８】また、研削時の応力が面で吸収されるた
め、従来のようにペレットの割れを防止するためにバン
プの高さが制限されるといったことがない。従って、例
えば、バンプと配線基盤に設けられた電極とをボンディ
ングし、半導体ペレットと配線基盤との間隙に樹脂を充
填して固定する場合には、ボンディングに必要なバンプ
の高さ、具体的には０．０９ｍｍ以上の高さを十分に確
保することができ、これによってボンディングを容易か
つ確実に行うことができ、ボンディング部が強化されて
断線が生じなくなる。
【００３９】更に、１つの配線基盤に複数の半導体ペレ
ットを搭載して同時に上面を研削するようにしたため、
配線基盤単位に、即ち、最終製品単位に厚さを調整する
ことができるため、配線基盤ごとの厚さバラツキがなく
なり、品質が向上する。
【００４０】また、ダイシング後に研削するようにした
ことにより、ダイシングによって半導体ペレットの裏面
に生じたチッピングを研削によって取り除くことがで
き、品質の向上を図ることができると共に、ヒートスト
レスにより半導体ペレットが破損するのを防止すること
ができる。
【図面の簡単な説明】
【図１】本発明の分割工程に用いられるダイシング装置
を示す斜視図である。
【図２】同ダイシング装置によって分割される半導体ウ
ェーハを示す平面図である。
【図３】本発明のボンディング工程により半導体ペレッ
トがＣＳＰ配線基盤にボンディングされた状態を示す側
面図である。
【図４】本発明の樹脂充填工程により半導体ペレットと
ＣＳＰ配線基盤との間に樹脂が充填された状態を示す側
面図である。
【図５】同樹脂充填工程により半導体ペレットとの間に
樹脂が充填されたＣＳＰ配線基盤全体をを示す斜視図で
ある。
【図６】本発明のペレット研削工程に用いられる研削装
置の要部を示す斜視図である。
【図７】同研削装置の構成を示す説明図である。
【図８】半導体ウェーハを示す平面図である。
【図９】研削砥石を用いて半導体ウェーハの裏面を研削
する様子を示す説明図である。
【図１０】バンプ保護用のテープを表面に貼着した半導
体ウェーハを示す斜視図である。
【符号の説明】
１０……ダイシング装置 １１……カセット １２……
搬出入手段 １３……仮置き領域 １４……第一の搬送手段 １５…
…チャックテーブル １６……アライメント手段 １７……回転ブレード １
８……第二の搬送手段 １９……洗浄領域 ２０……バンプ ２１……ＣＳＰ配
線基盤 ２２……上面 ２３……樹脂 ３０……研削装置 ３１……基台 ３２
……ターンテーブル ３３……チャックテーブル ３４……吸着部 ３５……
ＣＰＵ ３６……サーボドライバ ３７……エンコーダ ３８…
…サーボモータ ３９……壁体 ４０……レール ４１……ボールスクリ
ュー ４２……パルスモータドライバ ４３……パルスモータ
４４……可動部 ４５……スライド板 ４６……研削手段 ４７……リニ
アスケール ４８……スピンドルハウジング ４９……スピンドル
５０……マウンタ ５１……研削ホイール ５２……研削砥石 ６０……裏
面 ６１……表面 ６２……チャックテーブル ６３……研削砥石 Ｗ……半導体ウェーハ Ｔ……保持テープ Ｆ……フレ
ーム Ｐ……半導体ペレット

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 表面にバンプが形成された半導体ウェー
    ハの裏面を研削する前に該半導体ウェーハを個々のペレ
    ットに分割する分割工程と、 個々のペレットのバンプが形成されている側の面を配線
    基盤に対面させ、該バンプを介して該配線基盤の所定領
    域にペレットを接続して固定する一体化工程と、 該ペレットと該配線基盤とが一体になった状態で該配線
    基盤を研削装置のチャックテーブルに保持させて該ペレ
    ットの上面を所定量研削するペレット研削工程とから構
    成される半導体物品の研削方法。
  2. 【請求項２】 配線基盤は、表面実装対応の基盤である
    請求項１に記載の半導体物品の研削方法。
JP10253606A 1998-09-08 1998-09-08 半導体物品の研削方法 Pending JP2000091285A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10253606A JP2000091285A (ja) 1998-09-08 1998-09-08 半導体物品の研削方法
US09/372,162 US6309280B1 (en) 1998-09-08 1999-08-11 Method of grinding semiconductor articles
DE1999618503 DE69918503T2 (de) 1998-09-08 1999-08-18 Verfahren zum Schleifen von Halbleiterkörpern
EP99116116A EP0985494B1 (en) 1998-09-08 1999-08-18 Method of grinding semiconductor articles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10253606A JP2000091285A (ja) 1998-09-08 1998-09-08 半導体物品の研削方法

Publications (1)

Publication Number Publication Date
JP2000091285A true JP2000091285A (ja) 2000-03-31

Family

ID=17253720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10253606A Pending JP2000091285A (ja) 1998-09-08 1998-09-08 半導体物品の研削方法

Country Status (4)

Country Link
US (1) US6309280B1 (ja)
EP (1) EP0985494B1 (ja)
JP (1) JP2000091285A (ja)
DE (1) DE69918503T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351890A (ja) * 2000-06-08 2001-12-21 Disco Abrasive Syst Ltd チップの研削方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249827B2 (ja) * 1998-12-04 2009-04-08 株式会社ディスコ 半導体ウェーハの製造方法
JP2001196328A (ja) * 2000-01-12 2001-07-19 Disco Abrasive Syst Ltd Ｃｓｐ基板の分割方法
JP2003151920A (ja) * 2001-11-09 2003-05-23 Disco Abrasive Syst Ltd 切削機における被加工物位置合わせ方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL158025B (nl) * 1971-02-05 1978-09-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
JPS60101933A (ja) * 1983-11-07 1985-06-06 Nec Corp 半導体スライス研削方法
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US5920769A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Method and apparatus for processing a planar structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351890A (ja) * 2000-06-08 2001-12-21 Disco Abrasive Syst Ltd チップの研削方法
JP4615095B2 (ja) * 2000-06-08 2011-01-19 株式会社ディスコ チップの研削方法

Also Published As

Publication number Publication date
DE69918503D1 (de) 2004-08-12
DE69918503T2 (de) 2004-11-18
EP0985494B1 (en) 2004-07-07
EP0985494A2 (en) 2000-03-15
EP0985494A3 (en) 2003-01-22
US6309280B1 (en) 2001-10-30

Similar Documents

Publication Publication Date Title
US5355580A (en) Method for replacing semiconductor chips
US6413150B1 (en) Dual dicing saw blade assembly and process for separating devices arrayed a substrate
US6916686B2 (en) Method of manufacturing a semiconductor device
US7820487B2 (en) Manufacturing method of semiconductor device
JP5645678B2 (ja) 半導体装置の製造方法
JP2001094005A (ja) 半導体装置及び半導体装置の製造方法
JP5943544B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP2008028325A (ja) 半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
JP2006222119A (ja) 半導体装置の製造方法
JP6956788B2 (ja) 基板処理方法及び基板処理システム
JP2005026311A (ja) ダイシングフィルム、フリップチップ実装方法、及び半導体装置
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2000091285A (ja) 半導体物品の研削方法
US20050196901A1 (en) Device mounting method and device transport apparatus
JP3466145B2 (ja) 半導体装置とその製造方法
JP4489524B2 (ja) 半導体装置の製造方法およびペースト塗布装置
JP2793766B2 (ja) 導電ペースト転写方法
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
KR20200000102A (ko) 파티클제거팁 및 그것을 이용한 인덱스형 파티클 제거장치
JP4681704B2 (ja) 半導体ウェーハの分割方法
JP2000164546A (ja) 半導体ウェーハの研削方法
TW202030806A (zh) 半導體裝置之製造方法
TW200929345A (en) Method for laser cutting a substrate
JP3964515B2 (ja) 半導体装置の切断分離方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070910