KR20120127481A - 향상된 본딩 강도를 위한 다이의 표면 준비 - Google Patents

향상된 본딩 강도를 위한 다이의 표면 준비 Download PDF

Info

Publication number
KR20120127481A
KR20120127481A KR1020127023149A KR20127023149A KR20120127481A KR 20120127481 A KR20120127481 A KR 20120127481A KR 1020127023149 A KR1020127023149 A KR 1020127023149A KR 20127023149 A KR20127023149 A KR 20127023149A KR 20120127481 A KR20120127481 A KR 20120127481A
Authority
KR
South Korea
Prior art keywords
passivation layer
bonding surface
coating material
electronic package
integrated circuit
Prior art date
Application number
KR1020127023149A
Other languages
English (en)
Other versions
KR101512804B1 (ko
Inventor
아르빈드 찬드라세카란
시쿤 구
우르미 레이
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20120127481A publication Critical patent/KR20120127481A/ko
Application granted granted Critical
Publication of KR101512804B1 publication Critical patent/KR101512804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

전자 패키지 시스템에서의 향상된 접착력을 위한 표면 준비 방법이 개시된다. 전자 패키지 시스템에서 접착력을 향상시키는 방법은 본딩 표면 상에 패시베이션 층을 증착하는 단계 및 패시베이션 층의 적어도 일부분을 거칠게 하는 단계를 포함한다. 코팅 물질은 패시베이션 층 상에 증착된다. 본딩 표면은 반도체 또는 패키지 기판의 부분일 수 있다. 거칠게 하는 프로세스는 화학적 또는 기계적 프로세스에 의해 수행될 수 있다. 다른 실시예에서, 전자 패키지 시스템은 반도체 또는 패키지 기판의 본딩 표면을 포함한다. 패시베이션 층은 본딩 표면 상에 증착되고, 패시베이션 층의 일부분은 향상된 접착력을 위해서 거칠게 된다. 코팅 물질은 패시베이션 층의 거칠게 된 일부분 상에 증착된다.

Description

향상된 본딩 강도를 위한 다이의 표면 준비{SURFACE PREPARATION OF DIE FOR IMPROVED BONDING STRENGTH}
이 개시는 일반적으로 전자 패키지에 관한 것이며, 보다 상세하게는, 전자 패키지 시스템에서 향상된 접착력을 위한 표면 준비 방법에 관한 것이다.
전자 패키징에서, 하나 또는 그보다 많은 다이들은 패키지를 형성하기 위해서 유기 기판에 또는 함께 커플링될 수 있다. 전자 패키지의 신뢰도는 휘어짐(warping) 및 다른 물리적 결함들로 인하여 부정적인 영향을 받을 수 있다. 이는 특히 얇은 다이들 및 미세한 피치 플립 칩 애플리케이션들에 대하여 사실이며, 상기 애플리케이션들에서는 제조 프로세스 시에 다이를 다른 다이 또는 패키지 기판에 부착하거나 또는 커플링하는 것이 어려울 수 있다. 예를 들어, 얇은 다이는 100 ㎛ 미만의 두께를 가질 수 있고, 패키지 기판은 300 ㎛ 미만의 두께를 가질 수 있다.
다이가 다른 다이 또는 패키지 기판에 커플링될 때, 휨(warpage)이 다이-대-다이 부착 또는 다이-대-기판 부착을 분리시킬 수 있다(break apart). 일부 전자 패키지들에서, 다이들 그리고/또는 기판 사이에서 사용되는 언더필 물질의 타입은 다이들과 기판 사이의 본딩 강도에 영향을 미칠 수 있다. 다른 전자 패키지들에서, 예를 들어, 휨을 회피하기 위해서, 두 다이들 사이의 열 팽창의 계수를 매칭하거나 또는 조정하는 것이 바람직할 수 있다. 그러나, 이는 종종 다이-대-기판 시스템들에서 달성하는 것이 어려울 수 있다. 다른 솔루션들은 본딩되는 시스템들의 열 팽창의 계수에 대응하거나 또는 본딩되는 시스템들의 열 팽창의 계수와 매칭하는 상이한 타입의 언더필 물질을 사용하는 것을 포함한다. 그러나, 열 팽창의 계수와 매칭하는 것은 상이한 물질들의 특성들로 인하여 달성하는 것이 어려울 수 있다.
따라서, 다이-대-다이 부착, 다이-대-기판 부착, 또는 기판-대-기판 부착 사이의 본딩 강도를 향상시키는 것이 바람직할 것이다.
본 개시의 보다 완전한 이해를 위해서, 다음의 상세한 설명 및 첨부한 도면들에 대한 참조가 이제 이루어진다.
예시적인 실시예에서, 집적 회로를 패키징하기 위한 방법이 제공된다. 상기 방법은, 제 1 본딩 표면 상에 제 1 패시베이션 층을 증착하는 단계 및 제 1 패시베이션 층의 적어도 일부분을 거칠게 하는(roughen) 단계를 포함한다. 제 1 코팅 물질은 제 1 패시베이션 층 상에 증착될 수 있고, 일부 경우들에서, 제 1 코팅 물질의 일부분은 또한 거칠게 될 수 있다. 거칠게 하는 프로세스는, 화학적 또는 기계적 프로세스 이를테면, 플라즈마 충돌(plasma bombardment) 또는 에칭일 수 있다. 제 1 코팅 물질은 소수성 또는 친수성일 수 있다.
상기 방법은 또한 제 1 본딩 표면을 제 2 본딩 표면에 부착하는 단계를 포함할 수 있다. 제 2 패시베이션 층은 제 2 본딩 표면 상에 증착되고, 상기 제 2 패시베이션 층의 적어도 일부분은 거칠게 된다. 제 2 코팅 물질은 제 2 패시베이션 층 상에 증착될 수 있다. 또한, 상기 방법은 제 1 패시베이션 층과 제 2 패시베이션 층 사이에 언더필 물질을 증착하는 단계를 더 포함할 수 있다. 언더필 물질은 하나의 층이 제 1 패시베이션 층에 근접하거나 또는 제 1 패시베이션 층과 접촉하게 배치될 수 있고, 상이한 층이 제 2 패시베이션 층에 근접하거나 또는 제 2 패시베이션 층과 접촉하게 배치될 수 있도록, 다수의 층들을 포함할 수 있다. 언더필 물질 및/또는 코팅 물질은 언더필 물질과 코팅 물질 사이에서 가장 큰 접착력을 달성하도록 선택될 수 있다.
다른 실시예에서, 제 1 반도체 또는 패키지 기판의 제 1 본딩 표면을 포함하는 전자 패키지가 제공된다. 제 1 패시베이션 층은 제 1 본딩 표면 상에 배치되고, 제 1 코팅 물질은 제 1 패시베이션 층 상에 배치된다. 제 1 패시베이션 층 또는 제 1 코팅 물질의 적어도 일부분은 향상된 접착력을 위해서 거칠게 된다. 제 1 코팅 물질은 친수성 또는 소수성일 수 있다. 제 1 본딩 표면이 반도체의 부분인 경우, 반도체의 두께는 100 ㎛ 미만이다. 제 1 본딩 표면이 패키지 기판의 부분인 경우, 기판의 두께는 300 ㎛ 미만이다.
전자 패키지는 또한 반도체 또는 패키지 기판으로 형성된 제 2 본딩 표면을 포함할 수 있다. 제 2 패시베이션 층은 제 2 패시베이션 층 상에 배치될 수 있고, 제 2 코팅 물질은 제 2 패시베이션 층 상에 배치될 수 있다. 제 2 패시베이션 층 또는 제 2 코팅 물질의 일부분은 향상된 접착력을 위해서 거칠게 된다. 단일의 또는 다층의 언더필 물질은 제 1 패시베이션 층과 제 2 패시베이션 층 사이에 배치될 수 있다.
상이한 실시예에서, 전자 패키지 시스템이 제공된다. 시스템은 그 상에 배치된 제 1 패시베이션 층을 가지는 제 1 본딩 표면 및 그 상에 배치된 제 2 패시베이션 층을 가지는 제 2 본딩 표면을 포함한다. 또한, 코팅 물질은 제 1 패시베이션 층 및 제 2 패시베이션 층 상에 배치된다. 제 1 패시베이션 층, 제 2 패시베이션 층 및 코팅 물질 중 하나의 일부분은 향상된 접착력을 위해서 거칠게 된다. 시스템은 제 1 패시베이션 층과 제 2 패시베이션 층 사이에 배치된 단일의 또는 다층의 언더필 물질을 더 포함할 수 있다. 코팅 물질은 소수성 또는 친수성일 수 있다.
다른 예시적인 실시예에서, 전자 패키지 내의 집적 회로가 제공된다. 집적 회로는 반도체 또는 패키지 기판의 본딩 표면을 포함한다. 회로는 반도체 또는 패키지 기판의 본딩 표면을 보호하기 위한 수단 및 회로를 다른 표면에 본딩하기 위한 수단을 더 포함한다. 본딩을 위한 수단은 보호하기 위한 수단 상에 증착될 수 있다. 보호하기 위한 수단 또는 본딩하기 위한 수단의 일부분은 향상된 접착력을 위해서 거칠게 된다. 본딩을 위한 수단은 소수성 또는 친수성 물질을 포함할 수 있다. 또한, 보호하기 위한 수단은 본딩 표면 상에 배치된다.
상기 설명된 실시예들은 본딩되는 시스템들 사이의 본딩 강도를 유리하게 향상시킨다. 특히, 얇은 다이들 및 기판들은 서로 더 양호하게 부착될 수 있다. 다른 이점은 향상된 표면 접착력이 다음의 기존의 제조 방법들에 의해 달성될 수 있다는 것이다. 패시베이션 층 또는 코팅 물질은 플라즈마 충돌 또는 에칭 프로세스에 의해 거칠게 될 수 있다. 다이-대-다이 부착, 다이-대-기판 부착 또는 기판-대-기판 부착을 달성하기 위한 종래 기술의 방법들은 얇은 다이들과 기판들 사이의 충분한 접착력을 달성할 수 없었다. 따라서, 본 발명은 종래 기술의 단점들을 극복하고, 얇은 다이들과 패키지 기판들 사이의 접착력을 향상시킨다.
도 1은 전자 패키지의 단면도이다.
도 2는 도 1의 전자 패키지에서의 다이-대-다이 커플링의 단면도이다.
도 3은 도 2의 다이-대-다이 커플링의 표면을 따라 거칠게 된 패시베이션 층의 일부분의 단면도이다.
도 4는 전자 패키지에서 향상된 접착력을 위한 표면 준비 방법의 흐름도이다. 그리고,
도 5는 향상된 본딩 강도를 가지는 전자 패키지 시스템이 유리하게 사용될 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
도 1에 도시되는 예시적인 실시예를 참조하면, 휨을 방지하거나 또는 감소시키기 위해서 향상된 본딩 강도가 전자 패키지(100)에 제공된다. 패키지(100)는 기판(102), 제 1 다이(104) 및 제 2 다이(106)를 포함한다. 제 1 다이(104)는 하부 또는 Tier 1 다이로 지칭될 수 있고, 제 2 다이(106)는 상부 또는 Tier 2 다이로 지칭될 수 있다. 실리콘, 유리 또는 다른 반도체 물질로 제작될 수 있는 기판(102)은 복수의 솔더 볼들(108) 또는 플립 칩 범프들에 의해 시스템 보드(미도시됨) 또는 다른 패키지 기판에 커플링될 수 있다. 유사하게, 제 1 다이(104)는 복수의 범프들(110)(예를 들어, 마이크로범프들, 솔더 범프들 등) 또는 다이-대-기판 부착을 달성하기 위한 임의의 다른 수단에 의해 기판(102)에 커플링될 수 있다. 언더필 층(122)은 또한 향상된 패키지 신뢰도를 위해서 제 1 다이(104)와 기판(102) 사이에 부가될 수 있다. 유사하게, 언더필 물질(124)은 제 1 다이와 제 2 다이 사이에 배치될 수 있다.
제 1 다이(104)의 전면(front surface)에 근접하게, FEOL(Front-End-of-the-Line) 및 BEOL(Back-End-of-the-Line) 섹션들(단일 층(112)으로서 간략하게 도시됨)이 형성될 수 있다. FEOL 섹션은 활성 디바이스들에 대한 몇몇의 상위 층(top layer)들을 포함할 수 있고, BEOL 섹션은 복수의 금속 층들을 포함할 수 있다.
복수의 관통 비아(through via)들(120)은 제 1 다이(104)에서 제조될 수 있다. 관통-실리콘 비아들일 수 있는 복수의 비아들(120)은 예를 들어, 최종 비아 프로세스(via last process) 또는 비아들을 형성하기 위한 임의의 다른 프로세스에 의해 형성될 수 있다. 복수의 비아들(120)은 구리 또는 다른 전도성 물질로 충진될 수 있다. 또한, 하나 또는 그보다 많은 금속 층들(114)은 제 1 다이(104)의 후면(back surface)에 배치될 수 있다. 하나 또는 그보다 많은 금속 층들(114)은 임의의 열 전도성 물질 이를테면, 구리 또는 티타늄으로 형성될 수 있다. 금속 층들 중 적어도 하나는 시드 층(seed layer)으로 지칭될 수 있으며, 이는 도 4에 대하여 보다 상세하게 설명될 것이다.
제 1 다이(104) 및 제 2 다이(106)는 향상된 본딩 강도와 함께 커플링될 수 있다. 그렇게 하기 위해서, 제 1 다이(104)의 후면 상에 형성된 마이크로범프는 제 2 다이(106)의 전면 상에 형성된 마이크로범프에 커플링될 수 있다. 명확성을 목적으로, 제 1 다이(104)의 후면(즉, 도 1의 상면(top surface)) 및 제 2 다이(106)의 전면(즉, 도 1의 바닥면(bottom surface))은 서로를 향하여 배향된다. 도 1에서는, 다이-대-다이 커플링(200)이 직사각형 형상(116)으로서 도시되지만, 도 2 및 3에서는, 커플링(200)이 훨씬 더 상세하게 도시된다.
제 2 다이(106)는 또한 제 1 다이(104)의 후면에 근접하게 배치된 하나 또는 그보다 많은 금속 층들(114)과 유사한 하나 또는 그보다 많은 금속 층들(118)을 포함할 수 있다. 이 금속 층들(118) 중 적어도 하나는 마이크로범프를 형성하기 위한 시드 층일 수 있고, 이는 아래에서 더 상세하게 설명될 것이다. 하나 또는 그보다 많은 금속 층들(118)은 전도성 물질 이를테면, 구리 또는 티타늄으로 제작될 수 있다. 제 1 다이 및 제 2 다이는 실리콘 또는 임의의 다른 다이 물질로 제작될 수 있다.
도 2를 참조하면, 다이-대-다이 커플링(200)이 훨씬 더 상세하게 도시된다. 위에서 서술된 바와 같이, 제 1 다이(104) 또는 Tier 1 다이는 실리콘으로 제작될 수 있으며, 이들을 통해 연장되는 복수의 관통 비아들(120)을 포함할 수 있다. 제 1 패시베이션 층(202)은 도 2에 도시되는 바와 같이 제 1 다이(104)의 후면 상에 증착될 수 있다. 제 1 패시베이션 층(202)은 실리콘 질화물, 실리콘 산화물, 폴리이미드 또는 임의의 다른 패시베이션 물질로 제작될 수 있다. 제 1 패시베이션 층(202)은 구리 또는 다른 전도성 물질로 제작되는 금속 층(204)을 부분적으로 둘러쌀 수 있다. 금속 층(204)은 제 1 다이(104)에서 복수의 비아들(120) 중 하나에 전도적으로 커플링되는 것으로 도시된다.
금속 층(204)은 시드 층(114)으로 지칭되는 다른 금속 층에 추가로 전도적으로 커플링된다. 언더범프 금속화(UBM)의 부분인 시드 층(114)은 구리 또는 티타늄으로 제작될 수 있다. 제 1 마이크로범프(206)는 시드 층(114)으로 형성되며, 제 2 다이(106)로 형성된 제 2 마이크로범프(214)에 커플링된다. 제 1 마이크로범프(206)는 예를 들어, 니켈 층(208)을 포함하며, 니켈 층(208)은 제 2 마이크로범프(214)의 다른 니켈 층(212)에 커플링될 수 있다. 두 니켈 층들(208, 212)은 솔더 층(210)에 의해 커플링된다.
제 2 다이(106) 또는 Tier 2 다이는 또한 위에서 설명된 제 1 패시베이션 층(202)과 유사한 제 2 패시베이션 층(216)을 포함할 수 있다. 제 2 패시베이션 층(216)은 구리 또는 다른 전도성 물질로 제작되는 제 2 금속 층(218)을 둘러싸거나 또는 제 2 금속 층(218)에 접촉할 수 있다. 제 2 금속 층(218)은 또한 제 2 마이크로범프(214)를 형성하는 시드 층(118)에 전도적으로 커플링된다. 제 1 다이(104)로 형성된 제 1 마이크로범프(206) 및 제 2 다이(106)로 형성된 제 2 마이크로범프(214)는 구리 또는 다른 전도성 물질로 제작될 수 있다. 위에서 서술된 바와 같이, 언더필 물질(124)은 전자 패키지의 신뢰도를 향상시키고, 인터페이스 접촉부(contact)들을 보호하기 위해서 제 1 다이와 제 2 다이 사이에 배치된다.
적어도 제 1 다이(104)와 제 2 다이(106) 사이의 향상된 본딩 강도를 가지는 전자 패키지(100)가 제조된다. 제 1 다이(104)와 패키지 기판(102)은 또한 유사한 방식으로 향상된 본딩 강도를 가지고 커플링될 수 있다. 도시되지 않았지만, 다른 실시예에서, 기판-대-기판 부착은 본 명세서에 설명된 바와 같이 향상된 접착력을 가지고 커플링될 수 있다. 도 3을 참조하면, 제 1 패시베이션 층(202)과 언더필 물질(124) 사이의 인터페이스에 대한 확대도가 도시된다. 향상된 본딩 강도를 달성하기 위해서, 제 1 패시베이션 층(202)의 표면(302)은 습식 또는 건식 프로세스(예를 들어, 화학적 또는 기계적 프로세스)에 의해 거칠게 된다. 예를 들어, 거칠게 하는 프로세스는 플라즈마 충돌, 샌드 블라스팅(sand blasting), 에칭 또는 다른 공지된 프로세스를 포함할 수 있다.
본딩 강도를 더 증가시키기 위해서 코팅 물질(304)이 제 1 패시베이션 층(202)의 거칠게 된 표면(302) 상에 증착된다. 코팅 물질(304)은 소수성(hydrophobic) 물질(예를 들어, 에폭시, 질화물 등) 또는 친수성(hydrophilic) 물질(예를 들어, 폴리에틸렌 글리콜)일 수 있다. 다이들 사이에서 사용되는 타입의 언더필 물질(124)에 가장 잘 부착되는 코팅 물질(304)을 선택함으로써 본딩 강도가 증가될 수 있다. 다시 말해서, 언더필 물질(124)이 친수성 물질에 더 양호하게 부착될 것인 경우, 제 1 다이와 제 2 다이 사이의 본딩 강도는 코팅 물질(304)이 친수성일 때 증가된다. 다른 실시예에서, 코팅 물질(304)은 패시베이션 층 상에 증착될 수 있고, 코팅 물질(304)의 외부 표면은 원하는 본딩 강도를 달성하기 위해서 거칠게 될 수 있다.
도 2의 실시예에서, 언더필 물질(124)은 단일 층의 또는 다층의 언더필일 수 있다. 다시 말해서, 제 1 패시베이션 층(202)에 가깝게 배치된 언더필 물질은 제 2 패시베이션 층(216)에 가깝게 배치된 언더필 물질과 상이할 수 있다. 이로써, 제 1 다이와 제 2 다이 사이의 본딩 강도를 향상시키기 위해서, 제 1 패시베이션 층(202) 상에 증착된 코팅 물질(304)은 제 2 패시베이션 층(216) 상에 증착된 코팅 물질(304)의 타입과 상이할 수 있다. 비-제한적인 예로서, 제 1 패시베이션 층(202) 상에 증착된 코팅 물질(304)은 소수성 물질일 수 있는 반면, 제 2 패시베이션 층(216) 상에 증착된 코팅 물질(304)은 친수성 물질일 수 있다. 패시베이션 층 상에 증착된 코팅 물질의 타입은 두 다이들 사이의 더 큰 본딩 강도를 달성하기 위해서 언더필 물질과 유리하게 대응한다.
상이한 실시예에서, 향상된 접착력 및 증가된 본딩 강도를 가지는 전자 패키지를 제조하는 방법(400)이 제공된다. 도 4를 참조하면, 방법(400)은 복수의 다이들이 형성될 웨이퍼를 준비하는 단계를 포함한다. 블록들(402 및 404)에서, 예를 들어, 웨이퍼를 준비하는 단계는 FEOL(Front-End-of-the-Line) 프로세싱 및 BEOL(Back-End-of-the-Line) 프로세싱을 포함한다. 공지된 FEOL 프로세싱 동안, 트랜지스터들 및 다른 디바이스들이 웨이퍼 상에 형성된다. 또한 공지된 BEOL 프로세싱은, 전기적 회로들을 형성하도록 와이어들을 상호접속시키고 와이어들을 유전성 물질들과 격리(isolate)시키는 금속을 생성하는 단계를 포함한다. 웨이퍼는 예를 들어, 플라스틱 테이프와 같은 캐리어(carrier) 상에 장착된다.
열 접촉부들은 마이크로범프들이 형성될 위치들에서 웨이퍼 상에 형성된다. 그렇게 하기 위해서, 블록(406)에서, 패시베이션은 마이크로범프들이 제조될 웨이퍼의 전면 또는 후면 상에 증착된다. 패시베이션은 다이에 대한 보호 층으로서의 역할을 할 수 있다. 예를 들어, 패시베이션은 본딩과 같은 제조 프로세스들 동안 이물질(debris)로부터 다이를 보호한다. 물질은 다이 상에 스핀 코팅되거나, 스프레이 코팅되거나, 화학적 기상 증착(CVD)되거나 또는 물리적 기상 증착(PVD)될 수 있다.
패시베이션이 증착되면, 코팅 물질은 블록(408)에서 패시베이션 층 상에 증착된다. 코팅 물질은 친수성(예를 들어, 폴리에틸렌 글리콜) 또는 소수성(예를 들어, 에폭시, 질화물 등)일 수 있다. 증착된 코팅 물질의 타입은 사용되는 언더필 물질의 타입에 의존할 수 있다. 대안적으로, 사용되는 언더필 층의 타입이 패시베이션 층 상에 증착된 코팅 물질의 타입에 기초하여 선택되도록 언더필 물질은 다수의 층들을 포함할 수 있다. 코팅 물질은 패시베이션 층에 스핀 코팅될 수 있다. 패시베이션 층에 코팅 물질을 증착하기 위한 다른 증착 프로세스들 이를테면, 분자 기상 증착(MVD)이 가능하다.
블록(410)에서, 패시베이션 층 또는 코팅 물질의 외부 표면의 적어도 일부분 상에서 거칠게 하는 프로세스가 수행된다. 거칠게 하는 프로세스는 임의의 건식 또는 습식 프로세스 예를 들어, 화학적 또는 기계적 프로세스일 수 있다. 일 실시예에서, 예를 들어, 거칠게 하는 프로세스는 플라즈마 충돌에 의해 달성될 수 있다. 상이한 실시예에서, 거칠게 하는 프로세스는 샌드 블라스팅에 의해 달성될 수 있다. 다른 실시예에서, 거칠게 하는 프로세스는 에칭에 의해 수행될 수 있다.
패시베이션 층 또는 코팅 물질의 표면이 거칠게 되면, 블록들(412 및 414)이 수행된다. 그렇게 하기 위해서, 열 접촉부가 하부에 놓인(underlying) 웨이퍼와 형성될 예정인(soon-to-be-formed) 마이크로범프 사이에 제조될 수 있도록 개구들이 패시베이션에 형성된다. 다시 말해서, 패시베이션은 열적으로 그리고 전기적으로 절연성이어서, 개구들이 패시베이션에 형성될 때 전도성 경로가 다이와 마이크로범프들(형성되면) 사이에 제공된다. 패시베이션이 감광성(photosensitive)인 경우, 패시베이션에서의 개구는 포토리소그래피를 사용하여 형성된다. 이 경우, 마스크가 마이크로범프들이 제조되고 있는 웨이퍼의 표면 상에 배치되고, 자외선 또는 강한 광이 마스크 상으로 지향된다. 이후, 마스킹된 웨이퍼는 광에 노출된 영역들을 없애거나 또는 제거하기 위해서, 화학적 용액, 예를 들어 현상액(developer) 내로 배치된다. 그러나, 패시베이션이 감광성이지 않은 경우, 감광성 레지스트 물질은 스핀 코팅되거나 라미네이트되고, 유사한 리소그래피 프로세스가 수행된다.
블록(416)에서, "시드" 금속의 얇은 층은 물리적 기상 증착(PVD) 프로세스에 의해 웨이퍼 상에 증착된다. 이 프로세스에서, "시드" 금속으로 구성되는 타겟은 예를 들어, 이온들 또는 전자들의 빔과 같은 고 에너지 소스에 의해 충돌된다. 이로써, 타겟의 표면으로부터의 원자들이 분출(dislodge)되거나 또는 기화되어 웨이퍼 표면 상에 증착된다. 예를 들어 도 2에서 제 1 다이(104)의 후면 상에 제조된 금속 층(114) 및 제 2 다이(106)의 전면 상에 제조된 금속 층(118)으로서 도시되는 시드 층은, 도금 프로세스 동안 전도성 층으로서 기능을 하며, 마이크론 미만의 두께를 가질 수 있다. 시드 금속은 예를 들어, 구리 또는 티타늄일 수 있다. 다른 금속들이 또한 시드 층을 형성하기 위해서 사용될 수 있다.
블록(418)을 참조하면, 포토 레지스트는 스핀 코팅 또는 화학적 기상 증착(CVD) 프로세스에 의해 웨이퍼 상에 증착된다. 이후, 웨이퍼는 예를 들어, 자외선 또는 강한 광의 패턴에 노출된다. 이 프로세스 동안, 형성될 예정인 마이크로범프의 단면 또는 패턴이 설정된다. 이로써, 웨이퍼 상의 영역이 마스크를 통해 강한 광의 원형 패턴에 노출되는 경우, 그 영역에 형성되고 있는 마이크로범프는 원형 단면을 가질 것이다. 마스크는 웨이퍼 상의 영역에 노출되고 있는 자외선 또는 강한 광의 패턴을 변경할 수 있어서, 마이크로범프들은 임의의 형상의 단면을 가질 수 있다. 이는, 다이 상의 이용가능한 영역에 형성되는 마이크로범프(들)가 다이들 및/또는 기판들 사이의 원하는 접착력을 달성하도록 최대화될 수 있게, 상기 다이 상의 이용가능한 영역이 특정 형상을 가지는 경우 특히 중요하다(이 프로세스는 다이를 패키지 기판에 부착하거나 또는 패키지 기판을 다른 패키지 기판에 부착할 때와 유사함). 예를 들어, 다이 상의 이용가능한 영역이 실질적으로 환형(annular)인 경우, 자외선 또는 강한 광의 마스킹된 패턴은 다이 상의 실질적으로 환형 영역을 점유하기 위한 특정 단면을 가지는 하나 또는 그보다 많은 마이크로범프들을 형성하도록 실질적으로 환형일 수 있다.
블록(420)에서, 포토 레지스트는 시간 및 전류 모두가 제어되고 있는 전해조(electrolytic bath)에 디핑(dip)된다. 구리 또는 임의의 다른 열적 전도성 전해 금속은 노출된 시드 층을 가지는 그 영역들에 전해 분해로 증착될 수 있다. 이로써, 하나 또는 그보다 많은 마이크로범프들은 웨이퍼와 일체로 형성된다. 단일 마이크로범프가 형성되고 있는 경우, 마이크로범프의 크기는 포토 레지스트가 전해조 내로 디핑되는 시간의 양을 변화시킴으로써 변경될 수 있다.
또한, 블록(420)에서, 포토 레지스트가 박리(strip)될 수 있다. 포토 레지스트를 박리시키기 위한 일 방식은 건식 프로세스에서 플라즈마 충돌을 사용하는 것에 의한 것이다. 대안적으로, 습식 프로세스에서, 남아있는 레지스트는 레지스트를 화학적으로 변경함으로써 용해될 수 있어서, 레지스트가 웨이퍼에 더 이상 부착되지 않는다. 다른 실시예들에서, 레지스트는 웨이퍼로부터 필 오프(peel off)될 수 있다. 포토 레지스트가 더 더 두꺼운 실시예에서는, 플라즈마 충돌 또는 박리 방법들이 선호된다. 이제 시드 층이 에칭(etch away)될 수 있다. 또한, 작은 양의 물질이 플라즈마 충돌을 통해 제거된다.
하나 또는 그보다 많은 마이크로범프들이 웨이퍼의 전면 또는 후면 상에 형성되면, 블록(422)에서, 웨이퍼는 복수의 다이로 다이싱되거나 또는 커팅(cut)된다. 단일 다이는 예를 들어, 다이를 기판에 부착함으로써 전자 패키지에 통합될 수 있다. 제 2 다이는 제 1 다이 상에 탑재될 수 있고(예를 들어, 도 2의 실시예), 추가적인 다이들은 멀티-다이 패키지를 형성하도록 적층될 수 있다. 패키지에 통합되면, 패키지 백-엔드 어셈블리는 전자 패키지를 형성하도록 완료될 수 있다.
다이를 기판에 커플링시키거나 또는 기판을 다른 기판에 커플링시키기 위해서 유사한 프로세스가 수행될 수 있다.
블록(410)에서 패시베이션 층 또는 코팅 물질의 표면을 거칠게 함으로써 전자 패키지의 본딩 강도가 증가된다. 특히, 다이-대-다이 구성에서, 다이들과 언더필 또는 에폭시 물질 사이의 향상된 접착력이 존재한다. 또한, 코팅 물질의 타입(예를 들어, 친수성 또는 소수성)이 언더필 물질의 타입에 기초하여 선택되거나 또는 언더필 물질의 타입이 코팅 물질의 타입(예를 들어, 친수성 또는 소수성)에 기초하여 선택될 때, 코팅 물질은 다이(또는 기판)와 언더필 물질 사이의 본딩 강도를 더 증가시킨다.
위에서 설명된 실시예는 얇은 다이 또는 미세한 피치 플립 칩을 다른 다이 또는 기판에 본딩하기 위해서 사용될 때 특히 유리하다. 예를 들어, 얇은 다이는 100 ㎛ 미만의 두께를 가질 수 있고, 패키지 기판은 300 ㎛ 미만의 두께를 가질 수 있다. 배경기술에서 상기 설명된 솔루션들을 포함하는 공지된 솔루션들은 이러한 얇은 다이들과 패키지 기판들 사이의 바람직한 접착력을 달성할 수 없었다. 그러나, 위에서 개시된 표면 준비 방법을 수행함으로써, 얇은 다이들 및/또는 기판들 사이의 본딩 강도는 바람직한 레벨로 증가될 수 있다.
도 5는 향상된 본딩 강도를 가지는 전자 패키지 시스템의 실시예가 유리하게 사용될 수 있는 예시적인 무선 통신 시스템(500)을 도시한다. 예시를 목적으로, 도 5는 3개의 원격 유닛들(520, 530 및 550) 및 2개의 기지국들(540)을 도시한다. 전형적인 무선 통신 시스템들이 더욱더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인지되어야 한다. 원격 유닛들(520, 530 및 550) 중 임의의 것은 본 명세서에 개시되는 바와 같은 향상된 본딩 강도를 가지는 전자 패키지 시스템을 포함할 수 있다. 도 5는 기지국들(540) 및 원격 유닛들(520, 530 및 550)로부터의 순방향 링크 신호들(580) 및 원격 유닛들(520, 530 및 550)로부터 기지국들(540)로의 역방향 링크 신호들(590)을 도시한다.
도 5에서, 원격 유닛(520)은 모바일 전화로서 도시되고, 원격 유닛(530)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(550)은 무선 로컬 루프 시스템에서의 고정된 위치의 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 셀 전화들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인용 데이터 보조기들과 같은 휴대용 데이터 유닛들, 음악 및/또는 비디오 재생기들, 엔터테인먼트 유닛들, 네비게이션 디바이스들, 또는 미터 판독 장비와 같은 고정된 위치 데이터 유닛들일 수 있다. 도 5가 본 명세서에 개시되는 바와 같은 향상된 본딩 강도를 가지는 전자 패키지 시스템을 포함할 수 있는 특정한 예시적인 원격 유닛들을 도시하지만, 패키지 기판은 이 예시적인 도시되는 유닛들에 제한되지 않는다. 실시예들은 향상된 본딩 강도를 가지는 전자 패키지 시스템이 요구되는 임의의 전자 디바이스에서 적합하게 사용될 수 있다.
본 발명의 원리들을 포함하는 예시적인 실시예들이 위에서 개시되었지만, 본 발명은 개시된 실시예들에 제한되지 않는다. 대신에, 본 출원은 그 일반적인 원리들을 사용하여 본 발명의 임의의 변형들, 용도들 또는 적응들을 커버하도록 의도된다. 또한, 본 출원은, 본 발명이 속하는 당해 기술에서 공지되거나 또는 관례적인 실시의 범위 내에 있고, 첨부된 청구항들의 제한들 내에 포함되는 본 개시로부터의 이러한 이탈들을 커버하도록 의도된다.

Claims (39)

  1. 집적 회로를 패키징하기 위한 방법으로서,
    제 1 본딩 표면 상에 제 1 패시베이션 층을 증착하는 단계;
    상기 제 1 패시베이션 층의 적어도 일부분을 거칠게 하는(roughen) 단계; 및
    상기 제 1 패시베이션 층 상에 제 1 코팅 물질을 증착하는 단계를 포함하는,
    집적 회로를 패키징하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 제 1 코팅 물질의 적어도 일부분을 거칠게 하는 단계를 더 포함하는,
    집적 회로를 패키징하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 적어도 일부분을 거칠게 하는 단계는, 화학적 또는 기계적 프로세스인,
    집적 회로를 패키징하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 적어도 일부분을 거칠게 하는 단계는, 플라즈마 충돌 또는 에칭 프로세스를 포함하는,
    집적 회로를 패키징하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 제 1 코팅 물질은, 소수성(hydrophobic) 또는 친수성(hydrophilic)인,
    집적 회로를 패키징하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 제 1 본딩 표면을 제 2 본딩 표면에 부착하는 단계를 더 포함하는,
    집적 회로를 패키징하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 제 2 본딩 표면 상에 제 2 패시베이션 층을 증착하는 단계;
    상기 제 2 패시베이션 층의 적어도 일부분을 거칠게 하는 단계; 및
    상기 제 2 패시베이션 층 상에 제 2 코팅 물질을 증착하는 단계를 더 포함하는,
    집적 회로를 패키징하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 제 1 패시베이션 층과 상기 제 2 패시베이션 층 사이에 언더필 물질을 증착하는 단계를 더 포함하는,
    집적 회로를 패키징하기 위한 방법.
  9. 제 8 항에 있어서,
    상기 언더필 물질을 증착하는 단계는, 상기 제 1 패시베이션 층과 상기 제 2 패시베이션 층 사이에 다층의 언더필 물질을 증착하는 단계를 포함하는,
    집적 회로를 패키징하기 위한 방법.
  10. 제 8 항에 있어서,
    상기 언더필 물질, 상기 제 1 코팅 물질 및 상기 제 2 코팅 물질 사이의 접착력을 증진시키기 위해서 상기 언더필 물질, 상기 제 1 코팅 물질 및 상기 제 2 코팅 물질을 선택하는 단계를 더 포함하는,
    집적 회로를 패키징하기 위한 방법.
  11. 제 6 항에 있어서,
    상기 제 1 본딩 표면 및 상기 제 2 본딩 표면은, 반도체 또는 패키지 기판으로 형성되는,
    집적 회로를 패키징하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 제 1 본딩 표면 또는 상기 제 2 본딩 표면이 반도체로 형성될 때, 상기 반도체는 100 ㎛ 미만의 두께를 가지는,
    집적 회로를 패키징하기 위한 방법.
  13. 제 11 항에 있어서,
    상기 제 1 본딩 표면 또는 상기 제 2 본딩 표면이 패키지 기판으로 형성될 때, 상기 패키지 기판은 300 ㎛ 미만의 두께를 가지는,
    집적 회로를 패키징하기 위한 방법.
  14. 제 1 항에 있어서,
    음악 재생기, 비디오 재생기, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인용 디지털 보조기(PDA), 고정된 위치 데이터 유닛 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    집적 회로를 패키징하기 위한 방법.
  15. 전자 패키지로서,
    제 1 반도체 또는 패키지 기판의 제 1 본딩 표면;
    상기 제 1 본딩 표면 상에 배치된 제 1 패시베이션 층; 및
    상기 제 1 패시베이션 층 상에 배치된 제 1 코팅 물질을 포함하고,
    상기 제 1 패시베이션 층 또는 상기 제 1 코팅 물질의 적어도 일부분은, 향상된 접착력을 위해서 거칠게 되는,
    전자 패키지.
  16. 제 15 항에 있어서,
    상기 제 1 코팅 물질은, 친수성 또는 소수성인,
    전자 패키지.
  17. 제 15 항에 있어서,
    상기 제 1 본딩 표면이 반도체의 부분일 때, 상기 반도체의 두께는 100 ㎛ 미만인,
    전자 패키지.
  18. 제 15 항에 있어서,
    상기 제 1 본딩 표면이 패키지 기판의 부분일 때, 상기 패키지 기판의 두께는 300 ㎛ 미만인,
    전자 패키지.
  19. 제 15 항에 있어서,
    제 2 반도체 또는 패키지 기판으로 형성된 제 2 본딩 표면;
    상기 제 2 본딩 표면 상에 배치된 제 2 패시베이션 층; 및
    상기 제 2 패시베이션 층 상에 배치된 제 2 코팅 물질을 더 포함하고,
    상기 제 2 패시베이션 층 또는 상기 제 2 코팅 물질의 적어도 일부분은, 향상된 접착력을 위해서 거칠게 되는,
    전자 패키지.
  20. 제 19 항에 있어서,
    상기 제 1 패시베이션 층과 상기 제 2 패시베이션 층 사이에 배치된 언더필 물질을 더 포함하는,
    전자 패키지.
  21. 제 20 항에 있어서,
    상기 언더필 물질은, 언더필 물질의 다수의 층들을 포함하는,
    전자 패키지.
  22. 제 21 항에 있어서,
    상기 제 1 패시베이션 층과 접촉하는 상기 언더필 물질은, 상기 제 2 패시베이션 층과 접촉하는 상기 언더필 물질과 상이한,
    전자 패키지.
  23. 제 15 항에 있어서,
    음악 재생기, 비디오 재생기, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인용 디지털 보조기(PDA), 고정된 위치 데이터 유닛 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    전자 패키지.
  24. 전자 패키지 시스템으로서,
    그 상에 배치된 제 1 패시베이션 층을 가지는 제 1 본딩 표면;
    그 상에 배치된 제 2 패시베이션 층을 가지는 제 2 본딩 표면; 및
    상기 제 1 패시베이션 층 및 상기 제 2 패시베이션 층 상에 배치된 코팅 물질을 포함하고,
    상기 제 1 패시베이션 층, 상기 제 2 패시베이션 층 또는 코팅 물질 중 하나의 적어도 일부분이 거칠게 되는,
    전자 패키지 시스템.
  25. 제 24 항에 있어서,
    상기 제 1 패시베이션 층과 상기 제 2 패시베이션 층 사이에 배치된 언더필 물질을 더 포함하는,
    전자 패키지 시스템.
  26. 제 25 항에 있어서,
    상기 언더필 물질은, 언더필 물질의 다수의 층들을 포함하는,
    전자 패키지 시스템.
  27. 제 24 항에 있어서,
    상기 제 1 패시베이션 층 상에 배치된 코팅 물질은, 상기 제 2 패시베이션 층 상에 배치된 코팅 물질과 상이한,
    전자 패키지 시스템.
  28. 제 24 항에 있어서,
    상기 코팅 물질은, 소수성 또는 친수성인,
    전자 패키지 시스템.
  29. 제 24 항에 있어서,
    상기 제 1 본딩 표면은, 반도체 또는 패키지 기판의 부분인,
    전자 패키지 시스템.
  30. 제 29 항에 있어서,
    상기 제 2 본딩 표면은, 반도체 또는 패키지 기판의 부분인,
    전자 패키지 시스템.
  31. 제 30 항에 있어서,
    상기 제 1 본딩 표면 또는 상기 제 2 본딩 표면 중 하나가 반도체의 부분인 경우, 상기 반도체의 두께는 100 ㎛ 미만인,
    전자 패키지 시스템.
  32. 제 30 항에 있어서,
    상기 제 1 본딩 표면 또는 상기 제 2 본딩 표면 중 하나가 패키지 기판의 부분인 경우, 상기 패키지 기판의 두께는 300 ㎛ 미만인,
    전자 패키지 시스템.
  33. 제 24 항에 있어서,
    상기 제 1 패시베이션 층 또는 상기 제 2 패시베이션 층 중 하나의 일부분은, 화학적 또는 기계적 프로세스에 의해 거칠게 되는,
    전자 패키지 시스템.
  34. 제 33 항에 있어서,
    상기 프로세스는, 플라즈마 충돌 또는 에칭을 포함하는,
    전자 패키지 시스템.
  35. 제 24 항에 있어서,
    음악 재생기, 비디오 재생기, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인용 디지털 보조기(PDA), 고정된 위치 데이터 유닛 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    전자 패키지 시스템.
  36. 전자 패키지 내의 집적 회로로서,
    반도체 또는 패키지 기판의 본딩 표면;
    상기 반도체 또는 상기 패키지 기판의 상기 본딩 표면을 보호하기 위한 수단; 및
    상기 회로를 다른 표면에 본딩하기 위한 수단 ― 상기 본딩하기 위한 수단은 상기 보호하기 위한 수단 상에 증착됨 ― 을 포함하고,
    상기 보호하기 위한 수단 또는 상기 본딩하기 위한 수단의 적어도 일부분은 거칠게 되는,
    전자 패키지 내의 집적 회로.
  37. 제 36 항에 있어서,
    상기 본딩하기 위한 수단은, 친수성 또는 소수성 물질을 포함하는,
    전자 패키지 내의 집적 회로.
  38. 제 36 항에 있어서,
    상기 보호하기 위한 수단은, 상기 본딩 표면 상에 배치되는,
    전자 패키지 내의 집적 회로.
  39. 제 36 항에 있어서,
    음악 재생기, 비디오 재생기, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인용 디지털 보조기(PDA), 고정된 위치 데이터 유닛 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    전자 패키지 내의 집적 회로.
KR1020127023149A 2010-02-05 2011-02-04 향상된 본딩 강도를 위한 다이의 표면 준비 KR101512804B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/701,201 US20110193211A1 (en) 2010-02-05 2010-02-05 Surface Preparation of Die for Improved Bonding Strength
US12/701,201 2010-02-05
PCT/US2011/023726 WO2011097464A1 (en) 2010-02-05 2011-02-04 Surface preparation of die for improved bonding strength

Publications (2)

Publication Number Publication Date
KR20120127481A true KR20120127481A (ko) 2012-11-21
KR101512804B1 KR101512804B1 (ko) 2015-04-16

Family

ID=43734250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127023149A KR101512804B1 (ko) 2010-02-05 2011-02-04 향상된 본딩 강도를 위한 다이의 표면 준비

Country Status (6)

Country Link
US (1) US20110193211A1 (ko)
EP (1) EP2532023A1 (ko)
JP (2) JP5766213B2 (ko)
KR (1) KR101512804B1 (ko)
CN (1) CN102812542B (ko)
WO (1) WO2011097464A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525342B2 (en) 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
EP2701189B1 (en) * 2012-08-24 2016-01-20 Imec Substrate, fabrication method of such a substrate, method of self-assembly of such substrates and device obtained thereof
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
US9466547B1 (en) * 2015-06-09 2016-10-11 Globalfoundries Inc. Passivation layer topography
CN106601632A (zh) * 2015-10-14 2017-04-26 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US9773741B1 (en) 2016-08-17 2017-09-26 Qualcomm Incorporated Bondable device including a hydrophilic layer
CN107675156B (zh) * 2017-08-14 2019-07-26 合肥市田源精铸有限公司 一种增强离合器壳机械性能的处理方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150859A (ja) * 1985-12-25 1987-07-04 Toshiba Corp 半導体装置
JPH05136298A (ja) * 1991-11-14 1993-06-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP4239528B2 (ja) * 2002-09-03 2009-03-18 ソニー株式会社 半導体装置の製造方法
US7045904B2 (en) * 2003-12-10 2006-05-16 Texas Instruments Incorporated Patterned plasma treatment to improve distribution of underfill material
US7247683B2 (en) * 2004-08-05 2007-07-24 Fry's Metals, Inc. Low voiding no flow fluxing underfill for electronic devices
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
JP2006332576A (ja) * 2005-04-25 2006-12-07 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2006351935A (ja) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd 半導体チップ実装基板及びそれを用いた半導体装置
US7518211B2 (en) * 2005-11-11 2009-04-14 United Microelectronics Corp. Chip and package structure
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
US8440272B2 (en) * 2006-12-04 2013-05-14 Megica Corporation Method for forming post passivation Au layer with clean surface
KR100866139B1 (ko) * 2007-06-26 2008-10-31 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5125309B2 (ja) * 2007-08-20 2013-01-23 株式会社デンソー 半導体装置の製造方法
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8373284B2 (en) * 2007-10-10 2013-02-12 Nec Corporation Semiconductor device
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US20090194890A1 (en) * 2008-01-31 2009-08-06 Knut Kahlisch Integrated Circuit and Memory Module

Also Published As

Publication number Publication date
WO2011097464A1 (en) 2011-08-11
EP2532023A1 (en) 2012-12-12
JP5766213B2 (ja) 2015-08-19
CN102812542B (zh) 2016-04-27
CN102812542A (zh) 2012-12-05
US20110193211A1 (en) 2011-08-11
JP2015079995A (ja) 2015-04-23
KR101512804B1 (ko) 2015-04-16
JP2013519235A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9818698B2 (en) EMI package and method for making same
KR101512804B1 (ko) 향상된 본딩 강도를 위한 다이의 표면 준비
KR101589782B1 (ko) 쓰루-실리콘 비아들을 노출 및 접촉시키는 고-수율 방법
US8994185B2 (en) Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US9006031B2 (en) Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
US10163744B2 (en) Semiconductor device and method of forming a low profile dual-purpose shield and heat-dissipation structure
US9406588B2 (en) Semiconductor package and manufacturing method thereof
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US9355934B2 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
US20030199121A1 (en) Wafer scale thin film package
US20120217645A1 (en) Semiconductor Device and Method of Forming Interposer and Opposing Build-Up Interconnect Structure with Connecting Conductive TMV for Electrical Interconnect of FO-WLCSP
KR100713121B1 (ko) 칩과 이를 이용한 칩 스택 및 그 제조방법
WO2010011177A1 (en) A substrate arrangement and a method of manufacturing a substrate arrangement
US20130015569A1 (en) Semiconductor Device and Method of Forming Substrate With Seated Plane for Mating With Bumped Semiconductor Die
US8283776B2 (en) Microfabricated pillar fins for thermal management
CN107134413B (zh) 半导体装置以及制造的方法
US20110163437A1 (en) Semiconductor package and method of manufacturing the same
US9018750B2 (en) Thin film structure for high density inductors and redistribution in wafer level packaging
US20170194239A1 (en) A semiconductor package having an etched groove for an embedded device formed on bottom surface of a support substrate and a method for fabricating the same
US9431370B2 (en) Compliant dielectric layer for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee