RU2004126137A - Способ встраивания компонента в основание и формирования электрического контакта с компонентом - Google Patents

Способ встраивания компонента в основание и формирования электрического контакта с компонентом Download PDF

Info

Publication number
RU2004126137A
RU2004126137A RU2004126137/09A RU2004126137A RU2004126137A RU 2004126137 A RU2004126137 A RU 2004126137A RU 2004126137/09 A RU2004126137/09 A RU 2004126137/09A RU 2004126137 A RU2004126137 A RU 2004126137A RU 2004126137 A RU2004126137 A RU 2004126137A
Authority
RU
Russia
Prior art keywords
base
base plate
component
tape
hole
Prior art date
Application number
RU2004126137/09A
Other languages
English (en)
Other versions
RU2297736C2 (ru
Inventor
Ристо ТУОМИНЕН (FI)
Ристо ТУОМИНЕН
Original Assignee
Имбера Электроникс Ой (Fi)
Имбера Электроникс Ой
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Имбера Электроникс Ой (Fi), Имбера Электроникс Ой filed Critical Имбера Электроникс Ой (Fi)
Publication of RU2004126137A publication Critical patent/RU2004126137A/ru
Application granted granted Critical
Publication of RU2297736C2 publication Critical patent/RU2297736C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Claims (21)

1. Способ встраивания компонента в основание и формирования электрических контактов с компонентом, включающий обеспечение базовой пластины в качестве основания, выполнение отверстия в базовой пластине, установку в отверстие компонента, имеющего на своей первой поверхности контактные площадки или контактные выступы для создания электрических контактов, закрепление компонента в отверстии, выполненном в базовой пластине, создание изолирующего слоя по меньшей мере на одной поверхности основания с возможностью закрытия компонента указанным изолирующим слоем, выполнение в изолирующем слое контактных отверстий для компонента, и создание проводников в контактных отверстиях и поверх изолирующего слоя для формирования электрических контактов с компонентом, отличающийся тем, что создают проводящие рисунки на базовой пластине, выбирают положение отверстия и совмещают компонент с проводящими рисунками, выполненными на базовой пластине, причем после выполнения отверстия наносят ленту или пленку в форме ленты на вторую поверхность базовой пластины, устанавливают компонент в отверстии, выполненном в базовой пластине, со стороны первой поверхности базовой пластины таким образом, что первая поверхность компонента лежит напротив ленты или пленки в форме ленты с расположением по существу на уровне второй поверхности базовой пластины, закрепляют компонент в отверстии, выполненном в базовой пластине, посредством заполнения отверстия заполнителем, и после закрепления компонента удаляют ленту или пленку в форме ленты, нанесенную на вторую поверхность базовой пластины.
2. Способ по п.1, отличающийся тем, что отверстие для компонента в базовой пластине печатной платы выполняют сквозным.
3. Способ по п.2, отличающийся тем, что на боковых стенках отверстия для компонента наращивают проводящий материал для обеспечения вокруг компонента защиты от помех.
4. Способ по п.1, отличающийся тем, что в отверстии устанавливают компонент в виде микросхемы.
5. Способ по п.4, отличающийся тем, что после закрепления микросхемы удаляют ленту или пленку в форме ленты, нанесенную на вторую поверхность базовой пластины, наносят покрытую смолой медную фольгу на вторую поверхность базовой пластины, и создают проводящие рисунки и контактные отверстия для компонентов в указанной фольге.
6. Способ по п.4, отличающийся тем, что выполняют отверстия для сквозных соединений, а после закрепления микросхемы удаляют ленту или пленку в форме ленты, нанесенную на вторую поверхность базовой пластины, наносят покрытую смолой медную фольгу на первую и вторую поверхности базовой пластины, создают проводящие рисунки и контактные отверстия для компонентов и сквозных соединений в указанной фольге, нанесенной на первую поверхность базовой пластины, и выполняют проводящие рисунки и контактные отверстия для сквозных соединений в указанной фольге, нанесенной на вторую поверхность базовой пластины.
7. Способ по п.4, отличающийся тем, что после закрепления микросхемы удаляют ленту или пленку в форме ленты, нанесенную на вторую поверхность базовой пластины, наносят фольгу, предварительно пропитанную эпоксидным связующим, на вторую поверхность базовой пластины, выполняют контактные отверстия для компонентов в указанной фольге, и создают проводящие рисунки поверх указанной фольги.
8. Способ по п.4, отличающийся тем, что в основании выполняют отверстия для сквозных соединений, а после закрепления микросхемы удаляют ленту или пленку в форме ленты, нанесенную на вторую поверхность базовой пластины, наносят фольгу, предварительно пропитанную эпоксидным связующим, на первую и вторую поверхности базовой пластины, выполняют контактные отверстия для компонентов и сквозных соединений в указанной фольге на второй поверхности базовой пластины, и выполняют контактные отверстия для сквозных соединений в указанной фольге на первой поверхности базовой пластины.
9. Способ по одному из пп.4-8, отличающийся тем, что электрический контакт с микросхемой формируют по направлению от второй поверхности базовой пластины после установки микросхемы в отверстии, выполненном в базовой пластине.
10. Способ по одному из пп.4-8, отличающийся тем, что электрический контакт с микросхемой формируют наращиванием проводящего материала на контактных площадках микросхемы или на концах ее контактных выступов.
11. Способ по одному из пп.4-8, отличающийся тем, что электрический контакт с микросхемой образуют без пайки с использованием технологии изготовления печатных плат.
12. Способ по одному из пп.1-8, отличающийся тем, что в основание встраивают соответствующим образом более одного компонента.
13. Способ по п.12, отличающийся тем, что в базовой пластине для каждого компонента, встраиваемого в основание, выполняют отдельное отверстие, причем каждый компонент, встраиваемый в основание, размещают в его собственном отверстии.
14. Способ по одному из пп.1-8, отличающийся тем, что в основание встраивают по меньшей мере две микросхемы, наращивают проводящий слой, соединяющийся непосредственно с контактными площадками или выступами по меньшей мере двух микросхем для электрического соединения микросхем между собой с целью образования операционной совокупности.
15. Способ по одному из пп.1-8, отличающийся тем, что образуют многослойную структуру, имеющую по меньшей мере четыре проводящих слоя, расположенных один поверх другого.
16. Способ по одному из пп.1-8, отличающийся тем, что изготавливают первое основание и по меньшей мере одно второе основание, которые устанавливают и закрепляют друг на друге с взаимным совмещением.
17. Способ по одному из пп.1-8, отличающийся тем, что изготавливают первое и второе основание и промежуточный слой, второе основание размещают над первым основанием с совмещением относительно первого основания, между первым и вторым основанием размещают промежуточный слой, и скрепляют между собой первое и второе основание при помощи промежуточного слоя.
18. Способ по п.17, отличающийся тем, что изготавливают по меньшей мере одно третье основание и промежуточный слой для каждого третьего основания, каждое третье основание в свою очередь размещают над первым и вторым основаниями с совмещением относительно одного из нижележащих оснований, под каждым третьим основанием размещают промежуточный слой, и скрепляют между собой первое, второе и каждое третье основания при помощи промежуточных слоев.
19. Способ по п.16, отличающийся тем, что в основаниях, закрепленных друг на друге, просверливают отверстия для сквозных соединений, а в просверленных отверстиях создают проводники для соединения между собой электронных цепей каждого основания для образования операционной совокупности.
20. Способ по одному из пп.1-8, отличающийся тем, что температура базовой пластины, компонента или проводящего слоя, непосредственно связанного с компонентом, не превышает в ходе процесса 200°С, и предпочтительно находится в диапазоне от 20 до 85°С.
21. Электронный модуль, изготовленный с применением способа, заявленного в одном из пп.1-20.
RU2004126137/09A 2002-01-31 2003-01-28 Способ встраивания компонента в основание и формирования электрического контакта с компонентом RU2297736C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20020190 2002-01-31
FI20020190A FI115285B (fi) 2002-01-31 2002-01-31 Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi

Publications (2)

Publication Number Publication Date
RU2004126137A true RU2004126137A (ru) 2005-06-10
RU2297736C2 RU2297736C2 (ru) 2007-04-20

Family

ID=8563006

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2004126137/09A RU2297736C2 (ru) 2002-01-31 2003-01-28 Способ встраивания компонента в основание и формирования электрического контакта с компонентом

Country Status (13)

Country Link
US (1) US6991966B2 (ru)
EP (1) EP1474959B1 (ru)
JP (1) JP2005517287A (ru)
KR (2) KR20100126546A (ru)
CN (1) CN100566511C (ru)
AT (1) ATE295064T1 (ru)
BR (1) BRPI0307364B1 (ru)
DE (1) DE60300619T2 (ru)
FI (1) FI115285B (ru)
HK (1) HK1077151A1 (ru)
IL (1) IL163238A (ru)
RU (1) RU2297736C2 (ru)
WO (1) WO2003065778A1 (ru)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7410907B2 (en) * 2005-03-31 2008-08-12 Lucent Technologies Inc. Fabricating integrated devices using embedded masks
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JPWO2009118925A1 (ja) 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US8466550B2 (en) * 2008-05-28 2013-06-18 Agency For Science, Technology And Research Semiconductor structure and a method of manufacturing a semiconductor structure
AT10247U8 (de) 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
SG10201505279RA (en) 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
DE112010001187T5 (de) * 2009-03-18 2012-04-26 Interplex Industries, Inc. Ebener Kontakt mit Lötzinn
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2410565A1 (en) 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8680683B1 (en) * 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
AT13055U1 (de) 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8603858B2 (en) 2011-07-12 2013-12-10 Infineon Technologies Ag Method for manufacturing a semiconductor package
AT13432U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13436U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
KR20140070584A (ko) * 2011-09-09 2014-06-10 니혼도꾸슈도교 가부시키가이샤 반도체 모듈, 회로기판
US8723313B2 (en) 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
EP2615638A3 (en) 2012-01-16 2013-09-25 Yu, Wan-Ling Semiconductor Package Structure and Method for Manufacturing The Same
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US8916422B2 (en) * 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
AT514074B1 (de) 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
KR20160007546A (ko) * 2013-05-14 2016-01-20 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판의 제조방법 및 부품내장기판
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
KR20160004157A (ko) 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
RU2581155C1 (ru) * 2014-12-10 2016-04-20 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет"Московский институт электронной техники" Способ изготовления электронного узла
RU2571880C1 (ru) * 2015-01-30 2015-12-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" Способ монтажа микроэлектронных компонентов
RU2604209C1 (ru) * 2015-06-05 2016-12-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Способ 2d-монтажа (внутреннего монтажа) интегральных микросхем
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
RU168167U1 (ru) * 2016-08-18 2017-01-23 Общество с ограниченной ответственностью "ТЭК электроникс" Печатная плата с массивным компонентом
RU2645151C1 (ru) * 2016-10-31 2018-02-16 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
RU2651543C1 (ru) * 2016-12-07 2018-04-20 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN110571229A (zh) * 2018-06-05 2019-12-13 深南电路股份有限公司 一种埋入式光感模组及其制造方法
US10615053B2 (en) * 2018-06-07 2020-04-07 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation
RU2703831C1 (ru) * 2019-03-01 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
RU2752013C1 (ru) * 2020-10-26 2021-07-21 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина) Способ изготовления микросборки бескорпусных электронных компонентов на гибких органических подложках

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3192307A (en) * 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same

Also Published As

Publication number Publication date
FI20020190A0 (fi) 2002-01-31
KR101013325B1 (ko) 2011-02-09
BR0307364A (pt) 2004-12-14
KR20100126546A (ko) 2010-12-01
EP1474959A1 (en) 2004-11-10
JP2005517287A (ja) 2005-06-09
EP1474959B1 (en) 2005-05-04
RU2297736C2 (ru) 2007-04-20
KR20040073606A (ko) 2004-08-19
HK1077151A1 (en) 2006-02-03
US6991966B2 (en) 2006-01-31
CN100566511C (zh) 2009-12-02
ATE295064T1 (de) 2005-05-15
CN1625927A (zh) 2005-06-08
IL163238A (en) 2009-06-15
WO2003065778A1 (en) 2003-08-07
FI20020190A (fi) 2003-08-01
DE60300619T2 (de) 2006-01-19
FI115285B (fi) 2005-03-31
US20050124148A1 (en) 2005-06-09
BRPI0307364B1 (pt) 2017-02-21
DE60300619D1 (de) 2005-06-09

Similar Documents

Publication Publication Date Title
RU2004126137A (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
RU2327311C2 (ru) Способ встраивания компонента в основание
US5875100A (en) High-density mounting method and structure for electronic circuit board
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
JP2005517287A5 (ru)
US5360948A (en) Via programming for multichip modules
US5599747A (en) Method of making circuitized substrate
CN103650650B (zh) 印刷电路板及其制造方法
KR100770874B1 (ko) 매설된 집적회로를 구비한 다층 인쇄회로기판
US20130000968A1 (en) 1-Layer Interposer Substrate With Through-Substrate Posts
US6009620A (en) Method of making a printed circuit board having filled holes
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
US6221694B1 (en) Method of making a circuitized substrate with an aperture
KR100278570B1 (ko) 전자 회로 패키지 및 다수의 도전성 표면을 전기적으로 접속하는 방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR100713693B1 (ko) 스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판및 그 제조방법
CN107017211A (zh) 电子部件和方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
KR100952029B1 (ko) 모듈 패키지 및 그 제조 방법
KR20080071431A (ko) 반도체 모듈 및 이의 베어 다이 실장 방법

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PC41 Official registration of the transfer of exclusive right

Effective date: 20201008