CN101236957A - 芯片封装模块的导电层构造及其制造方法 - Google Patents

芯片封装模块的导电层构造及其制造方法 Download PDF

Info

Publication number
CN101236957A
CN101236957A CNA2007100073816A CN200710007381A CN101236957A CN 101236957 A CN101236957 A CN 101236957A CN A2007100073816 A CNA2007100073816 A CN A2007100073816A CN 200710007381 A CN200710007381 A CN 200710007381A CN 101236957 A CN101236957 A CN 101236957A
Authority
CN
China
Prior art keywords
conductive layer
wafer
encapsulation module
chip
chip encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100073816A
Other languages
English (en)
Other versions
CN101236957B (zh
Inventor
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN2007100073816A priority Critical patent/CN101236957B/zh
Publication of CN101236957A publication Critical patent/CN101236957A/zh
Application granted granted Critical
Publication of CN101236957B publication Critical patent/CN101236957B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装模块的导电层结构以及芯片封装模块的制造方法。主要在芯片封装模块的绝缘层底部开设有至少一个贯穿至晶圆顶面的穿透孔，并且在各穿透孔的内壁设置绝缘材料，让后续设置在绝缘层外围的导电层得以经由穿透孔延伸到晶圆的上方，最后再设置阻焊层以及电路接脚，以构成一种可被完全包覆防止氧化，以及提升EMI防护性能，有效抑制噪声的导电层结构。本发明不但能够解决现有芯片封装模块的导电层容易氧化腐蚀的问题，更可使导电层与其它电子元件靠近的部位获得良好的EMI屏蔽作用，进而提升整体芯片封装模块的EMI防护性能，并有效抑制芯片封装模块的噪声，且可避免TCONTACT式接触，使结构较为稳定。

Description

芯片封装模块的导电层构造及其制造方法
技术领域
本发明涉及一种芯片封装模块，尤针对芯片封装模块的封导电层结构加以改良，旨在提供一种被完全包覆，进而防止氧化，并提升EMI防护性能有效抑制噪声的导电层结构。
背景技术
近年来，由于电子产品轻量化、小型化的要求，电子元件的组装及构装技术，也逐渐往轻、薄、短、小的目标发展，一般单芯片或多芯片电子元件为了能够具有传输I/O信号以及电流的能力，并提供散热及保护感光芯片的功能，必须经过封装处理以建构成为整合好的芯片封装模块。
如图1所示的影像传感器为例，其可算是典型的模块化芯片封装元件之一，类似的影像传感器包括有感光芯片11、电路架构以及壳体等部份；其中，所有感光用的感光芯片11布列在一个设在壳体内部的晶圆12上。
另外在晶圆12的下方依序设置有基板13、绝缘层14、导电层15，以及最外围的阻焊层16和电路接脚17；在整个电路架构当中，各电路接脚17即穿过阻焊层16与导电层15接触，再经由导电层15绕过绝缘层14以及基板13的方式构成晶圆12与电路接脚17之间的电性连接，而感光芯片11上方并设有透明盖板18，其透明盖板18与感光芯片11间利用间隔壁19隔开。
再者，现有技术的芯片封装模块的加工制造方法，采用如图2所示，在同一个基板13上同时布列多数个芯片封装模块的加工模式，最后再将完成封装的芯片封装模块单元逐一的裁切分开，使获得完整的芯片封装模块单体；在既有的技术领域当中，必须于设置绝缘层之前先行在芯片封装模块单元之间开设一道如图3所示的凹沟A，再依序于芯片封装模块单元上设置绝缘层、导电层以及阻焊层，最后再沿着凹沟A将透明盖板18切断，从而每一个芯片封装模块单元得以被逐一的裁切分开。
然而，如此的导电层结构设计，以及加工制造方法将造成导电层在裁切处外露(如图1所示)，以致于容易发生导电层氧化腐蚀的现象，尤其外露的导电层完全失去EMI屏蔽作用，使整体芯片封装模块的EMI防护性能远不如预期的理想，且此种加工制造方法所形成的导电层，其与间隔壁以及绝缘层接触面形成T字型接触(T CONTACT)，如图1所示，此种结构方式较不稳定容易脱离。
发明内容
有鉴于此，本发明的主要目的即在提供一种能够解决芯片封装模块导电层容易氧化问题，并且提升EMI防护性能，有效抑制噪声的导电层结构及相关的制造方法。
实施时，主要在芯片封装模块的绝缘层底部开设有至少一个贯穿至晶圆顶面的穿透孔，并且在此穿透孔的内壁设置绝缘材料，让后续设置在绝缘层外围的导电层得以经由穿透孔延伸到晶圆的上方，最后再设置阻焊层以及电路接脚，以构成一种可被完全包覆，有效防止氧化，以及提升EMI防护性能的导电层结构。
本发明提供一种芯片封装模块的导电层结构，其芯片封装模块的感光芯片设置在一个晶圆上，在晶圆的外围依序设置有绝缘层、导电层，以及最外围的阻焊层与电路接脚，各电路接脚穿过阻焊层与导电层接触，再通过导电层构成所述感光芯片与电路接脚之间的电性连接；其特征在于：该绝缘层的底部开设有至少一个贯穿至晶圆顶面的穿透孔，以让后续设置在该绝缘层外围的导电层得以经由该穿透孔延伸到所述晶圆的上方。
上述芯片封装模块的散导电层结构中，各所述穿透孔的内壁可设置有绝缘材料。
本发明提供一种芯片封装模块的制造方法，该方法包括下列步骤：a、将多个感光芯片设置在晶圆上，并于感光芯片上方设置以间隔壁隔开的透明盖板；b、在所述晶圆上切割出用以将每一个封装芯片封装模块单元间隔开的第一道凹沟；c、在所述晶圆外围设置绝缘层；d、在每一个封装芯片封装模块单元区域当中的绝缘层底部开设至少一个贯穿至所述晶圆顶面的穿透孔；e、在所述绝缘层的外围设置导电层，让该导电层经由所述穿透孔延伸到该晶圆的顶面；f、在所述导电层的外围设置阻焊层，并且让该阻焊层的原物料浸入第一道凹沟；g、设置电路接脚；h、最后沿着第一道凹沟将基板切断，将每一个芯片封装模块单元逐一地裁切分开。
上述制造方法中，第一道凹沟的深度以深入透明基板为佳。
上述制造方法中，第一道凹沟以垂直于所述晶圆为佳。
上述制造方法中，该绝缘层以将第一道凹沟填平为佳。
本发明不但能够解决现有芯片封装模块的导电层容易氧化腐蚀的问题，更可以使导电层与其它电子元件靠近的部位获得良好的EMI屏蔽作用，进而提升整体芯片封装模块的EMI防护性能，并有效抑制芯片封装模块的噪声，而且还可避免T CONTACT式接触，使结构较为稳定。
附图说明
图1为现有影像传感器的芯片封装模块结构剖视图。
图2为现有影像传感器的芯片封装模块尚未切割的半成品结构剖视图。
图3为现有影像传感器的芯片封装模块尚未设置绝缘层之前的半成品结构剖视图
图4为本发明一较佳实施例的芯片封装模块结构剖视图。
主要元件代表符号说明
A凹沟
11感光芯片
12晶圆
13基板
14绝缘层
15导电层
16阻焊层
17电路接脚
18透明盖板
19间隔壁
21感光芯片
22晶圆
23绝缘层
24导电层
25阻焊层
26电路接脚
27透明盖板
28间隔壁
29穿透孔
291绝缘材料
具体实施方式
本发明的特点，可参阅本说明书附图及对实施例的详细说明而获得清楚了解。
本发明主要解决现有芯片封装模块的导电层容易氧化腐蚀，无法有效抑制噪声，以及结构不稳定等问题，如图4(本发明一较佳实施例的芯片封装模块结构剖视图)所示，本发明所应用的芯片封装模块同样包括有感光芯片21、电路架构以及壳体等部份；其中，所有感光用的感光芯片21布列在一个设在壳体内部的晶圆22上。
其中，晶圆22的下方依序设置有绝缘层23、导电层24，以及最外围的阻焊层25和电路接脚26；在整个电路架构当中，各电路接脚26穿过阻焊层25与导电层24接触，通过导电层24构成感光芯片21与电路接脚26之间的电性连接，而感光芯片21上方还设有透明盖板27，透明盖板27与感光芯片21间利用间隔壁28隔开。
其重点在于，整个芯片封装模块的绝缘层23底部开设有至少一个贯穿至晶圆22顶面的穿透孔29，并且在此穿透孔29的内壁设置绝缘材料291，让后续设置在绝缘层23外围的导电层24得以经由穿透孔29延伸到晶圆22的上方，再由后续设置的阻焊层25以及电路接脚26完全将芯片封装模块底部的导电层24完全遮蔽，并且经由导电层24穿过绝缘层23以及晶圆22的方式，构成晶圆22与电路接脚26之间的电性连接。
据以上所述方式，构成一种可被完全包覆的导电层24结构，不但能够解决导电层24外露氧化的问题，更可以让经由芯片封装模块基部向上延伸的导电层24被包覆在绝缘层23以及晶圆22的构造当中，利用绝缘层23包覆在导电层24外围的晶圆22以及绝缘层23对该部位的导电层24产生EMI屏蔽作用，进而提升整体芯片封装模块的EMI防护性能，以及有效抑制芯片封装模块的噪声；且该导电层24与间隔壁28之间为平面式接触，而非TCONTACT式接触，其结构改进为稳定不易脱离。
在具体实施时，本发明芯片封装模块同样可以采用在同一个晶圆上同时布列多数个芯片封装模块的加工模式；至于，整体芯片封装模块的加工制造方法，包括有下列步骤：
a、将多个感光芯片设置在晶圆上，并于感光芯片上方设置以间隔壁隔开的透明盖板；
b、在晶圆上切割出用以将每一个封装芯片封装模块单元间隔开的第一道凹沟，该第一道凹沟的深度以深入透明盖板为佳，且该第一凹沟以垂直晶圆为佳，使芯片封装模块单元形成略呈矩形的外观结构；
c、在晶元外围设置绝缘层，该绝缘层以将上述第一道凹沟填平为佳；
d、在每一个封装芯片封装模块单元区域当中的绝缘层底部开设至少一个贯穿至晶圆顶面的穿透孔；
e、在各穿透孔内壁设置绝缘材料；
f、在绝缘层外围设置导电层，让导电层经由穿透孔延伸到晶圆顶面；
g、在导电层的外围设置阻焊层，并且让阻焊层的原物料浸入第一道凹沟；
h、设置电路接脚；
i、最后沿着第一道凹沟将基板切断即可将每一个芯片封装模块单元逐一的裁切分开。
借助上述芯片封装模块的导电层结构设计，以及加工制造方法的实施，不但能够解决现有芯片封装模块的导电层容易氧化腐蚀的问题，更可以使导电层与其它电子元件靠近的部位获得良好的EMI屏蔽作用，进而提升整体芯片封装模块的EMI防护性能，并有效抑制芯片封装模块的噪声，且亦可避免T CONTACT式接触，使结构较为稳定。
本发明的技术内容及技术特点巳揭示如上，然而本领域技术人员仍可能基于本发明的揭示而作各种不背离本发明创作精神的替换及修改。因此，本发明的保护范围应不限于所揭示的实施例，而应包括各种不背离本发明的替换及修改，并为所附权利要求范围所涵盖。

Claims (6)

1. 一种芯片封装模块的导电层结构，其芯片封装模块的感光芯片设置在一个晶圆上，在晶圆的外围依序设置有绝缘层、导电层，以及最外围的阻焊层与电路接脚，各电路接脚穿过阻焊层与导电层接触，再通过导电层构成所述感光芯片与电路接脚之间的电性连接；其特征在于：
该绝缘层的底部开设有至少一个贯穿至晶圆顶面的穿透孔，以让后续设置在该绝缘层外围的导电层得以经由该穿透孔延伸到所述晶圆的上方。
2. 如权利要求1所述芯片封装模块的散导电层结构，其中各所述穿透孔的内壁设置有绝缘材料。
3. 一种芯片封装模块的制造方法，包括下列步骤：
a、将多个感光芯片设置在晶圆上，并于感光芯片上方设置以间隔壁隔开的透明盖板；
b、在所述晶圆上切割出用以将每一个封装芯片封装模块单元间隔开的第一道凹沟；
c、在所述晶圆外围设置绝缘层；
d、在每一个封装芯片封装模块单元区域当中的绝缘层底部开设至少一个贯穿至所述晶圆顶面的穿透孔；
e、在所述绝缘层的外围设置导电层，让该导电层经由所述穿透孔延伸到该晶圆的顶面；
f、在所述导电层的外围设置阻焊层，并且让该阻焊层的原物料浸入第一道凹沟；
g、设置电路接脚；
h、最后沿着第一道凹沟将基板切断，将每一个芯片封装模块单元逐一地裁切分开。
4. 如权利要求3所述芯片封装模块的制造方法，其中该第一道凹沟的深度为深入透明基板。
5. 如权利要求3所述芯片封装模块的制造方法，其中该第一道凹沟垂直于所述晶圆。
6. 如权利要求3所述芯片封装模块的制造方法，其中该绝缘层将第一道凹沟填平。
CN2007100073816A 2007-01-31 2007-01-31 芯片封装模块的导电层构造及其制造方法 Expired - Fee Related CN101236957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100073816A CN101236957B (zh) 2007-01-31 2007-01-31 芯片封装模块的导电层构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100073816A CN101236957B (zh) 2007-01-31 2007-01-31 芯片封装模块的导电层构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101236957A true CN101236957A (zh) 2008-08-06
CN101236957B CN101236957B (zh) 2010-11-10

Family

ID=39920443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100073816A Expired - Fee Related CN101236957B (zh) 2007-01-31 2007-01-31 芯片封装模块的导电层构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101236957B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263076A (zh) * 2010-05-27 2011-11-30 精材科技股份有限公司 封装结构及形成封装结构的方法
CN106098712A (zh) * 2015-04-28 2016-11-09 豪威科技股份有限公司 密封侧壁的器件晶粒及其制造方法
CN114551604A (zh) * 2022-03-02 2022-05-27 江苏长电科技股份有限公司 芯片封装结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230439B (en) * 2004-07-23 2005-04-01 Xintec Inc Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion
CN2770094Y (zh) * 2005-01-19 2006-04-05 资重兴 可隔绝电气干扰的电晶体结构
TWI254467B (en) * 2005-03-01 2006-05-01 Advanced Semiconductor Eng Semiconductor package having an optical device and the method of making the same
TWI250626B (en) * 2005-05-20 2006-03-01 Boardtek Electronics Corp Chip packaging structure and the packaging method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263076A (zh) * 2010-05-27 2011-11-30 精材科技股份有限公司 封装结构及形成封装结构的方法
CN102263076B (zh) * 2010-05-27 2017-05-10 精材科技股份有限公司 封装结构及形成封装结构的方法
CN106098712A (zh) * 2015-04-28 2016-11-09 豪威科技股份有限公司 密封侧壁的器件晶粒及其制造方法
CN114551604A (zh) * 2022-03-02 2022-05-27 江苏长电科技股份有限公司 芯片封装结构及其制造方法

Also Published As

Publication number Publication date
CN101236957B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
CN1625926B (zh) 用于将元件置入于基座中的方法
US7459777B2 (en) Semiconductor package containing multi-layered semiconductor chips
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
CN112736072B (zh) 发光模组及其制造方法
US7880311B2 (en) Stacked semiconductor package and method for manufacturing the same
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US7829993B2 (en) Semiconductor apparatus
CN102774805B (zh) 晶片封装体及其形成方法
KR100829910B1 (ko) 세라믹 패키지 및 그 제조 방법
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
KR20030044838A (ko) 반도체장치
CN113130434A (zh) 封装结构及其制造方法
US9024446B2 (en) Element mounting substrate and semiconductor module
US20120299199A1 (en) Stacked wafer level package having a reduced size
CN101236957B (zh) 芯片封装模块的导电层构造及其制造方法
CN101131941B (zh) 半导体芯片封装制程及其结构
US20210125549A1 (en) Driving backplane and method for manufacturing the same, and display panel
CN102148221A (zh) 电子元件封装体及其制造方法
US20120074594A1 (en) Semiconductor device and manufacturing method thereof
US8845909B2 (en) Process of fabricating heat dissipation substrate
TWI394244B (zh) Chip package module
TWI845002B (zh) 半導體封裝模組及其製造方法
WO2011108051A1 (ja) 半導体装置
CN113809270B (zh) 显示面板及其制备方法
KR20030095459A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20180131

CF01 Termination of patent right due to non-payment of annual fee