CN103426838A - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN103426838A
CN103426838A CN2013101857008A CN201310185700A CN103426838A CN 103426838 A CN103426838 A CN 103426838A CN 2013101857008 A CN2013101857008 A CN 2013101857008A CN 201310185700 A CN201310185700 A CN 201310185700A CN 103426838 A CN103426838 A CN 103426838A
Authority
CN
China
Prior art keywords
substrate
encapsulation body
wafer encapsulation
perforation
body according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101857008A
Other languages
English (en)
Other versions
CN103426838B (zh
Inventor
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN103426838A publication Critical patent/CN103426838A/zh
Application granted granted Critical
Publication of CN103426838B publication Critical patent/CN103426838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一元件区，位于该基底之中；一导电垫结构，设置于该基底上，且电性连接该元件区；一间隔层，设置于该基底之该第一表面之上；一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及一穿孔，自该第二基底之一表面朝该基底延伸，其中该穿孔连通该空腔。本发明可显著缩减晶片封装体的尺寸、可大量生产晶片封装体、以及可降低制程成本和时间。

Description

晶片封装体及其形成方法
技术领域
本发明有关于晶片封装体及其形成方法，且特别是有关于以晶圆级封装制程所形成的晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
如何缩减晶片封装体的尺寸、大量生产晶片封装体以及降低制程成本和时间已成为重要课题。
发明内容
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，位于该基底之中；一导电垫结构，设置于该基底上，且电性连接该元件区；一间隔层，设置于该基底的该第一表面之上；一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及一穿孔，自该第二基底的一表面朝该基底延伸，其中该穿孔连通该空腔。
本发明提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中，及一导电垫结构，设置于该基底上，且电性连接该元件区；于该基底之该第一表面上形成一间隔层；于该间隔层上设置一第二基底，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及自该第二基底之一表面移除部分的该第二基底以形成朝该基底延伸之一穿孔，其中该穿孔连通该空腔。
本发明提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中，及一导电垫结构，设置于该基底上，且电性连接该元件区；提供一第二基底；于该第二基底上形成一间隔层；将于该间隔层接合于该基底之该第一表面上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及自该第二基底之一表面移除部分的该第二基底以形成朝该基底延伸之一穿孔，其中该穿孔连通该空腔。
本发明可显著缩减晶片封装体的尺寸、可大量生产晶片封装体、以及可降低制程成本和时间。
附图说明
图1A至图1J显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A至图2F显示根据本发明一实施例的晶片封装体的制程剖面图。
图3A至图3D分别显示根据本发明实施例的晶片封装体的剖面图。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装光电元件，例如光感测元件或发光元件。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System;MEMS)、微流体系统(micro fluidic systems)或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package;WSP)制程对影像感测元件、发光二极管(light-emitting diodes;LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surface acoustic wave devices)、压力感测器(processsensors)、喷墨头(ink printer heads)或功率金氧半电晶体晶片(power MOSFETchips)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。在一实施例中，上述切割后的封装体为一晶片尺寸封装体(CSP，chipscale paclage)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。
图1A至图1J显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，提供基底100，其具有表面100a及表面100b。基底100可为半导体基底。在一实施例中，基底100为半导体晶圆，例如硅晶圆。
在一实施例中，基底100之中形成有元件区102。元件区102中例如形成有(但不限于)温度感测元件、湿度感测元件、压力感测元件、或前述的组合。在一实施例中，元件区102于表面100a露出。元件区102中的元件可例如通过内连线(未显示)而与设置于基底100上的导电垫结构104电性连接。在一实施例中，导电垫结构104可形成于基底100上的介电层(未显示)之中。导电垫结构104可由多个彼此堆叠的导电垫、单一导电垫、或多个导电垫及其间的内连线结构所构成。
接着，如图1B所示，于基底100的表面100a上形成间隔层106。在一实施例中，间隔层106包括环氧树脂、硅胶基高分子、无机材料、或前述的组合。在一实施例中，间隔层106包括光致抗蚀剂材料而可通过曝光及显影制程而图案化。在一实施例中，间隔层106具有大抵平坦的上表面。在一实施例中，间隔层106大抵不吸收水气。
如图1C所示，接着于间隔层106上设置基底108。基底108、间隔层106、及基底100可共同于元件区102上围出空腔110。基底108可例如为半导体基底、金属基底、高分子基底、陶瓷基底、或前述的组合。在一实施例中，基底108可为不透光基底(对于可见光或红外光而言)。在一实施例中，间隔层106可直接接触基底108。此外，在一实施例中，间隔层106本身具有黏性而可接合基底100及基底108。因此，间隔层106可不与任何的粘着胶接触，因而确保间隔层106的位置不因粘着胶而移动。再者，由于不需使用粘着胶，可避免粘着胶溢流而污染元件区102。
为了形成与导电垫结构104电性连接的导电线路，可选择性于基底100中形成穿基底导电结构。然应注意的是，本发明实施例不限于此。在其他实施例中，可选用其他导电线路(例如，焊线)形成与导电垫结构104之间的电性连接。以下，将以于基底100中形成穿基底导电结构的实施例为例进行本发明的说明。
如图1D所示，可选择性自基底100的表面100b薄化基底100。例如，可对基底100的表面100b进行机械研磨制程、化学机械研磨制程、蚀刻制程、或前述的组合以将基底100薄化至适合的厚度。
接着，可自基底100的表面100b移除部分的基底100以形成朝导电垫结构104延伸的孔洞112。在一实施例中，可使用干式蚀刻制程、湿式蚀刻制程、激光雕刻制程、或前述的组合以形成孔洞112。在一实施例中，孔洞112可露出部分的导电垫结构104。孔洞112的侧壁可垂直于基底100的表面100b。或者，孔洞112的侧壁可倾斜于基底100的表面100b。在一实施例中，孔洞112的口径可沿着由表面100b朝向表面100a的方向递增。或者，孔洞112的口径可沿着由表面100b朝向表面100a的方向递减。在对基底100进行各种制程期间，可以基底108为支撑基底以利于各种制程的操作。因此，基底108较佳具有大抵平坦的上表面，以使后续制程的进行更为精确。
接着，如图1E所示，可于基底100的表面100b及孔洞112的侧壁上形成绝缘层114。绝缘层114的材质例如可为(但不限于)环氧树脂、防焊层、或其他适合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物或其组合；或有机高分子材料的聚酰亚胺树脂(polyimide)、苯环丁烯(butylcyclobutene:BCB,道氏化学公司)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylates)等。绝缘层114的形成方式可包含涂布方式，例如旋转涂布(spin coating)、喷涂(spraycoating)、或淋幕涂布(curtain coating)，或其他适合的沉积方式，例如，液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、电浆增强式化学气相沉积、快速热化学气相沉积、或常压化学气相沉积等制程。在一实施例中，所形成的绝缘层114会覆盖孔洞112底部下方的导电垫结构104。在此情形下，可例如通过蚀刻制程移除部分的绝缘层114而使导电垫结构104露出。
如图1F所示，接着于绝缘层114上形成导线层116。导线层116可延伸进入孔洞112而电性连接导电垫结构104。导线层116的材质例如为(但不限于)铜、铝、金、铂、镍、锡、或前述的组合。或者，导线层116可包括导电高分子材料或导电陶瓷材料(例如，氧化铟锡或氧化铟锌)。导线层116的形成方式可包括以物理气相沉积制程、化学气相沉积制程、电镀制程、化镀制程、或前述的组合。在一实施例中，可以物理气相沉积制程于基底100的表面100b上形成晶种层(未显示)。接着，可于晶种层形成图案化遮罩层(未显示)，其具有相应于欲形成的导线层的图案的开口图案，其露出其下的晶种层。接着，于露出的晶种层上电镀导电材料，并接着移除图案化遮罩层。后续，进行蚀刻制程以移除原由图案化遮罩层所覆盖的部分的晶种层以形成具有所需图案的导线层116。
接着，可选择性于基底100的表面100b及导线层116上形成保护层118。保护层118的材质例如为(但不限于)绿漆、聚亚酰胺(Polyimide)、类聚亚酰胺(Polyimide-like material)、或前述的组合，其形成方式例如包括电镀、旋转涂布(spin coating)、喷涂(spray coating)、淋幕涂布(curatin coating)、或前述的组合。在一实施例中，保护层118包括光致抗蚀剂材料而可经由曝光及显影制程而图案化。例如，保护层118可具有露出部分的导线层116的开口，如图1F所示。
接着，如图1G所示，可自基底108的表面移除部分的基底108以形成朝基底100延伸的穿孔120。穿孔120可连通空腔110。在一实施例中，穿孔120可接着使用湿式蚀刻制程、干式蚀刻制程、激光雕刻制程、或前述的组合而形成。在此实施例中，穿孔120的侧壁可大抵与间隔层106的侧边共平面。穿孔120可直接露出元件区102。在一实施例中，穿孔120的口径可等于元件区102。在另一实施例中，穿孔120的口径可小于元件区102。在又一实施例中，穿孔120大于元件区102。穿孔120的开口可包括各种形状，例如圆形、矩形、椭圆形、扇形、或多边形。
如图1H所示，可选择性于基底108的表面上设置覆盖胶带122，其可覆盖穿孔120。覆盖胶带122可利于后续制程的进行，并可保护元件区102使之免于受到污染或损坏。接着，可以覆盖胶带122为支撑，于保护层118的开口中进行凸块化制程以形成导电凸块124。导电凸块124的材质可例如为(但不限于)锡、铅、铜、金、镍、或前述的组合。
如图1I所示，可选择性沿着基底100的至少一预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。在一实施例中，可选择性移除覆盖胶带122，如图1J所示。
图2A至图2F显示根据本发明一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。此外，相同或相似的元件可能采用相同或相似的材料及/或制程而形成。
如图2A所示，提供基底100，其具有表面100a及表面100b。基底100之中可形成有元件区102。元件区102中例如形成有(但不限于)温度感测元件、湿度感测元件、压力感测元件、或前述的组合。元件区102中的元件可例如通过内连线(未显示)而与设置于基底100上的导电垫结构104电性连接。在一实施例中，光敏感区103位于基底100的表面100a，其可位于导电垫结构104与元件区102之间。在一实施例中，光敏感区103应避免照光(例如，可见光或红外光)以使元件区102得以正常运作。
接着，如图2B所示，于基底100的表面100a上形成间隔层106。在一实施例中，间隔层106可与元件区102的边缘隔有距离d。
如图2C所示，接着于间隔层106上设置基底108。基底108、间隔层106、及基底100可共同于元件区102上围出空腔110。空腔110的面积可大于元件区102的面积。在一实施例中，元件区102的表面可裸露于空腔110之中。基底108较佳选用不透光材质，以避免光敏感区103受光线照射。
接着，可以类似于图1D至图1H所述的制程形成出图2D所示的结构。在一实施例中，穿孔120的侧壁不与间隔层106的最靠近穿孔120的侧边共平面。穿孔120的口径可小于空腔110的口径。此外，在另一实施例中，间隔层106不与元件区102隔有距离d。然而，在蚀刻基底108以形成穿孔120的过程中，间隔层106可能受到蚀刻制程的影响而部分被移除。在此情形下，间隔层106的最靠近穿孔120的侧边亦不与穿孔120的侧壁共平面。
如图2E所示，可选择性沿着基底100的至少一预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。在一实施例中，可选择性移除覆盖胶带122，如图2F所示。
此外，在上述实施例中，间隔层106先形成于基底100上，接着才与基底108接合。然而，本发明实施例不限于此。在其他实施例中，可先于基底108上形成间隔层106。接着，将间隔层106接合于基底100的表面100a上。在此情形下，基底100、间隔层106、及基底108亦共同于元件区102上围出空腔110。接着，可使用类似于图1或图2所述的制程进行后续封装以形成晶片封装体。
图3A至图3D分别显示根据本发明实施例的晶片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图3A所示，在一实施例中，穿孔120的口径可小于空腔110。穿孔120可直接露出元件区102。
如图3B所示，在一实施例中，遮光层302可设置在基底108的表面上，其可覆盖光敏感区103。
如图3C所示，在一实施例中，穿孔120可仅与空腔110连通而不直接露出元件区102。即，穿孔120在基底100的表面100a上的投影不与元件区102重叠。
如图3D所示，在一实施例中，基底108中可形成有多个与空腔110连通的穿孔，例如穿孔120a及穿孔120b。穿孔120a及穿孔120b可不直接露出元件区102。或者，穿孔120a及穿孔120b中其中之一可直接露出元件区102。
通过本发明实施例所述的制程，可显著缩减晶片封装体的尺寸、可大量生产晶片封装体、以及可降低制程成本和时间。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102：元件区；103：光敏感区；104：导电垫结构；106：间隔层；108：基底；110：空腔；112：孔洞；114：绝缘层；116：导线层；118：保护层；120、120a、120b：穿孔；122：胶带；124：导电凸块；302：遮光层；d：距离；SC：切割道。

Claims (21)

1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一元件区，位于该基底之中；
一导电垫结构，设置于该基底上，且电性连接该元件区；
一间隔层，设置于该基底的该第一表面之上；
一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及
一穿孔，自该第二基底的一表面朝该基底延伸，其中该穿孔连通该空腔。
2.根据权利要求1所述的晶片封装体，其特征在于，该元件区包括一温度感测元件、一湿度感测元件、一压力感测元件、或前述的组合。
3.根据权利要求1所述的晶片封装体，其特征在于，还包括一光敏感区，位于该基底的该第一表面上，其中该光敏感区位于该导电垫结构与该元件区之间。
4.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一孔洞，自该基底的该第二表面朝该导电垫结构延伸；
一导线层，设置于该基底的该第二表面上，且延伸进入该孔洞而电性连接该导电垫结构；以及
一绝缘层，设置于该导线层与该基底之间。
5.根据权利要求4所述的晶片封装体，其特征在于，还包括：
一保护层，设置于该基底的该第二表面上，且具有露出该导线层的一开口；以及
一导电凸块，设置于该开口中，且电性接触该导线层。
6.根据权利要求1所述的晶片封装体，其特征在于，该穿孔直接露出该元件区。
7.根据权利要求1所述的晶片封装体，其特征在于，该穿孔不直接露出该元件区。
8.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二穿孔，自该第二基底的该表面朝该基底延伸，其中该第二穿孔连通该空腔。
9.根据权利要求1所述的晶片封装体，其特征在于，还包括一覆盖胶带，设置于该第二基底的该表面上，且覆盖该穿孔。
10.根据权利要求1所述的晶片封装体，其特征在于，该第二基底包括一半导体基底、一金属基底、一高分子基底、一陶瓷基底、或前述的组合。
11.根据权利要求1所述的晶片封装体，其特征在于，该间隔层直接接触该第二基底。
12.根据权利要求1所述的晶片封装体，其特征在于，该间隔层的最靠近该穿孔的一侧边不与该穿孔的一侧壁共平面。
13.根据权利要求1所述的晶片封装体，其特征在于，该间隔层的一侧边与该穿孔的一侧壁大抵共平面。
14.根据权利要求1所述的晶片封装体，其特征在于，该间隔层不接触任何的粘着胶。
15.根据权利要求1所述的晶片封装体，还包括一遮光层，设置于该第二基底的该表面上。
16.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中，及一导电垫结构设置于该基底上且电性连接该元件区；
于该基底的该第一表面上形成一间隔层；
于该间隔层上设置一第二基底，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及
自该第二基底的一表面移除部分的该第二基底以形成朝该基底延伸的一穿孔，其中该穿孔连通该空腔。
17.根据权利要求16所述的晶片封装体的形成方法，其特征在于，还包括：
自该基底的该第二表面移除部分的该基底以形成朝该导电垫结构延伸的一孔洞；
于基底的该第二表面及该孔洞的侧壁上形成一绝缘层；以及
于该绝缘层上形成一导线层，该导线层延伸进入该孔洞而电性连接该导电垫结构。
18.根据权利要求17所述的晶片封装体的形成方法，其特征在于，还包括：在形成该孔洞之前，自该基底的该第二表面薄化该基底。
19.根据权利要求16所述的晶片封装体的形成方法，其特征在于，还包括于该第二基底的该表面上设置一覆盖胶带，该覆盖胶带覆盖该穿孔。
20.根据权利要求16所述的晶片封装体的形成方法，其特征在于，还包括沿着该基底的至少一预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
21.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中，及一导电垫结构设置于该基底上且电性连接该元件区；
提供一第二基底；
于该第二基底上形成一间隔层；
将该间隔层接合于该基底的该第一表面上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及
自该第二基底的一表面移除部分的该第二基底以形成朝该基底延伸的一穿孔，其中该穿孔连通该空腔。
CN201310185700.8A 2012-05-18 2013-05-17 晶片封装体及其形成方法 Active CN103426838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261649189P 2012-05-18 2012-05-18
US61/649,189 2012-05-18

Publications (2)

Publication Number Publication Date
CN103426838A true CN103426838A (zh) 2013-12-04
CN103426838B CN103426838B (zh) 2016-12-28

Family

ID=49580679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310185700.8A Active CN103426838B (zh) 2012-05-18 2013-05-17 晶片封装体及其形成方法

Country Status (3)

Country Link
US (1) US20130307147A1 (zh)
CN (1) CN103426838B (zh)
TW (1) TWI529821B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374778A (zh) * 2014-08-11 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
CN105789172A (zh) * 2015-01-12 2016-07-20 精材科技股份有限公司 晶片封装体及其制造方法
CN106206460A (zh) * 2014-08-11 2016-12-07 精材科技股份有限公司 晶片封装体及其制造方法
WO2017071649A1 (zh) * 2015-10-29 2017-05-04 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
CN109473402A (zh) * 2018-10-11 2019-03-15 北京工业大学 一种影像芯片的封装结构和制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400807B (zh) * 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US9496437B2 (en) 2014-03-28 2016-11-15 Sunpower Corporation Solar cell having a plurality of sub-cells coupled by a metallization structure
TWI581325B (zh) * 2014-11-12 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9663357B2 (en) * 2015-07-15 2017-05-30 Texas Instruments Incorporated Open cavity package using chip-embedding technology
US10373883B2 (en) * 2017-10-26 2019-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10622593B2 (en) 2018-06-05 2020-04-14 Ford Global Technologies, Llc Reduction of packaging parasitic inductance in power modules
CN109037428A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰的芯片封装结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149486A1 (en) * 2000-07-19 2002-10-17 Lee Don Hee Absolute humidity sensor
US20060227845A1 (en) * 2004-12-08 2006-10-12 Georgia Tech Research Corporation Displacement sensor
CN101150886A (zh) * 2006-09-21 2008-03-26 财团法人工业技术研究院 微机电麦克风的封装结构及封装方法
CN101924081A (zh) * 2009-06-15 2010-12-22 鸿富锦精密工业（深圳）有限公司 影像感测器封装体及影像感测器模组
CN102034796A (zh) * 2009-10-01 2011-04-27 精材科技股份有限公司 晶片封装体及其制造方法
CN102130090A (zh) * 2009-12-31 2011-07-20 精材科技股份有限公司 芯片封装体及其制造方法
CN102401706A (zh) * 2010-08-23 2012-04-04 飞思卡尔半导体公司 Mems压力传感器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
GB2379265B (en) * 2001-08-16 2005-04-06 Univ Bath Internal combustion engine cooling
JP2007192773A (ja) * 2006-01-23 2007-08-02 Denso Corp 圧力センサ素子の取付構造
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
US7939867B2 (en) * 2008-02-27 2011-05-10 United Microelectronics Corp. Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
JP5185683B2 (ja) * 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
US8976529B2 (en) * 2011-01-14 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for reliability enhancement in flip chip package
CN102959433B (zh) * 2011-04-28 2015-01-21 深圳市华星光电技术有限公司 滤光片的制作方法
FR2980643A1 (fr) * 2011-09-28 2013-03-29 St Microelectronics Grenoble 2 Boitier electronique optique

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149486A1 (en) * 2000-07-19 2002-10-17 Lee Don Hee Absolute humidity sensor
US20060227845A1 (en) * 2004-12-08 2006-10-12 Georgia Tech Research Corporation Displacement sensor
CN101150886A (zh) * 2006-09-21 2008-03-26 财团法人工业技术研究院 微机电麦克风的封装结构及封装方法
CN101924081A (zh) * 2009-06-15 2010-12-22 鸿富锦精密工业（深圳）有限公司 影像感测器封装体及影像感测器模组
CN102034796A (zh) * 2009-10-01 2011-04-27 精材科技股份有限公司 晶片封装体及其制造方法
CN102130090A (zh) * 2009-12-31 2011-07-20 精材科技股份有限公司 芯片封装体及其制造方法
CN102401706A (zh) * 2010-08-23 2012-04-04 飞思卡尔半导体公司 Mems压力传感器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374778A (zh) * 2014-08-11 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
CN106206460A (zh) * 2014-08-11 2016-12-07 精材科技股份有限公司 晶片封装体及其制造方法
CN105374778B (zh) * 2014-08-11 2018-05-25 精材科技股份有限公司 晶片封装体及其制造方法
CN106206460B (zh) * 2014-08-11 2018-12-04 精材科技股份有限公司 晶片封装体及其制造方法
CN105789172A (zh) * 2015-01-12 2016-07-20 精材科技股份有限公司 晶片封装体及其制造方法
WO2017071649A1 (zh) * 2015-10-29 2017-05-04 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
CN109473402A (zh) * 2018-10-11 2019-03-15 北京工业大学 一种影像芯片的封装结构和制作方法

Also Published As

Publication number Publication date
TWI529821B (zh) 2016-04-11
CN103426838B (zh) 2016-12-28
US20130307147A1 (en) 2013-11-21
TW201349362A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
CN103681537A (zh) 晶片封装体及其形成方法
CN103426838A (zh) 晶片封装体及其形成方法
CN102683311B (zh) 晶片封装体及其形成方法
CN102034778B (zh) 芯片封装体及其制造方法
CN104218022B (zh) 晶片封装体及其制造方法
CN204045565U (zh) 晶片封装体
CN104733422B (zh) 晶片封装体及其制造方法
CN102543971B (zh) 芯片封装体及其形成方法
TWI546913B (zh) 晶片封裝體及其製造方法
CN105047619B (zh) 晶片堆叠封装体及其制造方法
CN103107157B (zh) 晶片封装体及其形成方法
CN102774805B (zh) 晶片封装体及其形成方法
CN105097792A (zh) 晶片封装体及其制造方法
CN102082131B (zh) 晶片封装体及其制造方法
CN102157462A (zh) 晶片封装体及其制造方法
CN104979426A (zh) 晶片封装体的制造方法
CN102592982A (zh) 晶片封装体的形成方法
CN104952812A (zh) 晶片封装体及其制造方法
CN105097744A (zh) 晶片封装体及其制造方法
CN104681516A (zh) 晶片封装体及其制造方法
CN102891117A (zh) 晶片封装体及其制造方法
CN102625576B (zh) 转接板及其形成方法
CN106252308A (zh) 晶片封装体与其制备方法
CN102779800B (zh) 晶片封装体及其形成方法
CN105097790B (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant