JP2007042978A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007042978A
JP2007042978A JP2005227639A JP2005227639A JP2007042978A JP 2007042978 A JP2007042978 A JP 2007042978A JP 2005227639 A JP2005227639 A JP 2005227639A JP 2005227639 A JP2005227639 A JP 2005227639A JP 2007042978 A JP2007042978 A JP 2007042978A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive layer
wiring
layer
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005227639A
Other languages
English (en)
Other versions
JP4749795B2 (ja
Inventor
Tomoji Fujii
朋治 藤井
Tomoki Kobayashi
智樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005227639A priority Critical patent/JP4749795B2/ja
Priority to US11/462,188 priority patent/US20070029667A1/en
Publication of JP2007042978A publication Critical patent/JP2007042978A/ja
Application granted granted Critical
Publication of JP4749795B2 publication Critical patent/JP4749795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguide Aerials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】小型化できると共に、コストを低減することのできる半導体装置及びその製造方法を提供する。
【解決手段】給電層２４とグラウンド用導電層２７とを有する配線基板１１を備え、配線基板１１上に接続された半導体チップ１２及びチップ部品１３を覆う封止樹脂１７上に逆Ｆ型アンテナ２０を設けると共に、逆Ｆ型アンテナ２０と給電層２４及びグラウンド用導電層２７とを電気的に接続した。
【選択図】図３

Description

本発明は、半導体装置に係り、特にグラウンド用導電層と電気的に接続される受動回路を備えた半導体装置に関する。
半導体装置には、受動回路としてアンテナを備えたものがある。このような半導体装置は、例えば、無線モジュールとして用いられる。また、アンテナとしては、チップアンテナやアンテナパターン等が用いられる。
図１は、チップアンテナを備えた従来の半導体装置の断面図である。
図１に示すように、半導体装置１００は、配線基板１０１と、ＣＰＵ用半導体チップ１０２と、ＲＦデバイス１０３と、チップアンテナ１０４と、マッチング用部品１０５とを有する。配線基板１０１には、図示していない配線パターンが形成されている。ＣＰＵ用半導体チップ１０２、ＲＦデバイス１０３、チップアンテナ１０４、及びマッチング用部品１０５は、配線基板１０１上に設けられており、配線基板１０１に形成された配線パターン（図示せず）と電気的に接続されている。また、マッチング用部品１０５は、配線基板１０１に形成された配線パターン（図示せず）によりＲＦデバイス１０３及びチップアンテナ１０４と電気的に接続されている。
図２は、アンテナパターンを備えた従来の半導体装置の断面図である。図２において、図１に示した半導体装置１００と同一構成部分には同一符号を付す。
図２に示すように、半導体装置１１０は、配線基板１０１と、ＣＰＵ用半導体チップ１０２と、ＲＦデバイス１０３と、アンテナパターン１１１とを有する。ＣＰＵ用半導体チップ１０２及びＲＦデバイス１０３は、配線基板１０１上に設けられている。アンテナパターン１１１は、配線基板１０１上に形成されている。アンテナパターン１１１は、配線基板１０１に形成された配線パターン（図示せず）によりＣＰＵ用半導体チップ１０２及びＲＦデバイス１０３と電気的に接続されている（例えば、特許文献１参照。）。
アンテナパターン１１１としては、例えば、逆Ｆ型アンテナが用いられる。逆Ｆ型アンテナは、グラウンド用導電層及び電源用導電層（共に図示せず）と電気的に接続されるアンテナであり、小型化を目的に開発されたアンテナである。
また、近年のＣＭＯＳ技術の進歩により、１つの半導体チップにＣＰＵとＲＦデバイスとを作製し、これを配線基板１０１上に設けて、小型化を図った半導体装置がある。
特開２００４−２２６６７号公報
しかしながら、半導体装置１００では、チップアンテナ１０４が高価なため、半導体装置１００のコストが増加するという問題があった。
また、チップアンテナ１０４を用いた場合、インピーダンスを調整するためのマッチング用部品１０５を設ける必要があるため、配線基板１０１の面方向のサイズが大きくなってしまい、半導体装置１００のコストが増加すると共に、半導体装置１００を小型化できないという問題があった。
半導体装置１１０では、アンテナパターン１１１を形成するために、配線基板１０１上にチップアンテナ１０４の形成領域よりも大きな領域が必要となるため、配線基板１０１の面方向のサイズが大きくなってしまい、半導体装置１１０のコストが増加すると共に、半導体装置１１０を小型化できないという問題があった。
また、アンテナパターン１１１として逆Ｆ型アンテナを用いた場合、配線基板１０１上に所定の面積を有したグラウンド用導電層（図示せず）を設ける必要があるため、配線基板１０１の面方向のサイズが大きくなってしまい、半導体装置１１０のコストが増加すると共に、半導体装置１１０を小型化できないという問題があった。
さらに、ＣＰＵとＲＦデバイスの両方の機能が混載された半導体チップを備えた半導体装置の場合、ＣＰＵ用半導体チップ１０２及びＲＦデバイス１０３の形成領域を小さくすることは可能であるが、半導体装置を十分に小型化することが困難であるという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化できると共に、コストを低減することのできる半導体装置を提供することを目的とする。
本発明の一観点によれば、配線基板と、該配線基板の第１の主面に設けられ、前記配線基板と電気的に接続された電子部品と、受動回路と、前記電子部品を封止する封止樹脂とを備えた半導体装置であって、前記受動回路を前記封止樹脂上に設けると共に、グラウンド用導電層を前記配線基板の内部または前記配線基板の第１の主面とは反対側の第２の主面に設けたことを特徴とする半導体装置が提供される。
本発明によれば、受動回路を封止樹脂上に設けると共に、グラウンド用導電層を配線基板の内部または配線基板の第１の主面とは反対側の第２の主面に設けることにより、配線基板の第１の主面にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板の面方向のサイズが小さくなるため、半導体装置の小型化できると共に、半導体装置のコストを低減することができる。
本発明の他の観点によれば、配線基板と、該配線基板の第１の主面に設けられ、前記配線基板と電気的に接続された電子部品と、受動回路と、前記電子部品を封止する封止樹脂とを備えた半導体装置であって、前記封止樹脂上にグラウンド用導電層と、該グラウンド用導電層上に絶縁層と、該絶縁層上に前記受動回路とを設けたことを特徴とする半導体装置が提供される。
本発明によれば、封止樹脂上にグラウンド用導電層と、グラウンド用導電層上に絶縁層と、絶縁層上にグラウンド用導電層と電気的に接続される受動回路とを設けたことにより、配線基板の第１の主面にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板の面方向のサイズが小さくなるため、半導体装置の小型化できると共に、半導体装置のコストを低減することができる。
本発明によれば、半導体装置を小型化できると共に、半導体装置のコストを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図３を参照して、本発明の第１の実施の形態に係る半導体装置１０について説明する。なお、本実施の形態では、受動回路として逆Ｆ型アンテナ２０を用いた場合を例に挙げて以下の説明をする。
半導体装置１０は、配線基板１１と、電子部品である半導体チップ１２及びチップ部品１３と、端子１４，１５と、封止樹脂１７と、逆Ｆ型アンテナ２０と、保護膜２１とを有する。
配線基板１１は、コア基板２３と、電源用導電層２４と、上部樹脂層２５と、グラウンド用導電層２７と、下部樹脂層２８と、貫通ビア２９〜３１と、上部配線３２〜３４と、保護膜３５，３９と、下部配線３６〜３８と、外部接続端子４１とを有する。
コア基板２３は、板状とされている。コア基板２３としては、例えば、ガラスエポキシ基板やセラミック基板等を用いることができる。電源用導電層２４は、コア基板２３の上面２３Ａに設けられている。電源用導電層２４は、貫通ビア２９と電気的に接続されている。電源用導電層２４の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
上部樹脂層２５は、電源用導電層２４を覆うようにコア基板２３の上面２３Ａに設けられている。上部樹脂層２５としては、例えば、エポキシ系樹脂を用いることができる。
グラウンド用導電層２７は、グラウンド電位とされており、コア基板２３の下面２３Ｂに設けられている。グラウンド用導電層２７は、貫通ビア３１と電気的に接続されている。グラウンド用導電層２７は、逆Ｆ型アンテナ２０と電気的に接続されるグラウンド用導電層である。
このように、逆Ｆ型アンテナ２０と電気的に接続されるグラウンド用導電層２７を配線基板１１の内部に設けることにより、配線基板１１の第１の主面（半導体チップ１２及びチップ部品１３が接続される面）にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板１１の面方向のサイズが小さくなるため、半導体装置１０の小型化できると共に、半導体装置１０のコストを低減することができる。
また、従来、グラウンド用導電層２７が形成されていた配線基板１１の領域を利用して、配線基板１１に形成される配線（例えば、上部配線３２，３３等）のレイアウトを変更することが可能となり、設計の自由度を増加させることができる。
なお、グラウンド用導電層２７の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
下部樹脂層２８は、グラウンド用導電層２７を覆うようにコア基板２３の下面２３Ｂに設けられている。下部樹脂層２８としては、例えば、エポキシ系樹脂を用いることができる。
貫通ビア２９は、上部配線３２と下部配線３６との間に位置するコア基板２３、電源用導電層２４、上部樹脂層２５、及び下部樹脂層２８を貫通するように設けられている。貫通ビア２９は、電源用導電層２４、上部配線３２、及び下部配線３６と電気的に接続されている。
貫通ビア３０は、上部配線３４と下部配線３７との間に位置するコア基板２３、上部樹脂層２５、及び下部樹脂層２８を貫通するように設けられている。貫通ビア３０は、上部配線３４及び下部配線３７と電気的に接続されている。
貫通ビア３１は、上部配線３３と下部配線３８との間に位置するコア基板２３、グラウンド用導電層２７、上部樹脂層２５、及び下部樹脂層２８を貫通するように設けられている。貫通ビア３１は、グラウンド用導電層２７、上部配線３３、及び下部配線３８と電気的に接続されている。貫通ビア２９〜３１の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
上部配線３２は、貫通ビア２９の形成位置に対応する上部樹脂層２５上に設けられている。上部配線３２は、ワイヤ４３が接続される接続部３２Ａと、端子１４が接続される接続部３２Ｂとを有する。上部配線３２は、半導体チップ１２、端子１４、及び貫通ビア２９と電気的に接続されている。
上部配線３３は、貫通ビア３１の形成位置に対応する上部樹脂層２５上に設けられている。上部配線３３は、チップ部品１３が接続される接続部３３Ａと、端子１５が接続される接続部３３Ｂとを有する。上部配線３３は、チップ部品１３、端子１５、及び貫通ビア３１と電気的に接続されている。
上部配線３４は、貫通ビア３０の形成位置に対応する上部樹脂層２５上に設けられている。上部配線３４は、ワイヤ４３が接続される接続部３４Ａと、チップ部品１３が接続される接続部３４Ｂとを有する。上部配線３４は、半導体チップ１２、チップ部品１３、及び貫通ビア３０と電気的に接続されている。上部配線３２〜３４の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
保護膜３５は、接続部３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂを露出した状態で、上部配線３２〜３４を覆うよう上部樹脂層２５上に設けられている。保護膜３５は、上部配線３２〜３４を保護する膜である。保護膜３５としては、例えば、ソルダーレジストを用いることができる。
下部配線３６は、貫通ビア２９の形成位置に対応する下部樹脂層２８の下面２８Ａに設けられている。下部配線３６は、外部接続端子４１が接続される接続部３６Ａを有する。下部配線３６は、貫通ビア２９及び外部接続端子４１と電気的に接続されている。
下部配線３７は、貫通ビア３０の形成位置に対応する下部樹脂層２８の下面２８Ａに設けられている。下部配線３７は、外部接続端子４１が接続される接続部３７Ａを有する。下部配線３７は、貫通ビア３０及び外部接続端子４１と電気的に接続されている。
下部配線３８は、貫通ビア３１の形成位置に対応する下部樹脂層２８の下面２８Ａに設けられている。下部配線３８は、外部接続端子４１が接続される接続部３８Ａを有する。下部配線３８は、貫通ビア３１及び外部接続端子４１と電気的に接続されている。下部配線３６〜３８の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
保護膜３９は、接続部３６Ａ〜３８Ａを露出した状態で、下部配線３６〜３８を覆うように下部樹脂層２８の下面２８Ａに設けられている。保護膜３９は、下部配線３６〜３８を保護する膜である。保護膜３９としては、例えば、ソルダーレジストを用いることができる。
外部接続端子４１は、接続部３６Ａ〜３８Ａに設けられている。外部接続端子４１は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子である。外部接続端子４１としては、例えば、はんだボールを用いることができる。なお、外部接続端子４１を設けることなく、接続部３６Ａ〜３８Ａ自体を外部接続端子としてもよい。
半導体チップ１２は、上部樹脂層２５上に設けられている。半導体チップ１２は、ワイヤ４３を介して上部配線３２，３４の接続部３２Ａ，３４Ａと電気的に接続されている（ワイヤボンディング接続）。例えば、無線モジュールとして半導体装置１０を構成する場合、半導体チップ１２としては、ＣＰＵとＲＦデバイスの両方の機能を有する半導体チップ（ＡＳＩＣ）を用いることができる。なお、図３では、半導体チップ１２をワイヤボンディング接続した場合を図示したが、半導体チップ１２はフリップチップ接続してもよい。
チップ部品１３は、接続部３３Ａ，３４Ｂと電気的に接続されるように、配線基板１１の第１の主面に設けられている。チップ部品１３は、例えば、チップキャパシタ、チップレジスタ等の部品である。
端子１４は、柱状とされており、接続部３２Ｂに設けられている。端子１４は、貫通ビア２９及び逆Ｆ型アンテナ２０のビア部４４と電気的に接続されている。これにより、逆Ｆ型アンテナ２０は、電源用導電層２４と電気的に接続される。
端子１５は、柱状とされており、接続部３３Ｂに設けられている。端子１５は、貫通ビア３１及び逆Ｆ型アンテナ２０のビア部４５と電気的に接続されている。これにより、逆Ｆ型アンテナ２０は、グラウンド用導電層２７と電気的に接続される。端子１４，１５の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。端子１４，１５は、例えば、柱状のブロックや、めっき法により柱状に析出させた導電金属等により構成することができる。
封止樹脂１７は、半導体チップ１２、チップ部品１３、端子１４，１５、及びワイヤ４３を覆うように配線基板１１の第１の主面に設けられている。また、封止樹脂１７には、端子１４の上面を露出する開口部１７Ａと、端子１５の上面を露出する開口部１７Ｂとが形成されている。また、封止樹脂１７の上面１７Ｃは、平坦な面とされている。封止樹脂１７としては、例えば、トランスファーモールド法により形成されたモールド樹脂を用いることができる。
図４は、逆Ｆ型アンテナを説明するための図である。
図３及び図４を参照して、逆Ｆ型アンテナ２０について説明する。
逆Ｆ型アンテナ２０は、ビア部４４，４５と、アンテナ部４６とを有する。ビア部４４は、封止樹脂１７に形成された開口部１７Ａに複数設けられている。ビア部４４の一方の端部は端子１４と接続されており、他方の端部はアンテナ部４６と接続されている。このビア部４４を介してアンテナ部４６は電源用導電層２４と電気的に接続される。
ビア部４５は、封止樹脂１７に形成された開口部１７Ｂに設けられている。ビア部４５の一方の端部は端子１５と接続されており、他方の端部はアンテナ部４６と接続されている。このビア部４５を介してアンテナ部４６はグラウンド用導電層２７と電気的に接続される。アンテナ部４６は、板状とされており、ビア部４４，４５の形成位置に対応する封止樹脂１７上に設けられている。アンテナ部４６は、ビア部４４，４５と電気的に接続されている。
このように、逆Ｆ型アンテナ２０を封止樹脂１７上に設けることで、配線基板１１の第１の主面に逆Ｆ型アンテナ２０を設けた場合と比較して、配線基板１１の面方向の大きさを小さくして、半導体装置１０を小型化することができる。
また、アンテナ部４６を封止樹脂１７上に設けることで、アンテナ部４６の形状を所望の形状とすることができる。なお、逆Ｆ型アンテナ２０の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
保護膜２１は、アンテナ部４６を覆うように封止樹脂１７上に設けられている。保護膜２１は、アンテナ部４６を保護するための膜である。保護膜２１としては、例えば、ソルダーレジストを用いることができる。
本実施の形態の半導体装置によれば、逆Ｆ型アンテナ２０を封止樹脂１７上に設けると共に、グラウンド用導電層２７を配線基板１１の内部に設け、逆Ｆ型アンテナ２０とグラウンド用導電層２７とを電気的に接続することにより、配線基板１１の第１の主面にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板１１の面方向のサイズが小さくなるため、半導体装置１０を小型化できると共に、半導体装置１０のコストを低減することができる。
また、グラウンド用導電層２７を配線基板１１の内部に設けることにより、従来、グラウンド用導電層が形成されていた配線基板の第１の主面上の領域を利用して、配線基板１１に形成される配線（例えば、上部配線３２，３３等）のレイアウトを変更することが可能となり、設計の自由度を増加させることができる。
なお、本実施の形態では、コア基板２３の上面２３Ａに電源用導電層２４を設け、コア基板２３の下面２３Ｂにグラウンド用導電層２７を設けた場合を例に挙げて説明したが、コア基板２３の上面２３Ａにグラウンド用導電層２７を設け、コア基板２３の下面２３Ｂに電源用導電層２４を設けてもよい。また、グラウンド用導電層２７は、下部樹脂層２８の下面２８Ａ（配線基板１１の第１の主面とは反対側の第２の主面）に設けてもよく、この場合においても本実施の形態の半導体装置と同様な効果を得ることができる。グラウンド用導電層２７は、配線基板１１の第２の主面または配線基板１１の内部に設けられていればよい。
図５は、本実施の形態の半導体装置が形成されるコア基板の平面図である。図５において、Ｂは半導体装置１０が形成される領域（以下、「半導体装置形成領域Ｂ」とする）、Ｃはダイシングブレードがコア基板２３を切断する位置（以下、「切断位置Ｃ」とする）をそれぞれ示している。
図５を参照して、半導体装置１０を製造する際に使用されるコア基板２３について説明する。コア基板２３は、複数の半導体装置形成領域Ｂを有している。半導体装置１０は、このような複数の半導体装置形成領域Ｂを有するコア基板２３に形成される。コア基板２３は、後述するように半導体装置１０に対応する構造体が形成された後、切断位置Ｃに沿って切断される。これにより半導体装置１０が個片化されて、半導体装置１０が製造される。
図６〜図２１は、第１の実施の形態に係る半導体装置の製造工程を示す図である。図６〜図２１では、先の図５に示したコア基板２３に半導体装置１０を形成する場合を例に挙げて説明する。また、図６〜図２１において、図３に示した半導体装置１０と同一構成部分には同一符号を付す。
図６〜図２１を参照して、第１の実施の形態に係る半導体装置の製造方法について説明する。
始めに、図６に示すように、コア基板２３の上面２３Ａに電源用導電層２４を形成し、コア基板２３の下面２３Ｂにグラウンド用導電層２７を形成する。具体的には、例えば、両面に銅箔が設けられたコア基板１１を用意し、銅箔をエッチングによりパターニングすることで、電源用導電層２４及びグラウンド用導電層２７を形成する。コア基板１１としては、例えば、ガラスエポキシ基板やセラミック基板等を用いることができる。
次いで、図７に示すように、コア基板２３の上面２３Ａに電源用導電層２４を覆う上部樹脂層２５を形成し、コア基板２３の下面２３Ｂにグラウンド用導電層２８を覆う下部樹脂層２８を形成する。具体的には、例えば、図６に示した構造体の両面に、スピンコート法によりエポキシ系樹脂を塗布したり、エポキシ系樹脂フィルムを貼り付けたりすることで上部樹脂層２５及び下部樹脂層２８を形成する。
次いで、図８に示すように、図７に示した構造体に、コア基板２３、電源用導電層２４、上部樹脂層２５、及び下部樹脂層２８を貫通する貫通孔４８Ａと、コア基板２３、上部樹脂層２５、及び下部樹脂層２８を貫通する貫通孔４８Ｂと、コア基板２３、グラウンド用導電層２７、上部樹脂層２５、及び下部樹脂層２８を貫通する貫通孔４８Ｃとを形成する。貫通孔４８Ａは、貫通ビア２９の形成位置に対応しており、貫通孔４８Ｂは、貫通ビア３０の形成位置に対応している。また、貫通孔４８Ｃは、貫通ビア３１の形成位置に対応している。貫通孔４８Ａ〜４８Ｃは、例えば、ドリル加工やレーザ加工により形成する。
次いで、図９に示すように、図８に示した構造体の両面、及び貫通孔４８Ａ〜４８Ｃにシード層５０を形成する。具体的には、例えば、無電解めっき法によりシード層５０としてＣｕ層を形成する。
次いで、図１０に示すように、図９に示した構造体の上面にシード層５０を露出する開口部５２Ａ〜５２Ｃを有したレジスト層５２を形成し、図９に示した構造体の下面にシード層５０を露出する開口部５３Ａ〜５３Ｃを有したレジスト層５３を形成する。開口部５２Ａは上部配線３２の形成位置、開口部５２Ｂは上部配線３４の形成位置、開口部５２Ｃは上部配線３３の形成位置にそれぞれ対応している。また、開口部５３Ａは下部配線３６の形成位置、開口部５３Ｂは下部配線３７の形成位置、開口部５３Ｃは下部配線３８の形成位置にそれぞれ対応している。
次いで、図１１に示すように、シード層５０を給電層とする電解めっき法により、開口部５２Ａ〜５２Ｃ，５３Ａ〜５３Ｃに露出されたシード層５０上と、貫通孔４８Ａ〜４８Ｃに形成されたシード層５０上とに導電金属５５を析出させる。これにより、貫通孔４８Ａ〜４８Ｃにシード層５０と導電金属５５とよりなる貫通ビア２９〜３１が形成される。導電金属５５としては、例えば、Ｃｕを用いることができる。
次いで、図１２に示すように、レジスト層５２，５３を除去し、続いて、導電金属５５に覆われていない不要なシード層５０を除去する。これにより、上部樹脂層２５上にシード層５０と導電金属５５とよりなる上部配線３２〜３４と、下部樹脂層２８の下面２８Ａにシード層５０と導電金属５５とよりなる下部配線３６〜３８とが形成される。
次いで、図１３に示すように、図１２に示した構造体の上面に接続部３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂと半導体チップ１２が実装される領域Ｅとを露出する保護膜３５を形成し、図１２に示した構造体の下面に接続部３６Ａ，３７Ａ，３８Ａを露出する保護膜３９を形成する。これにより、コア基板２３の半導体装置形成領域Ｂに、配線基板１１の構成に相当する構造体が形成される。保護膜３５，３９としては、例えば、ソルダーレジストを用いることができる。保護膜３５，３９としてソルダーレジストを用いた場合、例えば、レジストインキを用いたスクリーン印刷法や、フィルムを用いた写真法により保護膜３５，３９を形成する。
次いで、図１４に示すように、図１３に示した構造体の上面に半導体チップ１２、チップ部品１３、及び端子１４，１５を配設する。具体的には、例えば、領域Ｅに対応する上部樹脂層２５に半導体チップ１２を接着し、ワイヤ４３により半導体チップ１２と接続部３２Ａ，３４Ａとの間を電気的に接続し、チップ部品１３の電極（図示せず）と接続部３３Ａ，３４Ｂとをはんだにより接続し、はんだを介して端子１４，１５と接続部３２Ｂ又は接続部３３Ｂとを接続する。端子１４，１５としては、例えば、ブロック状の端子を用いることができる。また、端子１４，１５の材料としては、導電材料を用いることができ、具体的には、例えば、Ｃｕを用いることができる。なお、半導体チップ１２は、フリップチップ接続してもよい。
次いで、図１５に示すように、図１４に示した構造体の上面を覆うように封止樹脂１７を形成し、続いて、封止樹脂１７に端子１４の上面を露出する開口部１７Ａと、端子１５の上面を露出する開口部１７Ｂとを形成する。封止樹脂１７は、例えば、トランスファーモールド法により形成する。また、開口部１７Ａ，１７Ｂは、例えば、レーザ加工により形成する。
次いで、図１６に示すように、図１５に示した構造体の下面側を覆うようにレジスト層５７を形成する。次いで、図１７に示すように、開口部１７Ａ，１７Ｂと封止樹脂１７の上面とを覆うようにシード層５８を形成し、続いて、シード層５８上に開口部５９Ａを有したレジスト層５９を形成する。開口部５９Ａは、アンテナ部４６の形成位置に対応するシード層５８を露出する開口部である。具体的には、例えば、無電解めっき法によりシード層５８としてＣｕ層を形成し、その後、シード層５８上に開口部５９Ａを有したレジスト層５９を形成する。
次いで、図１８に示すように、シード層５８を給電層とする電解めっき法により、開口部５９Ａに露出されたシード層５８上に導電金属６１を析出させる。これにより、開口部１７Ａ，１７Ｂにシード層５８と導電金属６１とよりなるビア部４４，４５が形成される。なお、導電金属６１としては、例えば、Ｃｕを用いることができる。
次いで、図１９に示すように、レジスト層５７，５９を除去し、続いて、導電金属６１に覆われていない不要なシード層５８を除去する。これにより、シード層５８と導電金属６１とよりなるアンテナ部４６が形成される。
次いで、図２０に示すように、封止樹脂１７上にアンテナ部４６を覆う保護膜２１を形成し、その後、接続部３６Ａ〜３８Ａに外部接続端子４１を形成する。これにより、コア基板２３の半導体装置形成領域Ｂに、半導体装置１０の構成に相当する構造体が形成される。保護膜２１としては、例えば、ソルダーレジストを用いることができる。保護膜２１としてソルダーレジストを用いた場合、例えば、レジストインキを用いたスクリーン印刷法により保護膜２１を形成することができる。外部接続端子４１としては、例えば、はんだボールを用いることができる。
次いで、図２１に示すように、切断位置Ｃに沿って半導体装置形成領域Ｂに形成された構造体を個片化（コア基板２３を切断）することで、複数の半導体装置１０が製造される。また、コア基板２３の切断には、例えば、ダイシングブレードを用いることができる。
（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係る半導体装置の断面図である。
図２２を参照して、本発明の第２の実施の形態に係る半導体装置７０について説明する。図２２において、第１の実施の形態の半導体装置１０と同一構成部分には同一の符号を付し、その説明を省略する。
半導体装置７０は、半導体装置１０の構成にさらに、ビア７１，７２と、パッド７４と、グラウンド用導電層７５と、絶縁層７７とを設けた以外は、第１の実施の形態の半導体装置１０と同様に構成される。
ビア７１は、封止樹脂１７の開口部１７Ａに設けられている。ビア７１は、その下端部において端子１４と接続されており、上端部においてパッド７４と接続されている。ビア７２は、封止樹脂１７の開口部１７Ｂに設けられている。ビア７２は、その下端部において端子１５と接続されており、上端部においてグラウンド用導電層７５と接続されている。ビア７１，７２の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
パッド７４は、ビア７１の形成位置に対応する封止樹脂１７の上面１７Ｃに設けられている。パッド７４は、ビア７１とビア部４４との間を電気的に接続する。パッド７４の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
グラウンド用導電層７５は、ビア７２の形成位置に対応する封止樹脂１７の上面１７Ｃに設けられている。グラウンド用導電層７５は、逆Ｆ型アンテナ２０と電気的に接続されるグラウンド用導電層である。グラウンド用導電層７５の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
絶縁層７７は、パッド７４及びグラウンド用導電層７５を覆うように封止樹脂１７の上面１７Ｃに設けられている。絶縁層７７には、パッド７４の上面を露出する開口部７７Ａと、グラウンド用導電層７５の上面を露出する開口部７７Ｂとが形成されている。絶縁層７７としては、例えば、エポキシ系樹脂を用いることができる。
ビア部４４は、開口部７７Ａに設けられている。ビア部４４は、パッド７４及びアンテナ部４６と電気的に接続されている。ビア部４５は、開口部７７Ｂに設けられている。ビア部４５は、グラウンド用導電層７５及びアンテナ部４６と電気的に接続されている。
アンテナ部４６は、絶縁層７７上に設けられている。アンテナ部４６は、ビア部４４，４５と電気的に接続されている。保護膜２１は、アンテナ部４６を覆うように絶縁層７７上に設けられている。
このように、封止樹脂１７の上方に逆Ｆ型アンテナ２０を設けると共に、封止樹脂１７上に別途、グラウンド用導電層７５を設けて、逆Ｆ型アンテナ２０とグラウンド用導電層７５とを電気的に接続してもよく、このような構成とされた第２の実施の形態の半導体装置７０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、本実施の形態の半導体装置７０によれば、逆Ｆ型アンテナ２０と接続されるグラウンド用導電層７５を別途、封止樹脂１７上に設けることで、コア基板２３の下面２３Ｂに広い面積を有するグラウンド用導電層２７を設ける必要がなくなるため、グラウンド用導電層２７の代わりに配線パターンを設けることができる。さらに、配線基板１１にグラウンド用導電層２７が不要な場合には、グラウンド用導電層２７及び下部樹脂層２８を設ける必要がなくなるため、配線基板１１を薄型化して、半導体装置７０を小型化することができる。
また、本実施の形態の半導体装置７０は、第１の実施の形態の半導体装置１０の製造工程と同様な手法により製造することができる。
なお、封止樹脂１７の上面１７Ｃに封止樹脂１７とパッド７４及びグラウンド用導電層７５との間の密着層となる樹脂層を設けてもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。また、本発明は、逆Ｆ型アンテナ以外のアンテナ、例えば、パッチアンテナにも適用可能である。パッチアンテナは、グラウンド用導電層には直接接続されないが、その構造上、アンテナ部の下層にグラウンド用導電層が配置される。そのため、第１及び第２の実施の形態に係る半導体装置１０，７０の構造を適用し、逆Ｆ型アンテナ２０の代わりにパッチアンテナを設けた構成とされた半導体装置においても、半導体装置の小型化を図ることができる。
本発明によれば、小型化できると共に、コストを低減することのできる半導体装置に適用できる。
チップアンテナを備えた従来の半導体装置の断面図である。 アンテナパターンを備えた従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 逆Ｆ型アンテナを説明するための図である。 本実施の形態の半導体装置が形成されるコア基板の平面図である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。
符号の説明
１０，７０ 半導体装置
１１ 配線基板
１２ 半導体チップ
１３ チップ部品
１４，１５ 端子
１７ 封止樹脂
１７Ａ，１７Ｂ，５２Ａ〜５２Ｃ，５３Ａ〜５３Ｃ，５９Ａ，７７Ａ，７７Ｂ 開口部
１７Ｃ，２３Ａ 上面
２０ 逆Ｆ型アンテナ
２１ 保護膜
２３ コア基板
２３Ｂ，２８Ａ 下面
２４ 電源用導電層
２５ 上部樹脂層
２７，７５ グラウンド用導電層
２８ 下部樹脂層
２９〜３１ 貫通ビア
３２〜３４ 上部配線
３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂ，３６Ａ，３７Ａ，３８Ａ 接続部
３５，３９ 保護膜
３６〜３８ 下部配線
４１ 外部接続端子
４３ ワイヤ
４４，４５ ビア部
４６ アンテナ部
４８Ａ〜４８Ｃ 貫通孔
５０，５８ シード層
５２，５３，５７，５９ レジスト層
５５，６１ 導電金属膜
７１，７２ ビア
７４ パッド
７７ 絶縁層
Ｂ 半導体装置形成領域
Ｃ 切断位置
Ｅ 領域

Claims (3)

  1. 配線基板と、該配線基板の第１の主面に設けられ、前記配線基板と電気的に接続された電子部品と、受動回路と、前記電子部品を封止する封止樹脂とを備えた半導体装置であって、
    前記受動回路を前記封止樹脂上に設けると共に、グラウンド用導電層を前記配線基板の内部または前記配線基板の第１の主面とは反対側の第２の主面に設けたことを特徴とする半導体装置。
  2. 配線基板と、該配線基板の第１の主面に設けられ、前記配線基板と電気的に接続された電子部品と、受動回路と、前記電子部品を封止する封止樹脂とを備えた半導体装置であって、
    前記封止樹脂上にグラウンド用導電層と、該グラウンド用導電層上に絶縁層と、該絶縁層上に前記受動回路とを設けたことを特徴とする半導体装置。
  3. 前記配線基板は、該配線基板の内部に電源用導電層をさらに備え、
    前記受動回路は、前記グラウンド用導電層及び前記電源用導電層と電気的に接続された逆Ｆ型アンテナであることを特徴とする請求項１または２記載の半導体装置。
JP2005227639A 2005-08-05 2005-08-05 半導体装置 Active JP4749795B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005227639A JP4749795B2 (ja) 2005-08-05 2005-08-05 半導体装置
US11/462,188 US20070029667A1 (en) 2005-08-05 2006-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227639A JP4749795B2 (ja) 2005-08-05 2005-08-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2007042978A true JP2007042978A (ja) 2007-02-15
JP4749795B2 JP4749795B2 (ja) 2011-08-17

Family

ID=37716923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227639A Active JP4749795B2 (ja) 2005-08-05 2005-08-05 半導体装置

Country Status (2)

Country Link
US (1) US20070029667A1 (ja)
JP (1) JP4749795B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263263A (ja) * 2007-04-10 2008-10-30 Shinko Electric Ind Co Ltd アンテナ素子及び半導体装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
JP2013141211A (ja) * 2011-12-28 2013-07-18 Freescale Semiconductor Inc 伸張可能アームアンテナ、ならびにそれらアンテナが一体化されるモジュールおよびシステム
JPWO2013084479A1 (ja) * 2011-12-05 2015-04-27 パナソニックＩｐマネジメント株式会社 無線モジュール
WO2017013938A1 (ja) * 2015-07-22 2017-01-26 アルプス電気株式会社 高周波モジュール
KR20170021414A (ko) * 2015-08-17 2017-02-28 한국전자통신연구원 송수신 패키지
US20190319347A1 (en) * 2018-04-17 2019-10-17 Siliconware Precision Industries Co., Ltd. Electronic package and electronic device having the electronic package
JP2021007250A (ja) * 2018-01-10 2021-01-21 株式会社東芝 無線通信モジュール、プリント基板、および製造方法
JP2021027308A (ja) * 2019-07-31 2021-02-22 日月光半導体製造股▲ふん▼有限公司 半導体デバイスパッケージおよびそれを有する音響デバイス

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US9837701B2 (en) * 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
CN107393880A (zh) * 2016-04-12 2017-11-24 联发科技股份有限公司 半导体封装结构
CN106847763A (zh) * 2017-02-07 2017-06-13 苏州日月新半导体有限公司 半导体封装件及其制造方法
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
KR102209123B1 (ko) 2017-12-19 2021-01-28 삼성전자 주식회사 안테나와 rf 소자를 포함하는 모듈 및 이를 포함하는 기지국
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11677152B2 (en) * 2021-03-03 2023-06-13 Texas Instruments Incorporated Packaged electronic device with integral antenna

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927711A (ja) * 1995-07-12 1997-01-28 Fujitsu Ltd 無線通信装置
JPH11177309A (ja) * 1997-12-08 1999-07-02 Akita Denshi Kk 集積回路装置
JP2001332655A (ja) * 2000-05-18 2001-11-30 Sony Corp アンテナを備える半導体装置及びアンテナを備える半導体装置の製造方法
JP2002141726A (ja) * 2000-11-02 2002-05-17 Yokowo Co Ltd 電子部品一体型のアンテナ
JP2002314028A (ja) * 2001-04-17 2002-10-25 Iep Technologies:Kk 半導体装置並びにその製造方法および実装構造
JP2005005866A (ja) * 2003-06-10 2005-01-06 Alps Electric Co Ltd アンテナ一体型モジュール
JP2005142627A (ja) * 2003-11-04 2005-06-02 Oki Electric Ind Co Ltd アンテナ内蔵半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
FR2780848A1 (fr) * 1998-07-06 2000-01-07 Solaic Sa Antenne a bornes de connexion ajourees pour carte a circuit integre, et carte a circuit integre comprenant une telle antenne
JP2001308222A (ja) * 2000-04-21 2001-11-02 Hitachi Ltd 実装基板
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
AU2003245383A1 (en) * 2002-06-03 2003-12-19 Mendolia, Greg, S. Combined emi shielding and internal antenna for mobile products
US7971791B2 (en) * 2003-07-03 2011-07-05 Renesas Electronics Corporation Multi-function card device
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7385463B2 (en) * 2003-12-24 2008-06-10 Kyocera Corporation Surface acoustic wave device and electronic circuit device
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927711A (ja) * 1995-07-12 1997-01-28 Fujitsu Ltd 無線通信装置
JPH11177309A (ja) * 1997-12-08 1999-07-02 Akita Denshi Kk 集積回路装置
JP2001332655A (ja) * 2000-05-18 2001-11-30 Sony Corp アンテナを備える半導体装置及びアンテナを備える半導体装置の製造方法
JP2002141726A (ja) * 2000-11-02 2002-05-17 Yokowo Co Ltd 電子部品一体型のアンテナ
JP2002314028A (ja) * 2001-04-17 2002-10-25 Iep Technologies:Kk 半導体装置並びにその製造方法および実装構造
JP2005005866A (ja) * 2003-06-10 2005-01-06 Alps Electric Co Ltd アンテナ一体型モジュール
JP2005142627A (ja) * 2003-11-04 2005-06-02 Oki Electric Ind Co Ltd アンテナ内蔵半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263263A (ja) * 2007-04-10 2008-10-30 Shinko Electric Ind Co Ltd アンテナ素子及び半導体装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
JPWO2013084479A1 (ja) * 2011-12-05 2015-04-27 パナソニックＩｐマネジメント株式会社 無線モジュール
JP2013141211A (ja) * 2011-12-28 2013-07-18 Freescale Semiconductor Inc 伸張可能アームアンテナ、ならびにそれらアンテナが一体化されるモジュールおよびシステム
JPWO2017013938A1 (ja) * 2015-07-22 2018-03-15 アルプス電気株式会社 高周波モジュール
WO2017013938A1 (ja) * 2015-07-22 2017-01-26 アルプス電気株式会社 高周波モジュール
US10068882B2 (en) 2015-07-22 2018-09-04 Alps Electric Co., Ltd. High-frequency module
KR20170021414A (ko) * 2015-08-17 2017-02-28 한국전자통신연구원 송수신 패키지
KR102037763B1 (ko) * 2015-08-17 2019-10-30 한국전자통신연구원 송수신 패키지
JP2021007250A (ja) * 2018-01-10 2021-01-21 株式会社東芝 無線通信モジュール、プリント基板、および製造方法
US20190319347A1 (en) * 2018-04-17 2019-10-17 Siliconware Precision Industries Co., Ltd. Electronic package and electronic device having the electronic package
US11223117B2 (en) * 2018-04-17 2022-01-11 Siliconware Precision Industries Co., Ltd. Electronic package and electronic device having the electronic package
JP2021027308A (ja) * 2019-07-31 2021-02-22 日月光半導体製造股▲ふん▼有限公司 半導体デバイスパッケージおよびそれを有する音響デバイス
JP7473322B2 (ja) 2019-07-31 2024-04-23 日月光半導体製造股▲ふん▼有限公司 半導体デバイスパッケージおよびそれを有する音響デバイス

Also Published As

Publication number Publication date
JP4749795B2 (ja) 2011-08-17
US20070029667A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4749795B2 (ja) 半導体装置
US7841076B2 (en) Manufacturing method of wiring substrate and manufacturing method of semiconductor device
US6400010B1 (en) Substrate including a metal portion and a resin portion
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US8450853B2 (en) Semiconductor device and a method of manufacturing the same, and an electronic device
JP5592053B2 (ja) 半導体装置及びその製造方法
US20070023888A1 (en) Semiconductor device and manufacturing method thereof
US20040136123A1 (en) Circuit devices and method for manufacturing the same
US8330050B2 (en) Wiring board having heat intercepting member
JP2002158312A (ja) ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US20060215377A1 (en) Flexible circuit substrate and method of manufacturing the same
KR20070092120A (ko) 반도체 장치 및 그 제조 방법
US20090166072A1 (en) Electronic apparatus and method of manufacturing the same, and wiring substrate and method of manufacturing the same
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2007242813A (ja) 半導体装置及びその製造方法
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
US10840188B2 (en) Semiconductor device
US20240203901A1 (en) Semiconductor device and method of producing the same
JPH11204678A (ja) 半導体装置及びその製造方法
US20190252325A1 (en) Chip package structure and manufacturing method thereof
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
TWI663663B (zh) 電子封裝構件及其製作方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2006049602A (ja) 半導体装置およびその製造方法
JP2006165109A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4749795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3