CN106847763A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN106847763A
CN106847763A CN201710067130.0A CN201710067130A CN106847763A CN 106847763 A CN106847763 A CN 106847763A CN 201710067130 A CN201710067130 A CN 201710067130A CN 106847763 A CN106847763 A CN 106847763A
Authority
CN
China
Prior art keywords
antenna
insulation shell
semiconductor package
integrated circuit
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710067130.0A
Other languages
English (en)
Inventor
汪虞
李维钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou ASEN Semiconductors Co Ltd
Original Assignee
Suzhou ASEN Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou ASEN Semiconductors Co Ltd filed Critical Suzhou ASEN Semiconductors Co Ltd
Priority to CN201710067130.0A priority Critical patent/CN106847763A/zh
Publication of CN106847763A publication Critical patent/CN106847763A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明是关于半导体封装件及其制造方法。根据本发明一实施例的具有集成天线的半导体封装件包含：核心集成电路模块、集成天线模块，以及绝缘壳体。该核心集成电路模块经配置以提供该半导体封装件的核心功能。该集成天线模块进一步包括：电连接器件，其设置于核心集成电路模块的旁侧；以及天线，其具有延伸于核心集成电路模块上方的图案部及经配置以与电连接器件电连接的基部。绝缘壳体遮蔽核心集成电路模块，其中天线的图案部暴露于绝缘壳体的上表面。本发明实施例提供的半导体封装件及其制造方法可真正意义上使用半导体封装工艺制造天线并将其集成到一个半导体封装件中，从而可减少了模块电路板的大小，进而缩小终端产品的尺寸。

Description

半导体封装件及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及半导体技术领域中的半导体封装件及其制造方法。
背景技术
随着无线通信技术的发展和消费者对电子产品小型、轻薄化的需求，无线通信所必需的天线也需适应这一市场要求而日益缩小。然而目前的半导体集成电路技术还没有提供完善的技术方案解决天线集成的问题。手机/通讯模块的天线一般是单独外置于电子产品的主板上，和天线模块芯片相连。但是这样就导致主板需要留出大量的面积来放置天线。此外，业内也偶见将天线和天线模块集中在一起的集成电路芯片，但是由于天线和天线模块不是真正意义上利用半导体封装技术实现，这种所谓集成有天线的芯片尺寸仍然很大，还是很难满足越来越小的通信模块，例如智能手表，无人机等应用。
因而，如何进一步缩小天线的尺寸，已经是业内各大无线通信厂商的重点研发方向之一。
发明内容
本发明的目的之一在于提供一种半导体封装件及其制造方法，该半导体封装件可使用半导体封装技术制造天线并将其与天线模块集成在同一芯片内，而且可保证该芯片的小型化。
根据本发明的一实施例，一具有集成天线的半导体封装件包含：核心集成电路模块、集成天线模块，以及绝缘壳体。该核心集成电路模块经配置以提供该半导体封装件的核心功能。该集成天线模块进一步包括：电连接器件，其设置于核心集成电路模块的旁侧；以及天线，其具有延伸于核心集成电路模块上方的图案部及经配置以与电连接器件电连接的基部。绝缘壳体遮蔽核心集成电路模块，其中天线的图案部暴露于绝缘壳体的上表面。
根据本发明的另一实施例，天线是经涂覆或印刷导电涂层形成的。电连接器件是贴片元件或导电凸块。导电凸块是经印刷锡膏或超声波热压焊接形成的金属凸块，或是经点银胶形成的银胶凸块。天线的图案部上表面与绝缘壳体的上表面平齐或凸伸于绝缘壳体的上表面外。
本发明的一实施例还提供制造具有集成天线的半导体封装件的方法，其包含：提供核心集成电路模块，其经配置以提供半导体封装件的核心功能；于核心集成电路模块旁侧提供电连接器件；注塑以形成遮蔽核心集成电路模块的绝缘壳体并形成自绝缘壳体的上表面凹陷的天线开槽；于天线开槽处形成天线，该天线具有延伸于核心集成电路模块上方的图案部及经配置以与电连接器件电连接的基部，且天线的图案部暴露于绝缘壳体的上表面。
根据本发明的另一实施例，于绝缘壳体上形成天线开槽包含在注塑形成的绝缘壳体上进行激光开槽，或以压缩模方式直接形成具有天线开槽的绝缘壳体。其中于天线开槽处形成天线进一步包括：于绝缘壳体的上表面及天线开槽处以涂覆或印刷方式形成导电涂层；对导电涂层进行固化；以及对固化后的导电涂层进行研磨以去除所述绝缘壳体的上表面上的导电涂层。在本发明的又一实施例中，于天线开槽处形成天线进一步包括：于绝缘壳体上涂覆光阻剂以遮蔽绝缘壳体的上表面及天线开槽；采用光阻剂进行显影以曝露天线开槽；于天线开槽处以涂覆或印刷方式形成导电涂层；对导电涂层进行固化；以及清洗光阻剂。
本发明实施例提供的半导体封装件及其制造方法可利用先进的半导体封装工艺，如激光开槽技术、压缩模注塑方式、导电材料涂覆及集成电路光罩应用等等，真正意义上使用半导体封装技术制造天线并将其集成到一个半导体封装件中，从而可减少模块电路板的大小，进而缩小终端产品的尺寸。
附图说明
图1所示是根据本发明一实施例的具有集成天线的半导体封装件的剖面示意图
图2所示是图1中半导体封装件的俯视示意图
图3a-3d是根据本发明一实施例的制造具有集成天线的半导体封装件的方法的流程示意图
图4a-4f是根据本发明另一实施例的制造具有集成天线的半导体封装件的方法的流程示意图
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
图1所示是根据本发明一实施例的具有集成天线的半导体封装件100的剖面示意图，图2所示是图1中半导体封装件100的俯视示意图。
结合图1、2所示，根据本发明一实施例的具有集成天线的半导体封装件100包含：核心集成电路模块10、集成天线模块12，及绝缘壳体14。核心集成电路模块12，如无线通信芯片可承载于基板16上，以经配置以提供半导体封装件100的核心功能。集成天线模块12包括电连接器件120及天线122。其中电连接器件120可以是贴片元件或导电凸块，其设置于核心集成电路模块10的旁侧。用作电连接器件120的导电凸块可以是经印刷锡膏或超声波热压焊接形成的金属凸块，或是经点银胶形成的银胶凸块。天线122是采用半导体制造工艺经涂覆或印刷导电涂层形成的，其进一步具有延伸于核心集成电路模块10上方的图案部124及经配置以与电连接器件100电连接的基部126。依制造工艺不同，天线122的图案部124上表面与绝缘壳体14的上表面140平齐或凸伸于绝缘壳体14的上表面140外，例如图2所示实施例中天线122的图案部124上表面与绝缘壳体14的上表面140平齐，而图4f所示实施例中天线122的图案部124上表面则凸伸于绝缘壳体14的上表面140外。绝缘壳体14主要遮蔽核心集成电路模块10以尽量避免其受外界干扰和破坏，而天线122的图案部124则需暴露于绝缘壳体14的上表面140以保证信号的收发质量。
藉由上述实施例演示可见，根据本发明实施例的半导体封装件100采用半导体制造工艺将天线122的信号收发功能组件设置为与核心集成电路模块10垂直摆放的图案部124，有效利用了绝缘壳体14的高度空间而不会额外增加半导体封装件100的尺寸。相较于利用传统技术制造的天线与核心集成电路模块10平面摆放不同，本发明实施例提供的半导体封装件100显然能够大幅度节省使用天线的半导体封装件100或主板(未图示)的尺寸。
本发明实施例提供的半导体封装件100可由多种制造方法得到，以下举例说明。
图3a-3d是根据本发明一实施例的制造具有集成天线的半导体封装件100的方法的流程示意图。
如图3a所示，首先提供核心集成电路模块10，经配置以提供半导体封装件100的核心功能。类似于常规的封装工艺，使核心集成电路模块10承载于基板16(在其它实施例中，可以是导线框架，下同)上，并经引线绑定等一系列封装处理完成相应的电路配置。图3a所展示的还进一步包括于核心集成电路模块10旁侧提供电连接器件120，该电连接器件120可以是设置在基板16上的常规贴片元件或单独形成的导电凸块。形成导电凸块的方式可以是以印刷锡膏或超声波热压焊接形成金属凸块，或经点银胶形成银胶凸块等等。
如图3b所示，在配置好半导体封装件100的内部结构后，如本领域技术人员所能理解的，可以常规的封装方式注塑以形成遮蔽该核心集成电路模块10和其它相关电路结构的绝缘壳体14。
接着如图3c所示，可采用激光开槽等开槽方式形成自绝缘壳体14的上表面140凹陷的天线开槽142，具体的开槽形状对应后续所要形成的天线122。
形成天线开槽142之后，便可在天线开槽142处形成天线122。如图3d所示，于绝缘壳体14的上表面140及天线开槽142处以涂覆或印刷方式形成导电涂层128。对导电涂层128进行固化，固化方式可以采用烤箱烘烤加热或者紫外线照射。之后对形成的导电涂层128进行研磨以去除绝缘壳体14的上表面140上的导电涂层部分，从而可得到如图1、2所示的天线122。形成的天线122具有延伸于核心集成电路模块10上方的图案部124及经配置以与电连接器件120电连接的基部126(本实施例中导电材料形成的基部126与电连接器件120直接接触)，且天线122的图案部124暴露于绝缘壳体14的上表面140以收发无线信号。
如前述，图3a-3d所示的实施例仅是制造具有集成天线的半导体封装件100的方法之一，其中的部分处理工艺，如天线开槽142的形成、天线122的形成完全可以用其它方式代替。图4a-4e所演示的实施例就结合了压缩模方式形成天线开槽142及集成电路光罩应用形成天线等不同方式。
具体的，图4a-4f是根据本发明另一实施例的制造具有集成天线的半导体封装件200的方法的流程示意图。
类似的，如图4a所示，首先提供核心集成电路模块10，经配置以提供半导体封装件200的核心功能。类似于常规的封装工艺，使核心集成电路模块10承载于基板16(在其它实施例中，可以是导线框架，下同)上，并经引线绑定等一系列封装处理完成相应的电路配置。图4a所展示的还进一步包括于核心集成电路模块10旁侧提供电连接器件120，该电连接器件120可以是设置在基板16上的常规贴片元件或单独形成的导电凸块。形成导电凸块的方式可以是以印刷锡膏或超声波热压焊接形成金属凸块，或经点银胶形成银胶凸块等等。
如图4b所示，在配置好半导体封装件200的内部结构后，如本领域技术人员所能理解的，可以常规的封装方式注塑以形成遮蔽该核心集成电路模块10和其它相关电路结构的绝缘壳体14。不同的是，在本实施例采用的是压缩模注塑方式，其可直接在形成的绝缘壳体14的上表面140上形成天线开槽142，而无需另外进行激光开槽等处理。压缩模注塑方式虽因成本高而不及图3b所示的共模注塑方式应用广泛，但也是本领域的公知常识，故此处不再赘述。
接下来的处理可与图3c-3d相同，也可选择本实施例采用的集成电路光罩处理方式形成天线222。当然在其它实施例中，集成电路光罩处理方式也可与激光开槽的方式组合应用。
如图4c所示，于绝缘壳体14的上表面140上涂覆光阻剂30以遮蔽绝缘壳体14的上表面140及天线开槽142。
接着，在图4d中，对所涂覆的光阻剂30进行显影以仅曝露该天线开槽142。
之后，如图4e所示，于天线开槽142处以涂覆或印刷方式形成导电涂层228。对导电涂层228进行固化处理。以及清洗光阻剂。如此即可形成想要的天线222，可无需进行额外的研磨处理。天线222具有延伸于核心集成电路模块10上方的图案部224及经配置以与电连接器件120电连接的基部226(本实施例中导电材料形成的基部226与电连接器件120直接接触)，且天线222的图案部224暴露于绝缘壳体14的上表面140以收发无线信号。
最后，如图4f所示，清洗去除残余的光阻剂30后即可得到根据本发明一实施例的具有集成天线的半导体封装件200。由前述的制造流程可知，该具有集成天线的半导体封装件200包含：核心集成电路模块10、集成天线模块22，及绝缘壳体14。核心集成电路模块10，如无线通信芯片可承载于基板16上，以经配置以提供半导体封装件200的核心功能。集成天线模块22包括电连接器件120及天线222。其中电连接器件120可以是贴片元件或导电凸块，其设置于核心集成电路模块10的旁侧。用作电连接器件120的导电凸块可以是经印刷锡膏或超声波热压焊接形成的金属凸块，或是经点银胶形成的银胶凸块。天线222是采用半导体制造工艺经涂覆或印刷导电涂层228形成的，其进一步具有延伸于核心集成电路模块10上方的图案部224及经配置以与电连接器件100电连接的基部226。
此外，根据本实施例可知，采用集成电路光罩处理方式形成天线222由于只在天线开槽142处进行导电材料的涂覆或印刷形成导电涂层228，从而可无需研磨导电涂层228而直接得到天线222，然而所得到的天线222会略凸伸于绝缘壳体14的上表面140外。
本发明实施例提供的制造具有集成天线的半导体封装件的方法有多种多样的工艺组合，不同的处理方式有不同的成本和复杂度等考虑，本领域技术人员可根据实际的应用要求选择不同的方式。例如为节省成本，可采用激光开槽的方式形成天线开槽142，为节省工序可使用压缩模注塑的方式直接形成天线开槽142。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (11)

1.一种具有集成天线的半导体封装件，其包含：
核心集成电路模块，经配置以提供所述半导体封装件的核心功能；
集成电线模块，包括
电连接器件，设置于所述核心集成电路模块的旁侧；以及
天线，其具有延伸于所述核心集成电路模块上方的图案部及经配置以与所述电连接器件电连接的基部；以及
绝缘壳体，遮蔽所述核心集成电路模块，其中所述天线的图案部暴露于所述绝缘壳体的上表面。
2.如权利要求1所述的半导体封装件，其中所述天线是经涂覆或印刷导电涂层形成的。
3.如权利要求1所述的半导体封装件，其中所述电连接器件是贴片元件或导电凸块。
4.如权利要求3所述的半导体封装件，其中所述导电凸块是经印刷锡膏或超声波热压焊接形成的金属凸块，或是经点银胶形成的银胶凸块。
5.如权利要求1所述的半导体封装件，其中所述天线的图案部上表面与所述绝缘壳体的上表面平齐或凸伸于所述绝缘壳体的上表面外。
6.一种制造具有集成天线的半导体封装件的方法，其包含：
提供核心集成电路模块，经配置以提供所述半导体封装件的核心功能；
于所述核心集成电路模块旁侧提供电连接器件；
注塑以形成遮蔽所述核心集成电路模块的绝缘壳体并形成自所述绝缘壳体的上表面凹陷的天线开槽；
于所述天线开槽处形成天线，所述天线具有延伸于所述核心集成电路模块上方的图案部及经配置以与所述电连接器件电连接的基部，且所述天线的图案部暴露于所述绝缘壳体的上表面。
7.如权利要求6所述的方法，其中所述电连接器件是贴片元件或导电凸块。
8.如权利要求6所述的方法，其中提供所述导电凸块包含以印刷锡膏或超声波热压焊接形成金属凸块，或经点银胶形成银胶凸块。
9.如权利要求6所述的方法，其中于所述绝缘壳体上形成天线开槽包含在注塑形成的所述绝缘壳体上进行激光开槽，或以压缩模方式直接形成具有所述天线开槽的所述绝缘壳体。
10.如权利要求6所述的方法，其中于所述天线开槽处形成天线进一步包括：
于所述绝缘壳体的上表面及所述天线开槽处以涂覆或印刷方式形成导电涂层；对所述导电涂层进行固化以及对所述导电涂层进行研磨以去除所述绝缘壳体的上表面上的导电涂层。
11.如权利要求6所述的方法，其中于所述天线开槽处形成天线进一步包括：
于所述绝缘壳体上涂覆光阻剂以遮蔽所述绝缘壳体的上表面及所述天线开槽；
对所述光阻剂进行显影以仅曝露所述天线开槽；
于所述天线开槽处以涂覆或印刷方式形成导电涂层；
以及固化所述导电涂层；
清洗所述光阻剂。
CN201710067130.0A 2017-02-07 2017-02-07 半导体封装件及其制造方法 Pending CN106847763A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710067130.0A CN106847763A (zh) 2017-02-07 2017-02-07 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710067130.0A CN106847763A (zh) 2017-02-07 2017-02-07 半导体封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN106847763A true CN106847763A (zh) 2017-06-13

Family

ID=59121523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710067130.0A Pending CN106847763A (zh) 2017-02-07 2017-02-07 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN106847763A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540689A (zh) * 2020-03-26 2020-08-14 甬矽电子(宁波)股份有限公司 Ic射频天线结构、制作方法和半导体器件
CN111786702A (zh) * 2020-07-10 2020-10-16 歌尔科技有限公司 一种nfc模组及可穿戴设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029667A1 (en) * 2005-08-05 2007-02-08 Shinko Electric Industries Co., Ltd. Semiconductor device
CN201194229Y (zh) * 2008-04-22 2009-02-11 卓恩民 整合天线的半导体封装件
US20140028518A1 (en) * 2012-07-26 2014-01-30 Shawn Xavier Arnold Antenna Structures and Shield Layers on Packaged Wireless Circuits
CN206412336U (zh) * 2017-02-07 2017-08-15 苏州日月新半导体有限公司 半导体封装件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029667A1 (en) * 2005-08-05 2007-02-08 Shinko Electric Industries Co., Ltd. Semiconductor device
CN201194229Y (zh) * 2008-04-22 2009-02-11 卓恩民 整合天线的半导体封装件
US20140028518A1 (en) * 2012-07-26 2014-01-30 Shawn Xavier Arnold Antenna Structures and Shield Layers on Packaged Wireless Circuits
CN206412336U (zh) * 2017-02-07 2017-08-15 苏州日月新半导体有限公司 半导体封装件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540689A (zh) * 2020-03-26 2020-08-14 甬矽电子(宁波)股份有限公司 Ic射频天线结构、制作方法和半导体器件
CN111540689B (zh) * 2020-03-26 2021-05-18 甬矽电子(宁波)股份有限公司 Ic射频天线结构、制作方法和半导体器件
CN111786702A (zh) * 2020-07-10 2020-10-16 歌尔科技有限公司 一种nfc模组及可穿戴设备

Similar Documents

Publication Publication Date Title
JP4159636B2 (ja) 電子部品パッケージ及びその製造方法
JP3733114B2 (ja) プラスチックパッケージベース及びエアキャビティ型パッケージ
EP0723737B1 (en) Computer peripheral cards having a solid one-piece housing and method of manufacturing the same
MXPA02009625A (es) Aparato para encapsular productos semiconductores sin patillas que tienen una tapa metodo de encapsulado.
WO2007095381A2 (en) A sip module with a single sided lid
US20210082833A1 (en) Anti-electromagnetic interference radio frequency module and implementation method therefor
CN105643855A (zh) 电子部件、其制造方法及制造装置
CN107071238A (zh) 一种超薄高清摄像头模组及其制造工艺
CN107210271A (zh) 电子部件及其制造方法和制造装置
CN106847763A (zh) 半导体封装件及其制造方法
CN102969254A (zh) 一种双界面卡的封装方法
CN102270589B (zh) 半导体元件的制造方法和相应的半导体元件
CN205670539U (zh) 一种有机基板高密度集成的三维微波电路结构
CN106991466A (zh) 双界面智能卡及其制造方法
CN206412336U (zh) 半导体封装件
JP5749066B2 (ja) インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法
CN209461441U (zh) 一种基于多层凹嵌式基板的芯片天线单体化结构
CN208505478U (zh) 一种贴装式热释电红外传感器
CN104347535B (zh) 电子封装模块及其制造方法
JP2001093926A5 (zh)
CN210640175U (zh) 电子芯片封装结构
CN110335824A (zh) 一种双面封装的工艺方法
CN101593746B (zh) 一种芯片封装结构
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法
CN107346764A (zh) 双面电子封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Applicant after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Applicant before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.

CB02 Change of applicant information