JP2008263263A - アンテナ素子及び半導体装置 - Google Patents

アンテナ素子及び半導体装置 Download PDF

Info

Publication number
JP2008263263A
JP2008263263A JP2007102501A JP2007102501A JP2008263263A JP 2008263263 A JP2008263263 A JP 2008263263A JP 2007102501 A JP2007102501 A JP 2007102501A JP 2007102501 A JP2007102501 A JP 2007102501A JP 2008263263 A JP2008263263 A JP 2008263263A
Authority
JP
Japan
Prior art keywords
antenna
silicon substrate
layer
electromagnetic wave
antenna element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007102501A
Other languages
English (en)
Other versions
JP5054413B2 (ja
JP2008263263A5 (ja
Inventor
Tomoji Fujii
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007102501A priority Critical patent/JP5054413B2/ja
Priority to KR1020080032754A priority patent/KR20080092278A/ko
Priority to US12/099,983 priority patent/US8018392B2/en
Priority to TW097112859A priority patent/TW200847386A/zh
Publication of JP2008263263A publication Critical patent/JP2008263263A/ja
Publication of JP2008263263A5 publication Critical patent/JP2008263263A5/ja
Application granted granted Critical
Publication of JP5054413B2 publication Critical patent/JP5054413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item

Abstract

【課題】本発明は、無線通信に用いられるアンテナ素子及び半導体装置に関し、
小型化を図ることのできるアンテナ素子及び半導体装置を提供することを課題とする。
【解決手段】電磁波の送受信を行う電磁波送受信部６２と、グラウンド層５９と、電磁波送受信部６２とグラウンド層５９とを電気的に接続する接続部５７とを有した逆Ｆ型アンテナ３３を備えたアンテナ素子１５であって、逆Ｆ型アンテナ３３が形成されるシリコン基板３１と、シリコン基板３１と逆Ｆ型アンテナ３３とを電気的に絶縁する絶縁膜３２とを設け、シリコン基板３１の上面３１Ａに、絶縁膜３２を介して、電磁波送受信部６２を配置すると共に、シリコン基板３１の下面３１Ｂに、絶縁膜３２を介して、グラウンド層５９を配置し、シリコン基板３１を貫通するように接続部５７を配置した。
【選択図】図４

Description

本発明は、アンテナ素子及び半導体装置に係り、特に無線通信に用いられるアンテナ素子及び半導体装置に関する。
従来、無線通信用モジュールとして用いられる半導体装置の中には、図１及び図２に示すようなアンテナ素子又はアンテナパターンを備えたものがある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、電子部品であるＣＰＵ用半導体チップ２０３、ＲＦデバイス２０４、及びマッチング用部品２０５，２０６と、アンテナ素子であるチップアンテナ２０８とを有する。
配線基板２０１は、基板本体２１１と、配線２１３〜２１８とを有する。基板本体２１１は、配線２１３〜２１８を形成するための基板である。基板本体２１１の材料としては、樹脂を用いることができる。配線２１３〜２１８は、基板本体２１１上に設けられている。
ＣＰＵ用半導体チップ２０３は、配線２１３，２１４にフリップチップ接続されている。ＲＦデバイス２０４は、配線２１４，２１５にフリップチップ接続されている。ＲＦデバイス２０４は、配線２１４を介して、ＣＰＵ用半導体チップ２０３と電気的に接続されている。
マッチング用部品２０５は、配線基板２０１上に設けられており、配線２１５，２１６と電気的に接続されている。マッチング用部品２０５は、配線２１５を介して、ＲＦデバイス２０４と電気的に接続されている。マッチング用部品２０６は、配線基板２０１上に設けられており、配線２１６，２１７と電気的に接続されている。マッチング用部品２０６は、配線２１６を介して、マッチング用部品２０５と電気的に接続されている。マッチング用部品２０５，２０６は、チップアンテナのインピーダンスを調整するための部品である。
チップアンテナ２０８は、配線基板２０１上に設けられており、配線２１７，２１８と電気的に接続されている。チップアンテナ２０８は、マッチング用部品２０５，２０６と電気的に接続されている。チップアンテナ２０８は、ＣＰＵ用半導体チップ２０３、ＲＦデバイス２０４、及びマッチング用部品２０５，２０６よりも厚さの厚い部品である。チップアンテナ２０８は、例えば、導体（焼結後にアンテナとなるもの）が形成された複数のグリーンシート（焼結後にセラミック板となる）を積層させ、その後、積層した複数のグリーンシートを焼結することで形成する（例えば、特許文献１参照。）。
図２は、従来の他の半導体装置の断面図である。図２において、図１に示す半導体装置２００と同一構成部分には同一符号を付す。
図２を参照するに、従来の他の半導体装置２２０は、配線基板２２１と、電子部品であるＣＰＵ用半導体チップ２０３及びＲＦデバイス２０４と、アンテナ素子であるアンテナパターン２２３とを有する。
配線基板２２１は、樹脂からなる基板本体２１１と、配線２１３〜２１５とを有する。アンテナパターン２２３は、基板本体２１１上に設けられている。アンテナパターン２２３は、配線パターンにより構成されている。アンテナパターン２２３は、配線２１５と接続されている。アンテナパターン２２３は、配線２１５を介して、ＲＦデバイス２０４と電気的に接続されている。アンテナパターン２２３の厚さは、例えば、２０μｍ〜３０μｍとすることができる。また、２．４ＧＨｚの周波数で半導体装置２２０を使用する場合、平面視したときのアンテナパターン２２３の外形は、１０ｍｍ×２４ｍｍとすることができる（例えば、特許文献２参照。）。
特開２００１−１１９２２４号公報 特開２００４−２２６６７号公報
しかしながら、チップアンテナ２０８は、導体が形成された複数のセラミック板を積層させた構成とされていたため、厚さ方向のサイズを小型化することが困難であるという問題があった。
また、アンテナ素子としてチップアンテナ２０８を用いた場合、半導体装置２００の厚さ方向のサイズが大型化して、半導体装置２００の厚さ方向のサイズを小型化することが困難であるという問題があった。
また、アンテナ素子としてのアンテナパターン２２３を用いた半導体装置２２０の場合、マッチング用部品２０５，２０６が不要になるため、半導体装置２００よりも小型化することは可能であるが、アンテナパターン２２３を誘電率の低い樹脂（樹脂の誘電率は４）からなる基板本体２１１上に形成していたため、基板本体２１１上におけるアンテナパターン２２３の面方向のサイズが大型化してしまい、半導体装置２２０の面方向のサイズを小型化することが困難であるという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化を図ることのできるアンテナ素子及び半導体装置を提供することを目的とする。
本発明の一観点によれば、電磁波の送受信を行う電磁波送受信部と、信号入力用パッドと、グラウンド層と、前記電磁波送受信部と前記グラウンド層及び前記信号入力用パッドとを電気的に接続する接続部とを有したアンテナを備えたアンテナ素子であって、前記アンテナが形成されるシリコン基板と、前記シリコン基板と前記アンテナとを電気的に絶縁する絶縁膜とを設け、前記シリコン基板の第１の面に、前記絶縁膜を介して、前記電磁波送受信部を配置すると共に、前記第１の面とは反対側に位置する前記シリコン基板の第２の面に、前記絶縁膜を介して、前記グラウンド層及び前記信号入力用パッドを配置し、前記シリコン基板を貫通するように前記接続部を配置したことを特徴とするアンテナ素子が提供される。
本発明によれば、アンテナが形成されるシリコン基板と、シリコン基板とアンテナとを電気的に絶縁する絶縁膜とを設け、シリコン基板の第１の面に、絶縁膜を介して、電磁波送受信部を配置すると共に、第１の面とは反対側に位置するシリコン基板の第２の面に、絶縁膜を介して、グラウンド層及び信号入力用パッドを配置し、シリコン基板を貫通するように接続部を配置することにより、基板本体の一方の面にのみアンテナを形成した従来のアンテナ素子と比較して、アンテナ素子の小型化を図ることができる。
また、シリコン基板にアンテナを形成することにより、樹脂基板にアンテナを形成した従来のアンテナ素子と比較して、アンテナの加工精度が向上するため、所望の形状にアンテナを加工することが可能となる。これにより、アンテナの特性を所望の特性にすることができる。
本発明の他の観点によれば、電磁波の送受信を行う電磁波送受信部と、信号入力用パッドと、グラウンド層と、前記電磁波送受信部と前記信号入力用パッドとを電気的に接続する接続部とを有したアンテナを備えたアンテナ素子であって、前記アンテナが形成されるシリコン基板と、前記シリコン基板と前記アンテナとを電気的に絶縁する絶縁膜とを設け、前記シリコン基板の第１の面に、前記絶縁膜を介して、前記電磁波送受信部を配置すると共に、前記第１の面とは反対側に位置する前記シリコン基板の第２の面に、前記絶縁膜を介して、前記グラウンド層及び前記信号入力用パッドを配置し、前記シリコン基板を貫通するように前記接続部を配置したことを特徴とするアンテナ素子が提供される。
本発明によれば、アンテナが形成されるシリコン基板と、シリコン基板とアンテナとを電気的に絶縁する絶縁膜とを設け、シリコン基板の第１の面に、絶縁膜を介して、電磁波送受信部を配置すると共に、第１の面とは反対側に位置するシリコン基板の第２の面に、絶縁膜を介して、グラウンド層及び信号入力用パッドを配置し、シリコン基板を貫通するように接続部を配置することにより、基板本体の一方の面にのみアンテナを形成した従来のアンテナ素子と比較して、アンテナ素子の小型化を図ることができる。
また、シリコン基板にアンテナを形成することにより、樹脂基板にアンテナを形成した従来のアンテナ素子と比較して、アンテナの加工精度が向上するため、所望の形状にアンテナを加工することが可能となる。これにより、アンテナの特性を所望の特性にすることができる。
また、前記アンテナをめっき膜により構成してもよい。これにより、アンテナの加工精度を向上することができる。
本発明のその他の観点によれば、請求項１ないし３のうちのいずれか一項記載のアンテナ素子と、前記アンテナ素子と電気的に接続される電子部品と、前記アンテナ素子及び前記電子部品が実装される配線基板と、を備えたことを特徴とする半導体装置が提供される。
本発明によれば、請求項１ないし３のうちのいずれか一項記載のアンテナ素子と、アンテナ素子と電気的に接続される電子部品と、アンテナ素子及び電子部品が実装される配線基板と、を備えることにより、半導体装置の小型化を図ることができる。
本発明によれば、アンテナ素子及び半導体装置の小型化を図ることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図３を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、電子部品であるＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、アンテナ素子１５とを有する。
配線基板１１は、基板本体１７と、配線２１〜２７とを有する。基板本体１７は、板状とされている。基板本体１７は、配線２１〜２７を形成するための基板である。配線２１〜２７は、基板本体１７の上面１７Ａに設けられている。配線基板１１は、ＣＰＵ用半導体チップ１２、ＲＦデバイス１３、及びアンテナ素子１５間を電気的に接続するためのものである。
ＣＰＵ用半導体チップ１２は、配線基板１１の上面側に実装されている。ＣＰＵ用半導体チップ１２は、配線２１，２２と電気的に接続されている。ＣＰＵ用半導体チップ１２は、データ処理するためのものである。
ＲＦデバイス１３は、配線基板１１の上面側に実装されており、配線２２，２３と電気的に接続されている。ＲＦデバイス１３は、配線２２を介して、ＣＰＵ用半導体チップ１２と電気的に接続されている。ＲＦデバイス１３は、信号の変復調するためのものである。
図４は、図３に示すアンテナ素子を拡大した断面図であり、図５及び図６は、図４に示すアンテナ素子の平面図である。図５では、説明の便宜上、ソルダーレジスト３７、Ｎｉ層３５、及びＡｕ層３６の図示を省略する。また、図６では説明の便宜上、ソルダーレジスト４３の図示を省略する。
図４〜図６を参照するに、アンテナ素子１５は、シリコン基板３１と、絶縁膜３２と、アンテナである逆Ｆ型アンテナ３３と、Ｎｉ層３５，４１と、Ａｕ層３６，４２と、ソルダーレジスト３７，４３と、外部接続端子４５〜４９とを有する。
シリコン基板３１は、板状とされている。シリコン基板３１は、貫通孔５２，５３を有する。貫通孔５２，５３は、シリコン基板３１を貫通するように形成されている。シリコン基板３１は、樹脂の誘電率（樹脂の誘電率は通常４前後）よりも高い誘電率（シリコンの誘電率は通常１１前後）を有する。シリコン基板３１の厚さＭ１は、例えば、２００μｍ〜５００μｍとすることができる。シリコン基板３１の幅Ｗ１は、例えば、後述する電磁波送受信部６２の幅Ｗ３よりも０．１ｍｍ程度大きくするとよい。また、シリコン基板３１の幅Ｗ２は、例えば、後述する電磁波送受信部６２の幅Ｗ４よりも０．１ｍｍ程度大きくするとよい。
絶縁膜３２は、シリコン基板３１の両面３１Ａ，３１Ｂ、及び貫通孔５２，５３に対応する部分のシリコン基板３１の面を覆うように設けられている。絶縁膜３２は、シリコン基板３１と逆Ｆ型アンテナ３３とを電気的に絶縁するための膜である。絶縁膜３２としては、例えば、ＳｉＯ２等の酸化膜を用いることができる。絶縁膜３２として酸化膜を用いた場合の絶縁膜３２の厚さは、例えば、数十ｎｍ〜数百ｎｍとすることができる。
逆Ｆ型アンテナ３３は、接続部５６，５７と、信号入力用パッド５８と、グラウンド層５９と、電磁波送受信部６２とを有する。接続部５６は、絶縁膜３２が形成された貫通孔５２に設けられている。接続部５７は、絶縁膜３２が形成された貫通孔５３に設けられている。接続部５６，５７の材料としては、例えば、Ｃｕを用いることができる。
信号入力用パッド５８は、接続部５６の下端面及びその近傍に位置する絶縁膜３２（シリコン基板３１の下面３１Ｂ側に形成された絶縁膜３２）の下面に設けられている。信号入力用パッド５８は、平面視円形状とされている。信号入力用パッド５８は、接続部５６の下端部と接続されている。信号入力用パッド５８には、外部接続端子４５、Ｎｉ層４１、及びＡｕ層４２を介して、信号が入力される。信号入力用パッド５８の材料としては、例えば、Ｃｕを用いることができる。
グラウンド層５９は、信号入力用パッド５８から離間すると共に、シリコン基板３１の下面３１Ｂ（第２の面）に形成された絶縁膜３２の下面（信号入力用パッド５８の形成領域に対応する部分の絶縁膜３２の下面は除く）を覆うように設けられている。グラウンド層５９は、接続部５７の下端部と接続されている。グラウンド層５９は、グラウンド電位とされている。グラウンド層５９の材料としては、例えば、Ｃｕを用いることができる。
電磁波送受信部６２は、シリコン基板３１の上面３１Ａ（第１の面）に形成された絶縁膜３２上に設けられている。電磁波送受信部６２は、接続部５６，５７の上端部と接続されている。電磁波送受信部６２は、接続部５６を介して、信号入力用パッド５８と電気的に接続されると共に、接続部５７を介して、グラウンド層５９と電気的に接続されている。電磁波送受信部６２は、電磁波の送受信を行うためのものである。電磁波送受信部６２の材料としては、例えば、Ｃｕを用いることができる。２．４ＧＨｚの周波数でアンテナ素子１５を使用する場合、電磁波送受信部６２の幅Ｗ３は、例えば、１ｍｍ〜１０ｍｍとすることができ、電磁波送受信部６２の幅Ｗ４は、例えば、１５ｍｍとすることができる。この場合、電磁波送受信部６２の厚さは、例えば、１０μｍとすることができる。
このように、シリコン基板３１の上面３１Ａに、絶縁膜３２を介して、電磁波送受信部６２を設け、シリコン基板３１の下面３１Ｂに、絶縁膜３２を介して、信号入力用パッド５８及びグラウンド層５９を設けると共に、シリコン基板３１を貫通するように接続部５６，５７を設け、信号入力用パッド５８及びグラウンド層５９と電磁波送受信部６２とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来のアンテナ素子２２０と比較して、アンテナ素子１５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板３１（シリコンの誘電率は通常１１前後）に逆Ｆ型アンテナ３３を形成することにより、樹脂からなる基板に逆Ｆ型アンテナ３３を形成した場合と比較して、電磁波送受信部６２の幅Ｗ３，Ｗ４を小さくすることができる。
また、シリコン基板３１に逆Ｆ型アンテナ３３を形成することにより、樹脂からなる基板に逆Ｆ型アンテナ３３を形成した場合と比較して、逆Ｆ型アンテナ３３の加工精度が向上するため、所望の形状（サイズ）に逆Ｆ型アンテナ３３を加工することが可能となる。これにより、逆Ｆ型アンテナ３３の特性を所望の特性にすることができる。特に、アンテナの寸法精度が要求される高周波領域（例えば、６０ＧＨｚ）やミリ波帯においてアンテナ素子１５を使用する場合に有効である。
逆Ｆ型アンテナ３３は、例えば、めっき膜により構成するとよい。このように、逆Ｆ型アンテナ３３をめっき膜により構成することにより、逆Ｆ型アンテナ３３の加工精度（寸法精度）を向上させることができる。
Ｎｉ層３５は、電磁波送受信部６２の上面を覆うように設けられている。Ｎｉ層３５は、電磁波送受信部６２に含まれるＣｕがＡｕ層３６に拡散することを防止するための拡散防止層である。Ｎｉ層３５の厚さは、例えば、１μｍ〜４μｍとすることができる。Ｎｉ層３５及びＡｕ層３６は、例えば、めっき法により形成することができる。
Ａｕ層３６は、Ｎｉ層３５の上面を覆うように設けられている。Ａｕ層３６は、耐蝕性に優れており、Ｎｉ層３５が酸化されることを防止するためのものである。Ｎｉ層３５は、Ａｕ層３６の下地である。Ａｕ層３６の厚さは、例えば、０．２μｍ〜０．３μｍとすることができる。
ソルダーレジスト３７は、絶縁膜３２上に積層された電磁波送受信部６２、Ｎｉ層３５、及びＡｕ層３６を覆うように絶縁膜３２に設けられている。ソルダーレジスト３７の厚さは、例えば、２０μｍとすることができる。
Ｎｉ層４１は、信号入力用パッド５８及びグラウンド層５９の下面を覆うように設けられている。Ｎｉ層４１は、信号入力用パッド５８及びグラウンド層５９に含まれるＣｕがＡｕ層４２に拡散することを防止するための拡散防止膜である。Ｎｉ層４１の厚さは、例えば、１μｍ〜４μｍとすることができる。
Ａｕ層４２は、Ｎｉ層４１の下面を覆うように設けられている。Ａｕ層４２は、耐蝕性に優れており、Ｎｉ層４１が酸化されることを防止するためのものである。Ａｕ層４２の厚さは、例えば、０．２μｍ〜０．３μｍとすることができる。
ソルダーレジスト４３は、積層された信号入力用パッド５８、グラウンド層５９、Ｎｉ層４１、及びＡｕ層４２を覆うように絶縁膜３２（シリコン基板３１の下面３１Ｂに配置された絶縁膜３２）に設けられている。ソルダーレジスト４３は、外部接続端子４５〜４９の配設位置に対応する部分のＡｕ層４２を露出する開口部４３Ａ〜４３Ｅを有する。ソルダーレジスト４３の厚さは、例えば、２０μｍとすることができる。
外部接続端子４５は、開口部４３Ａに露出された部分のＡｕ層４２に設けられている。外部接続端子４５は、信号入力用の端子である。外部接続端子４５から入力された信号は、Ａｕ層４２、Ｎｉ層４１、信号入力用パッド５８、及び接続部５６を介して、電磁波送受信部６２に伝送される。また、外部接続端子４５は、配線基板１１に設けられた配線２３と接続されている。これにより、アンテナ素子１５は、配線２３を介して、ＲＦデバイス１３と電気的に接続されている。
外部接続端子４６は、開口部４３Ｂに露出された部分のＡｕ層４２に設けられている。外部接続端子４６は、配線基板１１に設けられた配線２４と接続されている。外部接続端子４７は、開口部４３Ｃに露出された部分のＡｕ層４２に設けられている。外部接続端子４７は、配線基板１１に設けられた配線２５と接続されている。外部接続端子４８は、開口部４３Ｄに露出された部分のＡｕ層４２に設けられている。外部接続端子４８は、配線基板１１に設けられた配線２６と接続されている。外部接続端子４９は、開口部４３Ｅに露出された部分のＡｕ層４２に設けられている。外部接続端子４９は、配線基板１１に設けられた配線２７と接続されている。外部接続端子４６〜４９は、グラウンド端子である。
本実施の形態のアンテナ素子によれば、シリコン基板３１の上面３１Ａに、絶縁膜３２を介して、電磁波送受信部６２を設け、シリコン基板３１の下面３１Ｂに、絶縁膜３２を介して、信号入力用パッド５８及びグラウンド層５９を設けると共に、シリコン基板３１を貫通するように接続部５６，５７を設け、信号入力用パッド５８及びグラウンド層５９と電磁波送受信部６２とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来の半導体装置２２０と比較して、アンテナ素子１５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板３１（シリコンの誘電率は通常１１前後）に逆Ｆ型アンテナ３３を形成することにより、樹脂からなる基板に逆Ｆ型アンテナ３３を形成した場合と比較して、電磁波送受信部６２の幅Ｗ３，Ｗ４を小さくすることができる。
本実施の形態の半導体装置によれば、配線２１〜２７を有した配線基板１１と、配線基板１１に設けられたＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、ＣＰＵ用半導体チップ１２及びＲＦデバイス１３と電気的に接続されたアンテナ素子１５と、を設けることにより、半導体装置１０を小型化することができる。
（第２の実施の形態）
図７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図７を参照するに、第２の実施の形態の半導体装置７０は、第１の実施の形態の半導体装置１０に設けられたアンテナ素子１５の代わりにアンテナ素子７５を設けた以外は、半導体装置１０と同様に構成される。
図８は、図７に示すアンテナ素子を拡大した断面図であり、図９及び図１０は、図８に示すアンテナ素子の平面図である。図９では、説明の便宜上、ソルダーレジスト３７、Ｎｉ層３５、及びＡｕ層３６の図示を省略する。また、図１０では説明の便宜上、ソルダーレジスト４３の図示を省略する。
図８〜図１０を参照するに、アンテナ素子７５は、第１の実施の形態で説明したアンテナ素子１５に設けられたシリコン基板３１及び逆Ｆ型アンテナ３３の代わりに、シリコン基板７６及び逆Ｌ型アンテナ７７を設けた以外はアンテナ素子１５と同様に構成される。
シリコン基板７６は、第１の実施の形態で説明したシリコン基板３１の構成から貫通孔５２を除いた以外は、シリコン基板３１と同様に構成されている。
アンテナである逆Ｌ型アンテナ７７は、第１の実施の形態で説明した逆Ｆ型アンテナ３３の構成から接続部５６及び信号入力用パッド５８を除くと共に、逆Ｆ型アンテナ３３に設けられたグラウンド層５９の代わりにグラウンド層７９を設けた以外は逆Ｆ型アンテナ３３と同様に構成される。
電磁波送受信部６２は、シリコン基板７６の上面７６Ａ（第１の面）に形成された絶縁膜３２上に設けられている。電磁波送受信部６２は、接続部５７の上端部と接続されている。
グラウンド層７９は、シリコン基板７６の下面７６Ｂに形成された絶縁膜３２の下面を覆うように設けられている。グラウンド層７９は、シリコン基板７６の下面７６Ｂに形成された絶縁膜３２を露出する溝部８１（図１０参照）を有する。グラウンド層７９は、接続部５７の下端部と接続されている。グラウンド層７９は、接続部５７を介して、電磁波送受信部６２と電気的に接続されている。
このように、シリコン基板７６の上面７６Ａに、絶縁膜３２を介して、電磁波送受信部６２を設け、シリコン基板７６の下面７６Ｂに、絶縁膜３２を介して、グラウンド層７９を設けると共に、シリコン基板７６を貫通するように接続部５７を設け、電磁波送受信部６２とグラウンド層７９とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来のアンテナ素子２２０と比較して、アンテナ素子７５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板７６（シリコンの誘電率は通常１１前後）に逆Ｌ型アンテナ７７を形成することにより、樹脂からなる基板に逆Ｌ型アンテナ７７を形成した場合と比較して、電磁波送受信部６２の幅Ｗ３，Ｗ４を小さくすることができる。
また、シリコン基板７６に逆Ｌ型アンテナ７７を形成することにより、樹脂基板に逆Ｌ型アンテナ７７を形成した場合と比較して、逆Ｌ型アンテナ７７の加工精度が向上するため、所望の形状に逆Ｌ型アンテナ７７を加工することが可能となる。これにより、逆Ｌ型アンテナ７７の特性を所望の特性にすることができる。特に、アンテナの寸法精度が要求される高周波領域（例えば、６０ＧＨｚ）やミリ波帯においてアンテナ素子７５を使用する場合に有効である。
逆Ｌ型アンテナ７７は、例えば、Ｃｕめっき膜により構成するとよい。このように、逆Ｌ型アンテナ７７をめっき膜により構成することにより、逆Ｌ型アンテナ７７の加工精度（寸法精度）を向上させることができる。
Ｎｉ層４１は、グラウンド層７９の下面を覆うように設けられている。Ａｕ層４２は、Ｎｉ層４１の下面を覆うように設けられている。ソルダーレジスト４３は、溝部８１に対応する部分の絶縁膜３２、Ｎｉ層４１、Ａｕ層４２、及びグラウンド層７９と、Ａｕ層４２の下面とを覆うように設けられている。ソルダーレジスト４３の開口部４３Ａは、溝部８１により囲まれた部分のＡｕ層４２に形成されている。外部接続端子４５は、開口部４３Ａに露出された部分のＡｕ層４２に設けられている。外部接続端子４６は、開口部４３Ｂに露出された部分のＡｕ層４２に設けられており、外部接続端子４７は、開口部４３Ｃに露出された部分のＡｕ層４２に設けられている。外部接続端子４８は、開口部４３Ｄに露出された部分のＡｕ層４２に設けられており、外部接続端子４９は、開口部４３Ｅに露出された部分のＡｕ層４２に設けられている。
このような構成とされたアンテナ素子７５では、外部接続端子４５を介して、グラウンド層７９に信号が入力される。
上記構成とされた逆Ｌ型アンテナ７７の外部接続端子４５〜４９は、配線基板に設けられた配線２３〜２７と電気的に接続されている。逆Ｌ型アンテナ７７は、配線基板１１に実装されたＣＰＵ用半導体チップ１２及びＲＦデバイス１３と電気的に接続されている。
このように、配線２１〜２７を有した配線基板１１と、配線基板１１に設けられたＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、ＣＰＵ用半導体チップ１２及びＲＦデバイス１３と電気的に接続されたアンテナ素子７５と、を設けることにより、半導体装置７０を小型化することができる。
本実施の形態のアンテナ素子によれば、シリコン基板７６の上面７６Ａに、絶縁膜３２を介して、電磁波送受信部６２を設け、シリコン基板７６の下面７６Ｂに、絶縁膜３２を介して、グラウンド層７９を設けると共に、シリコン基板７６を貫通するように接続部５７を設け、電磁波送受信部６２とグラウンド層７９とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来の半導体装置２２０と比較して、アンテナ素子７５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板７６（シリコンの誘電率は通常１１前後）に逆Ｌ型アンテナ７７を形成することにより、樹脂からなる基板に逆Ｌ型アンテナ７７を形成した場合と比較して、電磁波送受信部６２の幅Ｗ３，Ｗ４を小さくすることができる。
本実施の形態の半導体装置によれば、配線２１〜２７を有した配線基板１１と、配線基板１１に設けられたＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、ＣＰＵ用半導体チップ１２及びＲＦデバイス１３と電気的に接続されたアンテナ素子７５と、を設けることにより、半導体装置７０を小型化することができる。
（第３の実施の形態）
図１１は、本発明の第３の実施の形態に係る半導体装置の断面図である。図１１において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１１を参照するに、本発明の第３の実施の形態の半導体装置９０は、配線基板９１と、電子部品であるＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、アンテナ素子９５とを有する。
配線基板９１は、基板本体１７と、配線２１〜２３，９３，９４とを有する。配線２１〜２３，９３，９４は、基板本体１７の上面１７Ａに設けられている。配線基板９１は、ＣＰＵ用半導体チップ１２、ＲＦデバイス１３、及びアンテナ素子９５間を電気的に接続するためのものである。
図１２は、図１１に示すアンテナ素子を拡大した断面図であり、図１３及び図１４は、図１１に示すアンテナ素子の平面図である。図１２〜図１４において、第１の実施の形態のアンテナ素子１５と同一構成部分には同一符号を付す。また、図１３では、説明の便宜上、ソルダーレジスト３７、Ｎｉ層３５、及びＡｕ層３６の図示を省略する。図１４では説明の便宜上、ソルダーレジスト９９の図示を省略する。
図１２〜図１４を参照するに、アンテナ素子９５は、シリコン基板９６と、絶縁膜３２と、アンテナであるパッチアンテナ９７と、Ｎｉ層３５，４１と、Ａｕ層３６，４２と、ソルダーレジスト３７，９９と、外部接続端子１０２〜１０４とを有する。シリコン基板９６は、板状とされており、貫通孔１０６を有する。貫通孔１０６は、シリコン基板９６を貫通するように形成されている。シリコン基板９６の厚さＭ２は、例えば、２００μｍ〜５００μｍとすることができる。シリコン基板９６の幅Ｗ５は、例えば、後述する電磁波送受信部１１２の幅Ｗ７よりも０．１ｍｍ程度大きくするとよい。また、シリコン基板９６の幅Ｗ６は、例えば、後述する電磁波送受信部１１２の幅Ｗ８よりも０．１ｍｍ程度大きくするとよい。
絶縁膜３２は、シリコン基板９６の両面９６Ａ，９６Ｂ、及び貫通孔１０６に対応する部分のシリコン基板９６の面を覆うように設けられている。絶縁膜３２は、シリコン基板９６とパッチアンテナ９７とを電気的に絶縁するための膜である。
パッチアンテナ９７は、接続部１０７と、信号入力用パッド１０９と、グラウンド層１１１と、電磁波送受信部１１２とを有する。接続部１０７は、絶縁膜３２が形成された貫通孔１０６に設けられている。接続部１０７の材料としては、例えば、Ｃｕを用いることができる。
信号入力用パッド１０９は、貫通ビア１０７の下端面及びその近傍に位置する絶縁膜３２（シリコン基板９６の下面９６Ｂに形成された絶縁膜３２）の下面に設けられている。信号入力用パッド１０９は、平面視円形状とされている。信号入力用パッド１０９は、貫通ビア１０７の下端部と接続されている。信号入力用パッド１０９の材料としては、例えば、Ｃｕを用いることができる。
グラウンド層１１１は、信号入力用パッド１０９から離間すると共に、シリコン基板９６の下面９６Ｂ（第２の面）に形成された絶縁膜３２の下面（信号入力用パッド１０９の形成領域に対応する部分の絶縁膜３２の下面は除く）を覆うように設けられている。グラウンド層１１１と信号入力用パッド１０９との間には、リング状の溝部１１５が形成されている。グラウンド層１１１は、グラウンド電位とされている。グラウンド層１１１の材料としては、例えば、Ｃｕを用いることができる。
電磁波送受信部１１２は、シリコン基板９６の上面９６Ａ（第１の面）に形成された絶縁膜３２上に設けられている。電磁波送受信部１１２は、貫通ビア１０７の上端部と接続されている。電磁波送受信部１１２は、貫通ビア１０７を介して、信号入力用パッド１０９と電気的に接続されている。電磁波送受信部１１２は、電磁波の送受信を行うためのものである。電磁波送受信部１１２の材料としては、例えば、Ｃｕを用いることができる。２．４ＧＨｚの周波数でアンテナ素子９５を使用する場合、電磁波送受信部１１２の幅Ｗ７は、例えば、３０ｍｍとすることができ、電磁波送受信部１１２の幅Ｗ８は、例えば、３０ｍｍとすることができる。この場合、電磁波送受信部１１２の厚さは、例えば、１０μｍとすることができる。
このように、シリコン基板９６の上面９６Ａに、絶縁膜３２を介して、電磁波送受信部１１２を設け、シリコン基板９６の下面９６Ｂに、絶縁膜３２を介して、信号入力用パッド１０９及びグラウンド層１１１を設けると共に、シリコン基板９６を貫通するように接続部１０７を設け、電磁波送受信部１１２と信号入力用パッド１０９とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来の半導体装置２２０と比較して、アンテナ素子９５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板９６（シリコンの誘電率は通常１１前後）にパッチアンテナ９７を形成することにより、樹脂からなる基板にパッチアンテナ９７を形成した場合と比較して、電磁波送受信部１１２の幅Ｗ７，Ｗ８を小さくすることができる。
また、シリコン基板９６にパッチアンテナ９７を形成することにより、樹脂からなる基板にパッチアンテナ９７を形成した場合と比較して、パッチアンテナ９７の加工精度が向上するため、所望の形状にパッチアンテナ９７を加工することが可能となる。これにより、パッチアンテナ９７の特性を所望の特性にすることができる。特に、アンテナの寸法精度が要求される高周波領域（例えば、６０ＧＨｚ）やミリ波帯においてアンテナ素子９５を使用する場合に有効である。
パッチアンテナ９７は、例えば、めっき膜により構成するとよい。このように、パッチアンテナ９７をめっき膜により構成することにより、パッチアンテナ９７の加工精度（寸法精度）を向上させることができる。
Ｎｉ層３５は、電磁波送受信部１１２の上面を覆うように設けられている。Ａｕ層３６は、Ｎｉ層３５の上面を覆うように設けられている。ソルダーレジスト３７は、電磁波送受信部１１２、Ｎｉ層３５、及びＡｕ層３６を覆うように絶縁膜３２に設けられている。
Ｎｉ層４１は、信号入力用パッド１０９及びグラウンド層１１１の下面を覆うように設けられている。Ａｕ層４２は、Ｎｉ層４１の下面を覆うように設けられている。ソルダーレジスト９９は、溝部１１５に対応する部分の絶縁膜３２、グラウンド層１１１、Ｎｉ層４１、及びＡｕ層４２と、Ａｕ層４２の下面とを覆うように設けられている。ソルダーレジスト９９は、信号入力用パッド１０９の下面側に設けられたＡｕ層４２を露出する開口部９７Ａと、グラウンド層１１１の下面側に設けられたＡｕ層４２を露出する開口部９７Ｂ，９７Ｃとを有する。ソルダーレジスト９９の厚さは、例えば、２０μｍとすることができる。
外部接続端子１０２は、開口部９７Ａに露出された部分のＡｕ層４２に設けられている。外部接続端子１０２は、信号入力用の端子である。外部接続端子１０２から入力された信号は、Ａｕ層４２、Ｎｉ層４１、信号入力用パッド１０９、及び貫通ビア１０７を介して、電磁波送受信部１１２に伝送される。また、外部接続端子１０２は、配線基板９１に設けられた配線９３と接続されている。
外部接続端子１０３は、開口部９７Ｂに露出された部分のＡｕ層４２に設けられている。外部接続端子１０３は、配線基板９１に設けられた配線２３と接続されている。これにより、アンテナ素子９５は、配線２３を介して、ＲＦデバイス１３と電気的に接続されている。
外部接続端子１０４は、開口部９７Ｃに露出された部分のＡｕ層４２に設けられている。外部接続端子１０４は、配線基板９１に設けられた配線９４と接続されている。外部接続端子１０３，１０４は、グラウンド端子である。
本実施の形態のアンテナ素子によれば、シリコン基板９６の上面９６Ａに、絶縁膜３２を介して、電磁波送受信部１１２を設け、シリコン基板９６の下面９６Ｂに、絶縁膜３２を介して、信号入力用パッド１０９及びグラウンド層１１１を設けると共に、シリコン基板９６を貫通するように接続部１０７を設け、電磁波送受信部１１２と信号入力用パッド１０９とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来の半導体装置２２０と比較して、アンテナ素子９５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板９６（シリコンの誘電率は通常１１前後）にパッチアンテナ９７を形成することにより、樹脂からなる基板にパッチアンテナ９７を形成した場合と比較して、電磁波送受信部１１２の幅Ｗ７，Ｗ８を小さくすることができる。
本実施の形態の半導体装置によれば、配線２１〜２３，９３，９４を有した配線基板９１と、配線基板９１に設けられ、配線２１〜２３と電気的に接続されるＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、ＣＰＵ用半導体チップ１２及びＲＦデバイス１３と電気的に接続されたアンテナ素子９５と、を設けることにより、半導体装置９０を小型化することができる。
（第４の実施の形態）
図１５は、本発明の第４の実施の形態に係る半導体装置の断面図である。図１５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１５を参照するに、第４の実施の形態の半導体装置１２０は、配線基板１２１と、電子部品であるＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、アンテナ素子１２５とを有する。
配線基板１２１は、基板本体１７と、配線２１〜２３，１３１〜１３５とを有する。配線２１〜２３，１３１〜１３５は、基板本体１７の上面１７Ａに設けられている。配線基板１２１は、ＣＰＵ用半導体チップ１２、ＲＦデバイス１３、及びアンテナ素子１２５間を電気的に接続するためのものである。
図１６は、図１５に示すアンテナ素子を拡大した断面図であり、図１７及び図１８は、図１６に示すアンテナ素子の平面図である。図１６〜図１８において、第１の実施の形態のアンテナ素子１５と同一構成部分には同一符号を付す。図１７では、説明の便宜上、ソルダーレジスト３７、Ｎｉ層３５、及びＡｕ層３６の図示を省略する。また、図１８では説明の便宜上、ソルダーレジスト１４３の図示を省略する。
図１６〜図１８を参照するに、アンテナ素子１２５は、シリコン基板１３８と、絶縁膜３２と、アンテナであるダイポールアンテナ１４１と、Ｎｉ層３５，４１と、Ａｕ層３６，４２と、ソルダーレジスト３７，１４３と、外部接続端子１４４〜１４９とを有する。
シリコン基板１３８は、板状とされており、貫通孔１５２，１５３を有する。貫通孔１５２，１５３は、シリコン基板１３８を貫通するように形成されている。貫通孔１５２，１５３は、シリコン基板１３８の中央部に配置されている。シリコン基板１３８の厚さＭ３は、例えば、２００μｍ〜５００μｍとすることができる。シリコン基板１３８の幅Ｗ９は、例えば、１ｍｍにすることができ、２．４ＧＨｚの場合、シリコン基板１３８の幅Ｗ１０は、例えば、１５ｍｍにすることができる。
絶縁膜３２は、シリコン基板１３８の両面１３８Ａ，１３８Ｂ、及び貫通孔１５２，１５３に対応する部分のシリコン基板１３８の面を覆うように設けられている。絶縁膜３２は、シリコン基板１３８とダイポールアンテナ１４１とを電気的に絶縁するための膜である。
ダイポールアンテナ１４１は、接続部１５７，１５８と、信号入力用パッド１６１，１６２と、グラウンド層１６３と、電磁波送受信部１６５，１６６とを有する。接続部１５７は、絶縁膜３２が形成された貫通孔１５２に設けられている。接続部１５８は、絶縁膜３２が形成された貫通孔１５３に設けられている。接続部１５７，１５８の材料としては、例えば、Ｃｕを用いることができる。
信号入力用パッド１６１は、貫通ビア１５７の下端面及びその近傍に位置する絶縁膜３２（シリコン基板１３８の下面１３８Ｂ側に形成された絶縁膜３２）の下面に設けられている。信号入力用パッド１６１は、平面視円形状とされている。信号入力用パッド１６１は、溝部１６９により、信号入力用パッド１６２及びグラウンド層１６３と電気的に絶縁されている。溝部１６９は、平面視８の字形状とされた溝であり、信号入力用パッド１６１、信号入力用パッド１６２、及びグラウンド層１６３間に形成されている。溝部１６９は、絶縁膜３２を露出するように形成された溝である。信号入力用パッド１６１は、貫通ビア１５７の下端部と接続されている。信号入力用パッド１６１は、外部接続端子１４４を介して、プラスの信号が入力されるパッドである。信号入力用パッド１６１の材料としては、例えば、Ｃｕを用いることができる。
信号入力用パッド１６２は、貫通ビア１５８の下端面及びその近傍に位置する部分の絶縁膜３２（シリコン基板１３８の下面１３８Ｂ側に形成された絶縁膜３２）の下面に設けられている。信号入力用パッド１６２は、平面視円形状とされている。信号入力用パッド１６２は、溝部１６９により、信号入力用パッド１６１及びグラウンド層１６３と電気的に絶縁されている。信号入力用パッド１６２は、貫通ビア１５８の下端部と接続されている。信号入力用パッド１６２は、外部接続端子１４５を介して、マイナスの信号が入力されるパッドである。信号入力用パッド１６２の材料としては、例えば、Ｃｕを用いることができる。
グラウンド層１６３は、信号入力用パッド１６１，１６２から離間した状態で、シリコン基板１３８の下面１３８Ｂ（第２の面）に形成された絶縁膜３２の下面（信号入力用パッド１６１，１６２の形成領域に対応する部分の絶縁膜３２の下面は除く）を覆うように設けられている。グラウンド層１６３は、信号入力用パッド１６１，１６２と電気的に絶縁されている。グラウンド層１６３は、グラウンド電位とされている。グラウンド層１６３の材料としては、例えば、Ｃｕを用いることができる。
電磁波送受信部１６５は、シリコン基板１３８の上面１３８Ａ（第１の面）に形成された絶縁膜３２上に設けられている。電磁波送受信部１６５は、貫通ビア１５７の上端部と接続されている。電磁波送受信部１６５は、貫通ビア１５７を介して、信号入力用パッド１６１と電気的に接続されている。電磁波送受信部１６５は、電磁波の送受信を行うためのものである。電磁波送受信部１６５の材料としては、例えば、Ｃｕを用いることができる。２．４ＧＨｚの周波数でアンテナ素子１２５を使用する場合、電磁波送受信部１６５の幅Ｗ１１は、例えば、１ｍｍ〜１０ｍｍとすることができ、電磁波送受信部１６５の幅Ｗ１２は、例えば、１５ｍｍとすることができる。この場合、電磁波送受信部１６５の厚さは、例えば、１０μｍとすることができる。
電磁波送受信部１６６は、シリコン基板１３８の上面１３８Ａ（第１の面）に形成された絶縁膜３２上に設けられている。電磁波送受信部１６６は、貫通ビア１５８の上端部と接続されている。電磁波送受信部１６６は、貫通ビア１５８を介して、信号入力用パッド１６２と電気的に接続されている。電磁波送受信部１６６は、電磁波の送受信を行うためのものである。電磁波送受信部１６６の材料としては、例えば、Ｃｕを用いることができる。２．４ＧＨｚの周波数でアンテナ素子１２５を使用する場合、電磁波送受信部１６６の幅Ｗ１３は、例えば、１ｍｍ〜１０ｍｍとすることができ、電磁波送受信部１６６の幅Ｗ１４は、例えば、１５ｍｍとすることができる。この場合、電磁波送受信部１６６の厚さは、例えば、１０μｍとすることができる。
このように、シリコン基板１３８の上面１３８Ａに、絶縁膜３２を介して、電磁波送受信部１６５，１６６を設け、シリコン基板１３８の下面１３８Ｂに、絶縁膜３２を介して、信号入力用パッド１６１，１６２及びグラウンド層１６３を設けると共に、シリコン基板１３８を貫通するように接続部１５７，１５８を設け、接続部１５７により信号入力用パッド１６１と電磁波送受信部１６５とを電気的に接続し、接続部１５８により信号入力用パッド１６２と電磁波送受信部１６６とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来の半導体装置２２０と比較して、アンテナ素子１２５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板１３８（シリコンの誘電率は通常１１前後）にダイポールアンテナ１４１を形成することにより、樹脂からなる基板にダイポールアンテナ１４１を形成した場合と比較して、電磁波送受信部１６５，１６６の幅Ｗ１１〜Ｗ１４を小さくすることができる。
また、シリコン基板１３８にダイポールアンテナ１４１を形成することにより、樹脂からなる基板にダイポールアンテナ１４１を形成した場合と比較して、ダイポールアンテナ１４１の加工精度が向上するため、所望の形状にダイポールアンテナ１４１を加工することが可能となる。これにより、ダイポールアンテナ１４１の特性を所望の特性にすることができる。特に、アンテナの寸法精度が要求される高周波領域（例えば、６０ＧＨｚ）やミリ波帯においてアンテナ素子１２５を使用する場合に有効である。
ダイポールアンテナ１４１は、例えば、Ｃｕめっき膜により構成するとよい。このように、ダイポールアンテナ１４１をめっき膜により構成することにより、ダイポールアンテナ１４１の加工精度（寸法精度）を向上させることができる。
Ｎｉ層３５は、電磁波送受信部１６５，１６６の上面を覆うように設けられている。Ａｕ層３６は、Ｎｉ層３５の上面を覆うように設けられている。ソルダーレジスト３７は、電磁波送受信部１６５，１６６、Ｎｉ層３５、及びＡｕ層３６を覆うように絶縁膜３２（シリコン基板１３８の上面１３８Ａに形成された絶縁膜３２）に設けられている。
Ｎｉ層４１は、信号入力用パッド１６１，１６２の下面及びグラウンド層１６３の下面を覆うように設けられている。Ａｕ層４２は、Ｎｉ層４１の下面を覆うように設けられている。ソルダーレジスト１４３は、溝部１６９に対応する部分の絶縁膜３２、グラウンド層１６３、信号入力用パッド１６１，１６２、Ｎｉ層４１、及びＡｕ層４２と、Ａｕ層４２の下面とを覆うように設けられている。ソルダーレジスト１４３は、開口部１４３Ａ〜１４３Ｆを有する。開口部１４３Ａは、信号入力用パッド１６１に設けられたＮｉ層４１の下面に形成されたＡｕ層４２の一部を露出するように形成されている。開口部１４３Ｂは、信号入力用パッド１６２に設けられたＮｉ層４１の下面に形成されたＡｕ層４２の一部を露出するように形成されている。開口部１４３Ｃ〜１４３Ｆは、グラウンド層１６３に設けられたＮｉ層４１の下面に形成されたＡｕ層４２の一部を露出するように形成されている。
外部接続端子１４４は、開口部１４３Ａに露出された部分のＡｕ層４２に設けられている。外部接続端子１４４は、信号入力用の端子であり、プラスの信号が入力される。外部接続端子１４４から入力されたプラスの信号は、Ｎｉ層４１、Ａｕ層４２、信号入力用パッド１６１、及び貫通ビア１５７を介して、電磁波送受信部１６５に伝送される。外部接続端子１４４は、配線基板１２１に設けられた配線１３２と接続されている。
外部接続端子１４５は、開口部１４３Ｂに露出された部分のＡｕ層４２に設けられている。外部接続端子１４５は、信号入力用の端子であり、マイナスの信号が入力される。外部接続端子１４５から入力されたマイナスの信号は、Ｎｉ層４１、Ａｕ層４２、信号入力用パッド１６２、及び貫通ビア１５８を介して、電磁波送受信部１６６に伝送される。外部接続端子１４５は、配線基板１２１に設けられた配線１３３と接続されている。
外部接続端子１４６は、開口部１４３Ｃに露出された部分のＡｕ層４２に設けられている。外部接続端子１４６は、配線基板１２１に設けられた配線２３と接続されている。これにより、アンテナ素子１２５は、配線２３を介して、ＲＦデバイス１３と電気的に接続されている。外部接続端子１４７は、開口部１４３Ｄに露出された部分のＡｕ層４２に設けられている。外部接続端子１４７は、配線基板１２１に設けられた配線１３１と接続されている。
外部接続端子１４８は、開口部１４３Ｅに露出された部分のＡｕ層４２に設けられている。外部接続端子１４８は、配線基板１２１に設けられた配線１３４と接続されている。外部接続端子１４９は、開口部１４３Ｆに露出された部分のＡｕ層４２に設けられている。外部接続端子１４９は、配線基板１２１に設けられた配線１３５と接続されている。外部接続端子１４６〜１４９は、グラウンド端子である。
本実施の形態のアンテナ素子によれば、シリコン基板１３８の上面１３８Ａに、絶縁膜３２を介して、電磁波送受信部１６５，１６６を設け、シリコン基板１３８の下面１３８Ｂに、絶縁膜３２を介して、信号入力用パッド１６１，１６２及びグラウンド層１６３を設けると共に、シリコン基板１３８を貫通するように接続部１５７，１５８を設け、接続部１５７により信号入力用パッド１６１と電磁波送受信部１６５とを電気的に接続し、接続部１５８により信号入力用パッド１６２と電磁波送受信部１６６とを電気的に接続することにより、基板本体２１１の一方の面にアンテナパターン２２３を形成した従来の半導体装置２２０と比較して、アンテナ素子１２５を小型化することができる。
また、樹脂（樹脂の誘電率は通常４前後）よりも誘電率の高いシリコン基板１３８（シリコンの誘電率は通常１１前後）にダイポールアンテナ１４１を形成することにより、樹脂からなる基板にダイポールアンテナ１４１を形成した場合と比較して、電磁波送受信部１６５，１６６の幅Ｗ１１〜Ｗ１４を小さくすることができる。
本実施の形態の半導体装置によれば、配線２１〜２３，１３１〜１３５を有した配線基板１２１と、配線基板１２１に設けられ、配線２１〜２３と電気的に接続されるＣＰＵ用半導体チップ１２及びＲＦデバイス１３と、ＣＰＵ用半導体チップ１２及びＲＦデバイス１３と電気的に接続されたアンテナ素子１２５と、を設けることにより、半導体装置１２０を小型化することができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、小型化が必要なアンテナ素子及び半導体装置に適用できる。
従来の半導体装置の断面図である。 従来の他の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 図３に示すアンテナ素子を拡大した断面図である。 図４に示すアンテナ素子の平面図（その１）である。 図４に示すアンテナ素子の平面図（その２）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 図７に示すアンテナ素子を拡大した断面図である。 図８に示すアンテナ素子の平面図（その１）である。 図８に示すアンテナ素子の平面図（その２）である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 図１１に示すアンテナ素子を拡大した断面図である。 図１１に示すアンテナ素子の平面図（その１）である。 図１１に示すアンテナ素子の平面図（その２）である。 本発明の第４の実施の形態に係る半導体装置の断面図である。 図１５に示すアンテナ素子を拡大した断面図である。 図１６に示すアンテナ素子の平面図（その１）である。 図１６に示すアンテナ素子の平面図（その２）である。
符号の説明
１０，７０，９０，１２０ 半導体装置
１１，９１，１２１ 配線基板
１２ ＣＰＵ用半導体チップ
１３ ＲＦデバイス
１５，７５，９５，１２５ アンテナ素子
１７ 基板本体
２１〜２７，９３，９４，１３１〜１３５ 配線
３１，７６，９６，１３８ シリコン基板
１７Ａ，３１Ａ，７６Ａ，９６Ａ，１３８Ａ 上面
３１Ｂ，７６Ｂ，９６Ｂ，１３８Ｂ 下面
３２ 絶縁膜
３３ 逆Ｆ型アンテナ
３５，４１ Ｎｉ層
３６，４２ Ａｕ層
３７，４３，９９，１４３ ソルダーレジスト
４３Ａ〜４３Ｅ，９７Ａ〜９７Ｃ，１４３Ａ〜１４３Ｆ 開口部
４５〜４９，１０２〜１０４ 外部接続端子
５２，５３，１０６，１５２，１５３ 貫通孔
５６，５７，１０７，１５７，１５８ 接続部
５８，１０９，１６１，１６２ 信号入力用パッド
５９，７７，１１１，１６３ グラウンド層
６２，１１２，１６５，１６６ 電磁波送受信部
７７ 逆Ｌ型アンテナ
８１，１１５，１６９ 溝部
９７ パッチアンテナ
１４１ ダイポールアンテナ
Ｍ１〜Ｍ３ 厚さ
Ｗ１〜Ｗ１４ 幅

Claims (4)

  1. 電磁波の送受信を行う電磁波送受信部と、信号入力用パッドと、グラウンド層と、前記電磁波送受信部と前記グラウンド層及び前記信号入力用パッドとを電気的に接続する接続部とを有したアンテナを備えたアンテナ素子であって、
    前記アンテナが形成されるシリコン基板と、前記シリコン基板と前記アンテナとを電気的に絶縁する絶縁膜とを設け、
    前記シリコン基板の第１の面に、前記絶縁膜を介して、前記電磁波送受信部を配置すると共に、前記第１の面とは反対側に位置する前記シリコン基板の第２の面に、前記絶縁膜を介して、前記グラウンド層及び前記信号入力用パッドを配置し、
    前記シリコン基板を貫通するように前記接続部を配置したことを特徴とするアンテナ素子。
  2. 電磁波の送受信を行う電磁波送受信部と、信号入力用パッドと、グラウンド層と、前記電磁波送受信部と前記信号入力用パッドとを電気的に接続する接続部とを有したアンテナを備えたアンテナ素子であって、
    前記アンテナが形成されるシリコン基板と、前記シリコン基板と前記アンテナとを電気的に絶縁する絶縁膜とを設け、
    前記シリコン基板の第１の面に、前記絶縁膜を介して、前記電磁波送受信部を配置すると共に、前記第１の面とは反対側に位置する前記シリコン基板の第２の面に、前記絶縁膜を介して、前記グラウンド層及び前記信号入力用パッドを配置し、
    前記シリコン基板を貫通するように前記接続部を配置したことを特徴とするアンテナ素子。
  3. 前記アンテナは、めっき膜により構成することを特徴とする請求項１又は２記載のアンテナ素子。
  4. 請求項１ないし３のうち、いずれか一項記載のアンテナ素子と、
    前記アンテナ素子と電気的に接続される電子部品と、
    前記アンテナ素子及び前記電子部品が実装される配線基板と、を備えたことを特徴とする半導体装置。
JP2007102501A 2007-04-10 2007-04-10 アンテナ素子及び半導体装置 Active JP5054413B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007102501A JP5054413B2 (ja) 2007-04-10 2007-04-10 アンテナ素子及び半導体装置
KR1020080032754A KR20080092278A (ko) 2007-04-10 2008-04-08 안테나 소자 및 반도체 장치
US12/099,983 US8018392B2 (en) 2007-04-10 2008-04-09 Antenna element and semiconductor device
TW097112859A TW200847386A (en) 2007-04-10 2008-04-09 Antenna element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007102501A JP5054413B2 (ja) 2007-04-10 2007-04-10 アンテナ素子及び半導体装置

Publications (3)

Publication Number Publication Date
JP2008263263A true JP2008263263A (ja) 2008-10-30
JP2008263263A5 JP2008263263A5 (ja) 2010-04-08
JP5054413B2 JP5054413B2 (ja) 2012-10-24

Family

ID=39985455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007102501A Active JP5054413B2 (ja) 2007-04-10 2007-04-10 アンテナ素子及び半導体装置

Country Status (4)

Country Link
US (1) US8018392B2 (ja)
JP (1) JP5054413B2 (ja)
KR (1) KR20080092278A (ja)
TW (1) TW200847386A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022345A (zh) * 2013-03-01 2014-09-03 索尼公司 芯片级封装件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373508B2 (en) * 2012-06-27 2019-08-06 Intel Corporation Devices, systems, and methods for enriching communications
US20150325534A1 (en) * 2014-05-09 2015-11-12 Samsung Electro-Mechanics Co., Ltd. Semiconductor package for radio communication and method of manufacturing the same
WO2016130090A1 (en) * 2015-02-13 2016-08-18 Nanyang Technological University Semiconductor arrangement and method for fabricating thereof
USD913256S1 (en) * 2019-07-31 2021-03-16 Eryn Smith Antenna pattern for a semiconductive substrate carrier
USD926716S1 (en) * 2019-07-31 2021-08-03 Eryn Smith Antenna pattern for a semiconductive substrate carrier
KR20220066536A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 안테나 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131233A (ja) * 1993-10-28 1995-05-19 Murata Mfg Co Ltd マイクロストリップアンテナ
JPH08335826A (ja) * 1995-06-09 1996-12-17 Toko Inc 平面アンテナ
JPH10294331A (ja) * 1997-04-17 1998-11-04 Matsushita Electric Ind Co Ltd 半導体装置
JP2004022667A (ja) * 2002-06-13 2004-01-22 Shinko Electric Ind Co Ltd 半導体モジュール構造
JP2004327568A (ja) * 2003-04-23 2004-11-18 Japan Science & Technology Agency 半導体装置
JP2007042978A (ja) * 2005-08-05 2007-02-15 Shinko Electric Ind Co Ltd 半導体装置
JP2007073195A (ja) * 2005-09-02 2007-03-22 Murata Mfg Co Ltd 誘電体アンテナ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183218B2 (ja) 1999-10-18 2008-11-19 Ｔｄｋ株式会社 チップアンテナの製造方法
US7742000B2 (en) * 2005-05-31 2010-06-22 Tialinx, Inc. Control of an integrated beamforming array using near-field-coupled or far-field-coupled commands
US7724109B2 (en) * 2005-11-17 2010-05-25 Cts Corporation Ball grid array filter
KR20080106354A (ko) * 2006-03-17 2008-12-04 엔엑스피 비 브이 안테나 디바이스 및 ｒｆ 통신 장비
CN101401114B (zh) * 2006-04-03 2011-03-16 松下电器产业株式会社 天线内置半导体存储模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131233A (ja) * 1993-10-28 1995-05-19 Murata Mfg Co Ltd マイクロストリップアンテナ
JPH08335826A (ja) * 1995-06-09 1996-12-17 Toko Inc 平面アンテナ
JPH10294331A (ja) * 1997-04-17 1998-11-04 Matsushita Electric Ind Co Ltd 半導体装置
JP2004022667A (ja) * 2002-06-13 2004-01-22 Shinko Electric Ind Co Ltd 半導体モジュール構造
JP2004327568A (ja) * 2003-04-23 2004-11-18 Japan Science & Technology Agency 半導体装置
JP2007042978A (ja) * 2005-08-05 2007-02-15 Shinko Electric Ind Co Ltd 半導体装置
JP2007073195A (ja) * 2005-09-02 2007-03-22 Murata Mfg Co Ltd 誘電体アンテナ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022345A (zh) * 2013-03-01 2014-09-03 索尼公司 芯片级封装件

Also Published As

Publication number Publication date
TW200847386A (en) 2008-12-01
US8018392B2 (en) 2011-09-13
US20090009402A1 (en) 2009-01-08
KR20080092278A (ko) 2008-10-15
JP5054413B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
JP5054413B2 (ja) アンテナ素子及び半導体装置
JP5592053B2 (ja) 半導体装置及びその製造方法
US20200014113A1 (en) Antenna module and communication device
JP5669043B2 (ja) ポスト壁導波路アンテナ及びアンテナモジュール
KR20040067932A (ko) 전자장치 및 안테나 실장 인쇄회로기판
JP2002076735A (ja) パターンアンテナ及びそれを備えた無線通信装置
JP2009044121A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
CN112310611A (zh) 片式天线
JPWO2020009037A1 (ja) アンテナモジュール及び通信装置
WO2001095679A1 (en) Module for radio communication
JP2004236327A (ja) 接地導体板を組込んだマルチセグメント型平面アンテナ
JP2002135041A (ja) パッチアンテナおよびそれを含むｒｆユニット
US7755909B2 (en) Slim design main board
US11005156B2 (en) Antenna on protrusion of multi-layer ceramic-based structure
TWI587573B (zh) 晶片訊號元件之製作方法
US9755313B2 (en) Chip antenna for near field communication and method of manufacturing the same
JP6761480B2 (ja) アンテナ、モジュール基板およびモジュール
JP6807946B2 (ja) アンテナ、モジュール基板およびモジュール
US8725095B2 (en) Planar inverted-F antennas, and modules and systems in which they are incorporated
JP2008263077A (ja) 半導体装置および電子装置
CN219534865U (zh) 一种双频毫米波天线模组及电子设备
JP2001088097A (ja) ミリ波多層基板モジュール及びその製造方法
JP2005353889A (ja) 高周波多層集積回路
EP3480894A1 (en) Plane antenna, co-fired ceramic substrate, and quasi-millimeter-wave/millimeter-wave wireless communication module
CN116565526A (zh) 一种双频毫米波天线模组及电子设备

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120727

R150 Certificate of patent or registration of utility model

Ref document number: 5054413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3