JP2005353889A - 高周波多層集積回路 - Google Patents

高周波多層集積回路 Download PDF

Info

Publication number
JP2005353889A
JP2005353889A JP2004173860A JP2004173860A JP2005353889A JP 2005353889 A JP2005353889 A JP 2005353889A JP 2004173860 A JP2004173860 A JP 2004173860A JP 2004173860 A JP2004173860 A JP 2004173860A JP 2005353889 A JP2005353889 A JP 2005353889A
Authority
JP
Japan
Prior art keywords
frequency
control circuit
circuit
high frequency
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004173860A
Other languages
English (en)
Inventor
Ryota Suzuki
亮太 鈴木
Taihei Nakada
大平 中田
Takeshi Kumamoto
剛 熊本
Yusuke Yamashita
雄介 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004173860A priority Critical patent/JP2005353889A/ja
Priority to EP05253515A priority patent/EP1605735A3/en
Priority to US11/147,332 priority patent/US7355863B2/en
Publication of JP2005353889A publication Critical patent/JP2005353889A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】信号間の干渉を増加させることなく積層基板の層数と回路面積を減少させるとともに、良好な信頼性を有する小型の高周波多層集積回路を得る。
【解決手段】高周波信号を取り扱う高周波回路８ａ，８ｂと、電源・制御信号を取り扱う電源・制御回路９ａ，９ｂ，９ｃとを同じ層の誘電体内に形成し、これら回路を誘電体内の互いに異なる領域に配置する。また、多層基板１の最も外側にある一方の接地導体上に高周波回路素子２を実装し、他方の接地導体上には高周波回路素子と対向した位置に電源・制御回路素子３を実装し、これら２つの素子に挟まれた部位の誘電体の層内に、電源・制御回路を集中して配置する。さらに、多層基板に貫通孔を設けて、一方の開口部を覆うように導体板４を設置するとともに、貫通孔内部にはこの導体板に接触させて高周波回路素子５を配置する。
【選択図】図１

Description

本発明は、多層基板に高周波素子及び電源・制御素子を実装して高周波信号を処理する高周波多層集積回路に関する。
マイクロ波帯やミリ波帯等の高周波帯域の活用に伴い、集積回路技術や印刷配線板のパターン成形技術を応用することによって、これら帯域の高周波信号を取り扱う集積回路が広く使用されている。この種の集積回路として、各種回路素子を多層基板に実装した高周波多層集積回路が開示されている（例えば、特許文献１参照。）。
図３は、この特許文献１に開示された、従来の高周波多層集積回路の一例を示す断面図である。この図３において、第１の高周波回路５１は、第１の埋め込み誘電体５２に埋め込まれている。第１の埋め込み誘電体５２の上下に、第１の高周波回路５１の上部接地電極５３と下部接地電極５４が配設されている。また、上部接地電極５３の上に上部誘電体５５が設けられている。さらに、電源・制御回路接続ビアホール５６が、その下端を第１の高周波回路５１に接続し、その上端を上部接地電極５３を貫通して上部誘電体５５の上面まで引き出した状態で、縦方向に形成されている。
上部誘電体５５の表面には電源・制御回路素子５７が配置され、同じく上部誘電体５５の表面に配設された電源・制御回路配線５８に接続されている。また、第１の埋め込み誘電体５２には第１の高周波回路５１の途中が露出するようにキャビティが形成されており、このキャビティ部分には高周波回路素子５９が配設され、高周波回路５１に接続されている。
下部接地電極５４の下には、第２の埋め込み誘電体６０が形成され、その中に、第２の高周波回路６１が埋め込まれている。さらにその下面には最下部接地電極６２が配設されている。また、第１の高周波回路５１と第２の高周波回路６１とは、層間接続ビアホール６３によって接続されている。
このように構成された高周波多層集積回路では、高周波信号は、例えば第１の埋め込み誘電体５２内に設けられた第１の高周波回路５１の左端から入力され、層間接続ビアホール６３、及び第２の埋め込み誘電体６０内に設けられた第２の高周波回路６１を経由して高周波回路素子５９の入力側端子に伝送される。そして、その出力側端子に現れた高周波信号は、再び第１の高周波回路５１の右端に向けて進行していく。このときに必要となる電源・制御信号などは、上部誘電体５５に設けられた電源・制御回路素子５７から電源・制御回路配線５８及び電源・制御回路接続ビアホール５６を経由して高周波回路素子５９の入力側及び出力側端子に供給される。
特開平５−２９９９０６号公報（第５ページ、図１）
しかしながら、上述した従来の高周波多層集積回路では、高周波回路と電源・制御回路とを異なる誘電体層に配設しているため、誘電体の層数を削減することが困難という問題があった。また、多層化された誘電体層の片面、すなわち上面のみに素子を配置しているため、小型に集積化することが難しく、回路面積の削減も困難であった。
さらに、キャビティ加工を必要とするため加工費用が増加するとともに、キャビティ内に配置した高周波回路素子の放熱対策が難しく、高周波回路素子の発熱による性能の劣化及び短寿命化などの問題が発生していた。
本発明は、上述の事情を考慮してなされたものであり、信号間の干渉を増加させることなく積層基板の層数と回路面積を減少させるとともに、良好な信頼性を有する小型の高周波多層集積回路を提供することを目的とする。
上記目的を達成するために、本発明の高周波多層集積回路は、ｎ層（ｎは２以上の整数）の接地導体の間にｎ−１層の誘電体が積層された多層基板と、前記多層基板の最も外側の接地導体の一方にこの接地導体と同層に形成された第１の高周波回路及び第１の電源・制御回路と、前記ｎ−１層の誘電体の少なくとも１層の内部に形成され前記第1の高周波回路に前記多層基板の内部で接続された第２の高周波回路と、前記多層基板の最も外側の接地導体の他方にこの接地導体と同層に形成された第２の電源・制御回路と、前記ｎ−１層の誘電体の少なくとも１層の内部の前記第２の高周波回路の存在しない領域に形成され、前記第１の電源・制御回路及び前記第２の電源・制御回路と前記多層基板の内部で接続された第３の電源・制御回路とを有することを特徴とする。
また、前記第１の高周波回路及び前記第１の電源・制御回路を形成した側の接地導体上に実装され、前記第１の高周波回路及び第１の電源・制御回路と接続された第１の高周波回路素子と、前記第２の電源・制御回路を形成した側の接地導体上に前記第１の高周波回路素子と対向して実装され、前記第２の電源・制御回路と接続された電源・制御回路素子を有することを特徴とする。
さらに、前記多層基板に設けられた貫通孔と、前記貫通孔を覆うように前記第２の電源・制御回路を形成した側の接地導体上にこの接地導体に接触させて実装された導体板と、前記貫通孔の内部に前記導体板に接触させて実装され、前記第１の高周波回路及び前記第１の電源・制御回路と接続された第２の高周波回路素子を有することを特徴とする。
本発明によれば、信号間の干渉を増加させることなく積層基板の層数と回路面積を減少させることができるとともに、良好な信頼性を有する小型の高周波多層集積回路を得ることができる。
以下に、本発明に係る高周波多層集積回路を実施するための最良の形態について、図１及び図２を参照して説明する。
図１は、本発明に係る高周波多層集積回路の一実施例を示す平面図であり、図１（ａ）はこの高周波多層集積回路の上面からの平面図、図１（ｂ）は下面からの平面図である。また、図２は、図１に例示した高周波多層集積回路の各部の断面図であり、図２（ａ）はＡ−Ａに沿った断面図、図２（ｂ）はＢ−Ｂに沿った断面図、図２（ｃ）はＣ−Ｃに沿った断面図、図２（ｄ）はＤ−Ｄに沿った断面図である。本実施例においては、接地導体の層数を３層とし、その間に２層の誘電体を積層して多層基板を形成している。
図１及び図２に示すように、この高周波多層集積回路は、多層基板１、第１の高周波回路素子２、電源・制御回路素子３、導体板４、及び第２の高周波回路素子５から構成されている。
多層基板１は、３層の接地導体６ａ、６ｂ、及び６ｃと、これらの接地導体の間に配置された２層の誘電体７ａ、及び７ｂから成り、これら各層は順次積層されている。この多層基板１の最も外側の接地導体の一方である６ａと同層には、この接地導体６ａと切り離されて、第1の高周波回路８ａ、及び第１の電源・制御回路９ａが形成されている。また、誘電体７ａ、及び７ｂの内部には、第２の高周波回路８ｂが形成されており、第１の高周波回路８ａと第２の高周波回路８ｂとは、多層基板１の内部で接続導体１０により接続されている。
多層基板１の最も外側にある、もう一方の接地導体６ｃと同層には、この接地導体６ａと切り離されて、第２の電源・制御回路９ｂが形成されている。また、誘電体７ａ、及び７ｂの内部で、第２の高周波回路８ｂの存在しない領域には、第３の電源・制御回路９ｃが形成されており、第１の電源・制御回路９ａ、第２の電源・制御回路９ｂ、及び第３の電源・制御回路９ｃとは、多層基板１の内部で接続導体１１により互いに接続されている。
第１の高周波回路素子２は、多層基板１の接地導体６ａの表面に、この接地導体６ａと接触させて実装されている。この第１の高周波回路素子２は、高周波信号を入出力するための複数の高周波端子２ａ、及び電源・制御信号を入出力するための複数の電源・制御端子２ｂを備えている。そして、高周波端子２ａは第１の高周波回路８ａに、また電源・制御端子２ｂは第１の電源・制御回路９ａにそれぞれ接続されている。
多層基板１の接地導体６ｃの表面で、第１の高周波素子２と対向する位置には、接地導体６ｃと接触させて電源・制御回路素子３が実装されている。この電源・制御回路素子３は、電源・制御信号を入出力するための複数の電源・制御端子３ａを備えており、これらの端子は第２の電源・制御回路９ｂに接続されている。
また、多層基板１には、積層した接地導体６ａ、６ｂ、及び６ｃ、ならびに誘電体７ａ、及び７ｂを貫通した貫通孔１２が設けられている。この貫通孔１２の接地導体６ｃ側の開口部には、この開口部を覆うように接地導体６ｃと接触させて平板状の導体板４が実装されており、貫通孔１２の内部には、導体板４に接触させて第２の高周波回路素子５が実装されている。この第２の高周波回路素子５は、高周波信号を入出力するための複数の高周波端子５ａ、及び電源・制御信号を入出力するための複数の電源・制御端子５ｂを備えている。そして、高周波端子５ａは第１の高周波回路８ａに、また電源・制御端子５ｂは第１の電源・制御回路９ａにそれぞれ接続されている。
このような構成において、例えば図１（ａ）の右端側にある第２の高周波回路８ｂの端部Ｉ点から高周波信号が入力されると、この高周波信号は第２の高周波回路８ｂを伝搬し、接続導体１０を経由してさらに第１の高周波回路８ａを伝搬し、第１の高周波回路素子２に入力されて所定の機能処理が施される。第１の高周波回路素子２から出力された高周波信号は、再び第１の高周波回路８ａを図１（ａ）上で左方向に伝搬し、第２の高周波回路素子５に入力され、所定の機能処理が施される。その後、第２の高周波回路素子５から出力された高周波信号は、再び第１の高周波回路８ａを左方向に伝搬し、接続導体１０を経由してさらに第２の高周波回路８ｂを伝搬して、図１（ａ）の左端側の高周波回路８ｂの端部Ｏ点に現れる。
また、第１の高周波回路素子２、及び第２の高周波回路素子５が高周波信号に対して所定の機能処理を施すのに必要な電源・制御信号は、電源・制御回路素子３から第２の電源・制御回路９ｂ、接続導体１１、第３の電源・制御回路９ｃ、及び第１の電源・制御回路９ａを経由して、第１の高周波回路素子２、及び第２の高周波回路素子５と授受される。さらに、電源・制御回路素子３と外部との電源・制御信号の授受は、第３の電源制御回路９ｃの端部である図２（ｂ）のＰ点及びＱ点を経由して行なわれる。
上述したように、本実施例における高周波多層集積回路においては、取り扱う信号の種類に対応させて誘電体の層を設けるのではなく、高周波信号を取り扱う高周波回路と、電源・制御信号を取り扱う電源・制御回路とを同じ層の誘電体内に形成している。しかも、これら回路を誘電体内の互いに異なる領域に配置して、信号間の干渉を低減している。これにより、異なる性質を持った多数の種類の信号を取り扱う場合においても、信号間の干渉を増加させることなく、誘電体の層数を減らすことができる。
また、多層基板の最も外側にある一方の接地導体上に高周波回路素子を実装し、他方の接地導体上には高周波回路素子と対向した位置に電源・制御回路素子を実装している。そして、これら２つの素子に挟まれた部位の誘電体の層内に、電源・制御回路を集中して配置している。これにより、平面的な占有面積を減少させて、小型な高周波多層集積回路を得ることができる。
さらに、多層基板に貫通孔を設けて、一方の開口部を覆うように導体板を設置するとともに、貫通孔内部にはこの導体板に接触させて高周波回路素子を配置している。ここで、高周波回路素子が、例えば増幅機能素子のような発熱量の多い素子の場合には、高周波回路素子が発する熱が導体板に効率よく伝導されて良好な放熱効果が得られ、高周波回路素子の特性劣化や短寿命化を防止して信頼性を向上させることができる。同時に、開口部にはキャビティ加工を必要としないため、機械的な信頼性も向上させることができ、加工費用も削減することができる。
なお、本実施例においては、接地導体の層数を３層とし、誘電体の層数を２層としているが、これら層数は、本実施例における層数に限定されるものではない。また、導体板４は平板状としたが、例えば一部を凸状とし、この凸部を開口部に勘合させる構造にするなど、種々の変形が可能である。
本発明に係る高周波多層集積回路の一実施例を示す平面図。 図１に例示した高周波多層集積回路の各部の断面図。 従来の高周波多層集積回路の一例を示す断面図。
符号の説明
１ 多層基板
２、５ 高周波回路素子
３ 電源・制御回路素子
４ 導体板
６ａ、６ｂ、６ｃ 接地導体
７ａ、７ｂ 誘電体
８ａ、８ｂ 高周波回路
９ａ、９ｂ、９ｃ 電源・制御回路
１０、１１ 接地導体
１２ 貫通孔

Claims (3)

  1. ｎ層（ｎは２以上の整数）の接地導体の間にｎ−１層の誘電体が積層された多層基板と、
    前記多層基板の最も外側の接地導体の一方にこの接地導体と同層に形成された第１の高周波回路及び第１の電源・制御回路と、
    前記ｎ−１層の誘電体の少なくとも１層の内部に形成され前記第1の高周波回路に前記多層基板の内部で接続された第２の高周波回路と、
    前記多層基板の最も外側の接地導体の他方にこの接地導体と同層に形成された第２の電源・制御回路と、
    前記ｎ−１層の誘電体の少なくとも１層の内部の前記第２の高周波回路の存在しない領域に形成され、前記第１の電源・制御回路及び前記第２の電源・制御回路と前記多層基板の内部で接続された第３の電源・制御回路と
    を有することを特徴とする高周波多層集積回路。
  2. 前記第１の高周波回路及び前記第１の電源・制御回路を形成した側の接地導体上に実装され、前記第１の高周波回路及び第１の電源・制御回路と接続された第１の高周波回路素子と、
    前記第２の電源・制御回路を形成した側の接地導体上に前記第１の高周波回路素子と対向して実装され、前記第２の電源・制御回路と接続された電源・制御回路素子を有することを特徴とする請求項１に記載の高周波多層集積回路。
  3. 前記多層基板に設けられた貫通孔と、
    前記貫通孔を覆うように前記第２の電源・制御回路を形成した側の接地導体上にこの接地導体に接触させて実装された導体板と、
    前記貫通孔の内部に前記導体板に接触させて実装され、前記第１の高周波回路及び前記第１の電源・制御回路と接続された第２の高周波回路素子を有することを特徴とする請求項１または請求項２に記載の高周波多層集積回路。
JP2004173860A 2004-06-11 2004-06-11 高周波多層集積回路 Abandoned JP2005353889A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004173860A JP2005353889A (ja) 2004-06-11 2004-06-11 高周波多層集積回路
EP05253515A EP1605735A3 (en) 2004-06-11 2005-06-08 High frequency multilayer integrated circuit
US11/147,332 US7355863B2 (en) 2004-06-11 2005-06-08 High frequency multilayer integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004173860A JP2005353889A (ja) 2004-06-11 2004-06-11 高周波多層集積回路

Publications (1)

Publication Number Publication Date
JP2005353889A true JP2005353889A (ja) 2005-12-22

Family

ID=34941608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004173860A Abandoned JP2005353889A (ja) 2004-06-11 2004-06-11 高周波多層集積回路

Country Status (3)

Country Link
US (1) US7355863B2 (ja)
EP (1) EP1605735A3 (ja)
JP (1) JP2005353889A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014117505A (ja) * 2012-12-18 2014-06-30 Sankyo Co Ltd 遊技機

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2340021A1 (fr) * 1976-01-30 1977-08-26 Thomson Csf Procede de montage en shunt d'un composant dans une ligne de transmission a haute frequence, et dispositif fabrique par ledit procede
JPH05299906A (ja) 1992-04-21 1993-11-12 Matsushita Electric Ind Co Ltd 高周波多層集積回路
JPH07263871A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd プリント配線板
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP2874595B2 (ja) * 1995-05-11 1999-03-24 日本電気株式会社 高周波回路装置
JPH0922964A (ja) * 1995-07-05 1997-01-21 Mitsubishi Electric Corp マイクロ波回路基板
JP2950290B2 (ja) * 1997-06-27 1999-09-20 日本電気株式会社 高周波集積回路装置およびその製造方法
JP3707647B2 (ja) 1997-09-29 2005-10-19 三菱電機株式会社 多層高周波回路基板及びこれを用いた高周波装置
US6414850B1 (en) * 2000-01-11 2002-07-02 Cisco Technology, Inc. Method and apparatus for decoupling ball grid array devices
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US6477057B1 (en) * 2000-08-17 2002-11-05 International Business Machines Corporation High frequency de-coupling via short circuits
US6700076B2 (en) * 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2003133471A (ja) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd 高周波信号用の配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014117505A (ja) * 2012-12-18 2014-06-30 Sankyo Co Ltd 遊技機

Also Published As

Publication number Publication date
US7355863B2 (en) 2008-04-08
EP1605735A3 (en) 2007-12-26
EP1605735A2 (en) 2005-12-14
US20050275078A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
TWI493893B (zh) 高頻電路模組
US9692100B2 (en) Multi-layer resin substrate having grounding conductors configured to form triplate line sections and microstrip sections
WO2009082003A1 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
TWI630760B (zh) 裂環型天線
JP5725032B2 (ja) 構造体及び配線基板
JP2006024618A (ja) 配線基板
JP5725031B2 (ja) 構造体及び配線基板
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP5422078B1 (ja) 高周波回路モジュール
KR101555403B1 (ko) 배선기판
JP2008263263A (ja) アンテナ素子及び半導体装置
JP2009212263A (ja) 電子回路モジュール
JP2005353889A (ja) 高周波多層集積回路
JP2006294769A (ja) 多層プリント配線基板
CN217363377U (zh) 传输线路以及电子设备
JP2004200477A (ja) 電子回路基板および電子回路装置
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
JP2010056766A (ja) アンテナモジュール
JP5196546B2 (ja) 多層基板
JP2003309423A (ja) アンテナ一体型高周波回路モジュール
JP2000277657A (ja) 多層配線基板
WO2017077853A1 (ja) 回路基板
JPH03187503A (ja) 多層基板
JP2006303020A (ja) コンデンサ内蔵プリント配線板
JP2009283797A (ja) 分布定数回路内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080918