JPH10294331A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10294331A JPH10294331A JP10040697A JP10040697A JPH10294331A JP H10294331 A JPH10294331 A JP H10294331A JP 10040697 A JP10040697 A JP 10040697A JP 10040697 A JP10040697 A JP 10040697A JP H10294331 A JPH10294331 A JP H10294331A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- wiring layer
- semiconductor device
- semiconductor
- frequency band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
Landscapes
- Wire Bonding (AREA)
- Waveguide Aerials (AREA)
- Support Of Aerials (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 半導体素子，インピーダンス整合回路を含む
モジュールを複数個集めて構成しながらインピーダンス
のミスマッチのない半導体装置を実現する。 【解決手段】 ポリイミド等の第１誘電体膜１０の裏面
に第１グランド層９を形成し、表面に第１配線層６を形
成して母基板５を構成する。母基板５の上に、アンテナ
部１と、低雑音増幅器等の高周波数帯回路モジュール２
と、ダウンコンバータ等の中間周波数帯回路モジュール
３と、増幅器等の低周波数帯回路モジュール４と、外部
リード７と、電源ノイズ除去用のチップコンデンサ８と
が形成されており、これらは第１配線層６によって接続
されている。各回路モジュール２−４はバンプ実装法に
よって母基板５上に搭載されているので、モジュールと
の接続部における第１配線層６のインピーダンスを一定
に制御することが容易となる。半導体装置内に大容量の
チップコンデンサ８を組み込むことも容易となる。
モジュールを複数個集めて構成しながらインピーダンス
のミスマッチのない半導体装置を実現する。 【解決手段】 ポリイミド等の第１誘電体膜１０の裏面
に第１グランド層９を形成し、表面に第１配線層６を形
成して母基板５を構成する。母基板５の上に、アンテナ
部１と、低雑音増幅器等の高周波数帯回路モジュール２
と、ダウンコンバータ等の中間周波数帯回路モジュール
３と、増幅器等の低周波数帯回路モジュール４と、外部
リード７と、電源ノイズ除去用のチップコンデンサ８と
が形成されており、これらは第１配線層６によって接続
されている。各回路モジュール２−４はバンプ実装法に
よって母基板５上に搭載されているので、モジュールと
の接続部における第１配線層６のインピーダンスを一定
に制御することが容易となる。半導体装置内に大容量の
チップコンデンサ８を組み込むことも容易となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子，イン
ピーダンス整合回路を有する回路モジュールを組み込ん
だ高周波信号を扱う半導体装置に関するものである。
ピーダンス整合回路を有する回路モジュールを組み込ん
だ高周波信号を扱う半導体装置に関するものである。
【０００２】
【従来の技術】 近年、電子機器に対する
動作速度の高速化の要請がますます強まっており、ミリ
波等で動作するモジュールの開発も進行している。
動作速度の高速化の要請がますます強まっており、ミリ
波等で動作するモジュールの開発も進行している。
【０００３】以下、図８，図９（ａ）〜（ｃ）及び図１
０（ａ）〜（ｄ）を参照しながら、従来の高周波モジュ
ール（ＭＦＩＣ）の一例について説明する。
０（ａ）〜（ｄ）を参照しながら、従来の高周波モジュ
ール（ＭＦＩＣ）の一例について説明する。
【０００４】図８は、従来の高周波モジュールの構成を
示す断面図である。同図において、７０はモジュール基
板であるシリコン基板、７１はＴｉ・Ａｕ膜からなるグ
ランドプレーン層、７２はＢＣＢ（ベンゾシクロブテ
ン）膜からなる誘電体膜、７３はＴｉ・Ａｕ配線、７４
はボンディングパッド、７５はバンプ、７６は半導体素
子、７７は回路基板をそれぞれ示す。ここで、半導体素
子７６は、フリップチップ実装技術のひとつであるＭＢ
Ｂ（マイクロバンプボンディング技術）法によって回路
基板７７上に実装されている。
示す断面図である。同図において、７０はモジュール基
板であるシリコン基板、７１はＴｉ・Ａｕ膜からなるグ
ランドプレーン層、７２はＢＣＢ（ベンゾシクロブテ
ン）膜からなる誘電体膜、７３はＴｉ・Ａｕ配線、７４
はボンディングパッド、７５はバンプ、７６は半導体素
子、７７は回路基板をそれぞれ示す。ここで、半導体素
子７６は、フリップチップ実装技術のひとつであるＭＢ
Ｂ（マイクロバンプボンディング技術）法によって回路
基板７７上に実装されている。
【０００５】図９（ａ）〜（ｃ）は、高周波モジュール
を構成する従来の母基板の製造工程を示す断面図であ
る。
を構成する従来の母基板の製造工程を示す断面図であ
る。
【０００６】まず、図９（ａ）に示す工程で、シリコン
基板７０上にＥＢ（電子ビーム）蒸着法等でＴｉ・Ａｕ
膜を堆積してグランドプレーン層７１を形成する。次
に、図９（ｂ）に示す工程で、スピンコート法等により
グランドプレーン層７１の上に誘電体膜（ＢＣＢ膜）７
２を形成する。さらに、図９（ｃ）に示す工程で、フォ
トリソグラフィーとエッチングとを行なって、誘電体膜
７２にグランドプレーン層７１に到達する接続孔（図示
せず）を形成し、ＥＢ（電子ビーム）蒸着法等とフォト
リソグラフィー法、アディティブめっき法の技術を用い
て、接続孔を埋めて誘電体膜７２の上に延びる接地用配
線や信号用配線等を含むＴｉ・Ａｕ配線７３や、そのパ
ッド領域を形成し、回路基板７７を形成する。
基板７０上にＥＢ（電子ビーム）蒸着法等でＴｉ・Ａｕ
膜を堆積してグランドプレーン層７１を形成する。次
に、図９（ｂ）に示す工程で、スピンコート法等により
グランドプレーン層７１の上に誘電体膜（ＢＣＢ膜）７
２を形成する。さらに、図９（ｃ）に示す工程で、フォ
トリソグラフィーとエッチングとを行なって、誘電体膜
７２にグランドプレーン層７１に到達する接続孔（図示
せず）を形成し、ＥＢ（電子ビーム）蒸着法等とフォト
リソグラフィー法、アディティブめっき法の技術を用い
て、接続孔を埋めて誘電体膜７２の上に延びる接地用配
線や信号用配線等を含むＴｉ・Ａｕ配線７３や、そのパ
ッド領域を形成し、回路基板７７を形成する。
【０００７】次に、転写バンプ法等によりバンプ７５が
電極パッドに形成された半導体チップ７６をＭＢＢ法に
より回路基板７７上に搭載する。以下、ＭＢＢ法を用い
た従来の実装例について説明する。
電極パッドに形成された半導体チップ７６をＭＢＢ法に
より回路基板７７上に搭載する。以下、ＭＢＢ法を用い
た従来の実装例について説明する。
【０００８】図１０（ａ）〜（ｄ）は、ＭＢＢ実装方式
の工程を示す断面図である。まず、図１０（ａ）に示す
工程で、回路基板７７上（もしくは半導体チップ７６
上）に光硬化性絶縁樹脂７８をディスペンサなどで滴下
する。ついで、図１０（ｂ）に示す工程で、半導体チッ
プ７６のボンディングパッド７４上のバンプ７５と回路
基板７７のＴｉ・Ａｕ配線７３のパッド領域とを位置合
わせする。両者の位置合わせは、２個のカメラで半導体
チップ７６面と回路基板７７面の両方のパターンを認識
させ合体させる。次に、位置合わせが終わると、図１０
（ｃ）に示す工程で、半導体チップ７６を加圧治具８０
で加圧する。この加圧により光硬化性絶縁樹脂７８は半
導体チップ７６のバンプ７５と回路基板７７のパッド領
域の間から排出され、バンプ７５を介して半導体チップ
７６のボンディングパッド７４と回路基板７７のＴｉ・
Ａｕ配線７３とが電気的に接続される。次に、紫外光７
９を照射して光硬化性絶縁樹脂７８を硬化させる。最後
に、硬化が終了してから加圧治具８０を取り去ると、図
１０（ｄ）に示すように、半導体チップ７６と回路基板
７７とが機械的に強く接続される。
の工程を示す断面図である。まず、図１０（ａ）に示す
工程で、回路基板７７上（もしくは半導体チップ７６
上）に光硬化性絶縁樹脂７８をディスペンサなどで滴下
する。ついで、図１０（ｂ）に示す工程で、半導体チッ
プ７６のボンディングパッド７４上のバンプ７５と回路
基板７７のＴｉ・Ａｕ配線７３のパッド領域とを位置合
わせする。両者の位置合わせは、２個のカメラで半導体
チップ７６面と回路基板７７面の両方のパターンを認識
させ合体させる。次に、位置合わせが終わると、図１０
（ｃ）に示す工程で、半導体チップ７６を加圧治具８０
で加圧する。この加圧により光硬化性絶縁樹脂７８は半
導体チップ７６のバンプ７５と回路基板７７のパッド領
域の間から排出され、バンプ７５を介して半導体チップ
７６のボンディングパッド７４と回路基板７７のＴｉ・
Ａｕ配線７３とが電気的に接続される。次に、紫外光７
９を照射して光硬化性絶縁樹脂７８を硬化させる。最後
に、硬化が終了してから加圧治具８０を取り去ると、図
１０（ｄ）に示すように、半導体チップ７６と回路基板
７７とが機械的に強く接続される。
【０００９】従来の高周波モジュールは、以上のよう
に、半導体チップ７６を回路基板７７に実装することに
より構成されている。
に、半導体チップ７６を回路基板７７に実装することに
より構成されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の高周波モジュールにおいては、以下のような問題が
あった。
来の高周波モジュールにおいては、以下のような問題が
あった。
【００１１】第１に、回路基板７７に搭載された半導体
チップ７６内の半導体素子は、ミリ波帯という高周波数
帯域で動作するものであるが、外部から信号を供給した
り、次段の半導体装置へ信号を伝達するには、半導体チ
ップ７６と外部機器との間、あるいは半導体チップ同士
の間をボンディングワイヤ，リボン等によって接続する
必要がある。しかし、ボンディングワイヤ等による信号
接続ではインピーダンスのミスマッチを回避することが
非常に困難であった。
チップ７６内の半導体素子は、ミリ波帯という高周波数
帯域で動作するものであるが、外部から信号を供給した
り、次段の半導体装置へ信号を伝達するには、半導体チ
ップ７６と外部機器との間、あるいは半導体チップ同士
の間をボンディングワイヤ，リボン等によって接続する
必要がある。しかし、ボンディングワイヤ等による信号
接続ではインピーダンスのミスマッチを回避することが
非常に困難であった。
【００１２】第２に、半導体チップ７６内の半導体素子
に外部から電源を供給する場合、電源のノイズを遮断す
るための大容量のパスコンデンサを介在させる必要があ
るが、回路基板７７上に大容量のパスコンデンサを組み
込むことは、実際上、極めて困難であった。
に外部から電源を供給する場合、電源のノイズを遮断す
るための大容量のパスコンデンサを介在させる必要があ
るが、回路基板７７上に大容量のパスコンデンサを組み
込むことは、実際上、極めて困難であった。
【００１３】本発明は、上記問題点に鑑みて成されたも
のであり、その目的は、モジュールを配線層を有する母
基板にバンプ実装法によって組み込むことにより、イン
ピーダンスのミスマッチを招くことなく高周波信号をス
ムーズに伝達することが可能な、さらには、外部からの
電源供給を行う場合、電源のノイズを遮断するための大
容量のパスコンデンサを容易に組み込むことが可能な構
造を実現することにある。
のであり、その目的は、モジュールを配線層を有する母
基板にバンプ実装法によって組み込むことにより、イン
ピーダンスのミスマッチを招くことなく高周波信号をス
ムーズに伝達することが可能な、さらには、外部からの
電源供給を行う場合、電源のノイズを遮断するための大
容量のパスコンデンサを容易に組み込むことが可能な構
造を実現することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、請求項１〜１０に記載されている半導
体装置に関する手段を講じている。
に、本発明では、請求項１〜１０に記載されている半導
体装置に関する手段を講じている。
【００１５】本発明に係る半導体装置は、請求項１に記
載されているように、グランド層と、該グランド層の上
に形成された誘電体膜と、該誘電体膜の上に形成されパ
ッド領域を有する第１配線層とを有する母基板と、モジ
ュール基板上に、半導体素子と、該半導体素子に接続さ
れパッド領域及びインピーダンス整合回路を含む第２配
線層とを形成してなる少なくとも１つの半導体回路モジ
ュールとを備え、上記半導体回路モジュールは上記第２
配線層を下に向けた状態で上記母基板上に搭載されてい
て、上記第１配線層のパッド領域と上記第２配線層のパ
ッド領域との間がバンプを介して接続されている。
載されているように、グランド層と、該グランド層の上
に形成された誘電体膜と、該誘電体膜の上に形成されパ
ッド領域を有する第１配線層とを有する母基板と、モジ
ュール基板上に、半導体素子と、該半導体素子に接続さ
れパッド領域及びインピーダンス整合回路を含む第２配
線層とを形成してなる少なくとも１つの半導体回路モジ
ュールとを備え、上記半導体回路モジュールは上記第２
配線層を下に向けた状態で上記母基板上に搭載されてい
て、上記第１配線層のパッド領域と上記第２配線層のパ
ッド領域との間がバンプを介して接続されている。
【００１６】これにより、第１配線層と第２配線層との
間がバンプを介して接続されているので、各回路モジュ
ールと第２配線層との接続部におけるインピーダンスを
一定に制御することが可能になり、インピーダンスのミ
スマッチをきたすことなく信号がスムーズに伝達され
る。
間がバンプを介して接続されているので、各回路モジュ
ールと第２配線層との接続部におけるインピーダンスを
一定に制御することが可能になり、インピーダンスのミ
スマッチをきたすことなく信号がスムーズに伝達され
る。
【００１７】請求項２に記載されているように、請求項
１において、上記母基板を、有機系樹脂より構成される
フレキシブルなフィルム状基板を上記誘電体膜として有
するものとすることが好ましい。
１において、上記母基板を、有機系樹脂より構成される
フレキシブルなフィルム状基板を上記誘電体膜として有
するものとすることが好ましい。
【００１８】これにより、半導体装置の取り扱い性が向
上する。
上する。
【００１９】請求項３に記載されているように、請求項
１において、上記半導体回路モジュールの上記半導体素
子を、半導体素子に接続される電極パッドとを有する半
導体チップ内に収納し、上記第２配線層を上記モジュー
ル用基板上に形成しておき、上記半導体チップを上記電
極パッドを下方に向けた状態で上記モジュール基板上に
搭載しておいて、上記半導体チップの電極パッドと上記
モジュール基板上の第２配線層とをバンプを介して電気
的に接続しておくことができる。
１において、上記半導体回路モジュールの上記半導体素
子を、半導体素子に接続される電極パッドとを有する半
導体チップ内に収納し、上記第２配線層を上記モジュー
ル用基板上に形成しておき、上記半導体チップを上記電
極パッドを下方に向けた状態で上記モジュール基板上に
搭載しておいて、上記半導体チップの電極パッドと上記
モジュール基板上の第２配線層とをバンプを介して電気
的に接続しておくことができる。
【００２０】これにより、半導体回路モジュールにおけ
る半導体チップの面積を低減することが可能になり、半
導体回路モジュールのコストの低減が可能になる。した
がって、半導体装置全体としての製造コストも低減され
る。
る半導体チップの面積を低減することが可能になり、半
導体回路モジュールのコストの低減が可能になる。した
がって、半導体装置全体としての製造コストも低減され
る。
【００２１】請求項４に記載されているように、請求項
１又は２において、上記母基板上には、互いに上記第１
配線層を介して接続される高周波数帯回路モジュール
と、中間周波数帯回路モジュールと、低周波数帯回路モ
ジュールとを設けておいて、少なくとも上記高周波数帯
回路モジュールを上記半導体回路モジュールとすること
ができる。
１又は２において、上記母基板上には、互いに上記第１
配線層を介して接続される高周波数帯回路モジュール
と、中間周波数帯回路モジュールと、低周波数帯回路モ
ジュールとを設けておいて、少なくとも上記高周波数帯
回路モジュールを上記半導体回路モジュールとすること
ができる。
【００２２】これにより、取り扱う周波数の異なる複数
の回路モジュールが母基板上に搭載されている場合で
も、インピーダンスのミスマッチがもっとも生じやすい
高周波数帯回路モジュールが母基板上にバンプ実装法に
よって搭載されているので、請求項１の作用効果が確実
に得られることになる。
の回路モジュールが母基板上に搭載されている場合で
も、インピーダンスのミスマッチがもっとも生じやすい
高周波数帯回路モジュールが母基板上にバンプ実装法に
よって搭載されているので、請求項１の作用効果が確実
に得られることになる。
【００２３】請求項５に記載されているように、請求項
４において、少なくとも上記低周波数帯回路モジュール
を、上記第２配線層を上に向けた状態で上記母基板上に
搭載しておき、上記母基板の第１配線層のパッド領域と
上記第２配線層のパッド領域との間を導体ワイヤ又は導
体リボンを介して接続しておくことができる。
４において、少なくとも上記低周波数帯回路モジュール
を、上記第２配線層を上に向けた状態で上記母基板上に
搭載しておき、上記母基板の第１配線層のパッド領域と
上記第２配線層のパッド領域との間を導体ワイヤ又は導
体リボンを介して接続しておくことができる。
【００２４】これにより、インピーダンスのミスマッチ
が問題とならない低周波数帯回路モジュールをワイヤボ
ンディング法により母基板上に搭載することで、半導体
装置の製造コストが低減される。
が問題とならない低周波数帯回路モジュールをワイヤボ
ンディング法により母基板上に搭載することで、半導体
装置の製造コストが低減される。
【００２５】請求項６に記載されているように、請求項
４において、上記母基板上に上記第１配線層に接続され
るアンテナをさらに設けて、上記各回路モジュールを、
上記第１配線層を介して上記アンテナから周波数の高い
順に直列に接続しておくことができる。
４において、上記母基板上に上記第１配線層に接続され
るアンテナをさらに設けて、上記各回路モジュールを、
上記第１配線層を介して上記アンテナから周波数の高い
順に直列に接続しておくことができる。
【００２６】これにより、アンテナで受信した高周波信
号を外部機器で使用される低周波信号まで漸次周波数を
落としていきながら、あるいは外部機器で使用される低
周波信号をアンテナから送信される高周波信号まで漸次
周波数を上げていきながら、信号のスムーズな伝達を行
うことができる。
号を外部機器で使用される低周波信号まで漸次周波数を
落としていきながら、あるいは外部機器で使用される低
周波信号をアンテナから送信される高周波信号まで漸次
周波数を上げていきながら、信号のスムーズな伝達を行
うことができる。
【００２７】請求項７に記載されているように、請求項
６において、上記母基板に取り付けられ、上記第１配線
層を介して上記低周波数帯回路モジュールに接続される
入出力端子をさらに備えることができる。
６において、上記母基板に取り付けられ、上記第１配線
層を介して上記低周波数帯回路モジュールに接続される
入出力端子をさらに備えることができる。
【００２８】これにより、入出力端子の近くには入出力
端子から入ってくる雑音等の影響を受けにくい低周波数
帯回路モジュールを配置して、雑音等による信号伝達特
性の悪化を確実に防止することができる。
端子から入ってくる雑音等の影響を受けにくい低周波数
帯回路モジュールを配置して、雑音等による信号伝達特
性の悪化を確実に防止することができる。
【００２９】請求項８に記載されているように、請求項
１又は２において、上記半導体回路モジュールに上記第
１配線層を介して接続される電源供給用端子と、上記電
源供給用端子と上記半導体回路モジュールとの間に介設
された電源ノイズ除去用チップコンデンサとをさらに備
えることができる。
１又は２において、上記半導体回路モジュールに上記第
１配線層を介して接続される電源供給用端子と、上記電
源供給用端子と上記半導体回路モジュールとの間に介設
された電源ノイズ除去用チップコンデンサとをさらに備
えることができる。
【００３０】これにより、外部からの電源を供給するに
際して、大容量のパスコンデンサである電源ノイズ除去
用チップコンデンサを広い母基板上に搭載することで、
電源ノイズ除去機能を半導体装置に容易に組み入れるこ
とができる。
際して、大容量のパスコンデンサである電源ノイズ除去
用チップコンデンサを広い母基板上に搭載することで、
電源ノイズ除去機能を半導体装置に容易に組み入れるこ
とができる。
【００３１】請求項９に記載されているように、請求項
３において、上記母基板に、上記半導体チップとの干渉
を回避するための穴を設けることが好ましい。
３において、上記母基板に、上記半導体チップとの干渉
を回避するための穴を設けることが好ましい。
【００３２】請求項１０に記載されているように、請求
項１−９のうちいずれか１つにおいて、上記母基板の上
記グランド層のうち、上記半導体回路モジュールの半導
体素子及び上記第２配線層の下方に位置する部分を除去
しておくことが好ましい。
項１−９のうちいずれか１つにおいて、上記母基板の上
記グランド層のうち、上記半導体回路モジュールの半導
体素子及び上記第２配線層の下方に位置する部分を除去
しておくことが好ましい。
【００３３】これにより、半導体回路モジュール内を流
れる信号のインピーダンスが母基板のグランド層の影響
でずれるのを確実に防止することができる。
れる信号のインピーダンスが母基板のグランド層の影響
でずれるのを確実に防止することができる。
【００３４】
（第１の実施形態）まず、第１の実施形態について、図
１〜図５を参照しながら説明する。
１〜図５を参照しながら説明する。
【００３５】図１は、第１の実施形態に係る半導体装置
の構成を概略的に示すブロック回路図である。同図にお
いて、１はアンテナ部、２はアンテナ部１に接続される
たとえば低雑音増幅器、受信フロントエンドモジュール
等の高周波数帯回路モジュール、３はたとえば増幅器、
ダウンコンバータ等の中間周波数帯回路モジュール、４
はたとえば増幅器等の低周波数帯回路モジュール、５は
母基板、７は母基板５に取り付けられた入出力端子とし
て機能する外部リード、６は母基板５上に設けられ、ア
ンテナ部１，各回路モジュール２−４，外部リード７間
を接続するための第１配線層、７ａは外部リード７中の
電源供給用リード、８は電源供給用リード７ａと上記各
回路モジュール２−４間に介設されるチップコンデンサ
をそれぞれ示す。ここで、中、低周波数帯域とは、ワイ
ヤボンド法等のフリップチップ法以外の実装方法でも、
インピーダンスのミスマッチを招くことなくチップ、モ
ジュールを回路基板に実装可能な周波数帯域と定義す
る。
の構成を概略的に示すブロック回路図である。同図にお
いて、１はアンテナ部、２はアンテナ部１に接続される
たとえば低雑音増幅器、受信フロントエンドモジュール
等の高周波数帯回路モジュール、３はたとえば増幅器、
ダウンコンバータ等の中間周波数帯回路モジュール、４
はたとえば増幅器等の低周波数帯回路モジュール、５は
母基板、７は母基板５に取り付けられた入出力端子とし
て機能する外部リード、６は母基板５上に設けられ、ア
ンテナ部１，各回路モジュール２−４，外部リード７間
を接続するための第１配線層、７ａは外部リード７中の
電源供給用リード、８は電源供給用リード７ａと上記各
回路モジュール２−４間に介設されるチップコンデンサ
をそれぞれ示す。ここで、中、低周波数帯域とは、ワイ
ヤボンド法等のフリップチップ法以外の実装方法でも、
インピーダンスのミスマッチを招くことなくチップ、モ
ジュールを回路基板に実装可能な周波数帯域と定義す
る。
【００３６】ここで、上記半導体装置は、アンテナ部１
から受信した信号を高周波数帯回路モジュール２，中間
周波数帯回路モジュール３，低周波数帯回路モジュール
４から外部リード７まで順次信号を送る受信用半導体装
置として機能する。ただし、外部リード７から受けた信
号を、低周波数帯回路モジュール４，中間周波数帯回路
モジュール３，高周波数帯回路モジュール２からアンテ
ナ部１まで順次信号を送った後、アンテナ部１から送信
する送信用半導体装置であってもよい。
から受信した信号を高周波数帯回路モジュール２，中間
周波数帯回路モジュール３，低周波数帯回路モジュール
４から外部リード７まで順次信号を送る受信用半導体装
置として機能する。ただし、外部リード７から受けた信
号を、低周波数帯回路モジュール４，中間周波数帯回路
モジュール３，高周波数帯回路モジュール２からアンテ
ナ部１まで順次信号を送った後、アンテナ部１から送信
する送信用半導体装置であってもよい。
【００３７】図２は、上記半導体装置を構成する母基板
５の断面図である。同図に示すように、母基板５は、銅
箔等の第１グランド層９と、ポリイミド、ポリエチレン
等により構成されフレキシブルな基板基材である第１誘
電体膜１０と、Ａｕ等により形成された第１配線層６
と、貫通孔１１とを備えている。
５の断面図である。同図に示すように、母基板５は、銅
箔等の第１グランド層９と、ポリイミド、ポリエチレン
等により構成されフレキシブルな基板基材である第１誘
電体膜１０と、Ａｕ等により形成された第１配線層６
と、貫通孔１１とを備えている。
【００３８】また、回路モジュール２−４を搭載する前
に、母基板５には、低周波帯域での外部入出力端子用と
しての外部リードと、アンテナ部１とがあらかじめ取り
付けられている。
に、母基板５には、低周波帯域での外部入出力端子用と
しての外部リードと、アンテナ部１とがあらかじめ取り
付けられている。
【００３９】ただし、本実施形態では、基板基材に有機
絶縁体膜を使用したが、基板基材にセラミック等の無機
誘電体膜を用いてもよい。また、基板基材に金属板を使
用しこれを第１グランド層９として、第１グランド層９
を構成する金属板の上に第１誘電体膜１０を構成する絶
縁層、多層配線層を形成する構造としてもよい。
絶縁体膜を使用したが、基板基材にセラミック等の無機
誘電体膜を用いてもよい。また、基板基材に金属板を使
用しこれを第１グランド層９として、第１グランド層９
を構成する金属板の上に第１誘電体膜１０を構成する絶
縁層、多層配線層を形成する構造としてもよい。
【００４０】また、貫通孔１１の代わりに基板にざぐり
を入れた底付き穴構造を用いることも可能である。
を入れた底付き穴構造を用いることも可能である。
【００４１】さらに、外部リード７の代わりにワイヤ、
はんだ付け等その他の方法によって外部機器と信号の授
受を行なうことも可能である。
はんだ付け等その他の方法によって外部機器と信号の授
受を行なうことも可能である。
【００４２】次に、図３は、上記母基板５の上に、各回
路モジュール２−４を搭載した半導体装置の構造を示す
断面図である。各回路モジュール２−４の構造は、上記
従来技術で説明した図７に示す構造と基本的には同じで
ある。すなわち、各回路モジュール２−４は、モジュー
ル基板であるシリコン基板２０の上に、第２グランド層
２１と、ＢＣＢ膜からなる第２誘電体膜２２と、Ｔｉ・
Ａｕからなる第２配線層２３と、半導体素子を内蔵し半
導体素子に接続されるボンディングパッド２４を有する
半導体チップとを形成して構成されている。そして、半
導体チップ２６のボンディングパッド２４と第２配線層
２３との間は、バンプ２５によって接続されている。
路モジュール２−４を搭載した半導体装置の構造を示す
断面図である。各回路モジュール２−４の構造は、上記
従来技術で説明した図７に示す構造と基本的には同じで
ある。すなわち、各回路モジュール２−４は、モジュー
ル基板であるシリコン基板２０の上に、第２グランド層
２１と、ＢＣＢ膜からなる第２誘電体膜２２と、Ｔｉ・
Ａｕからなる第２配線層２３と、半導体素子を内蔵し半
導体素子に接続されるボンディングパッド２４を有する
半導体チップとを形成して構成されている。そして、半
導体チップ２６のボンディングパッド２４と第２配線層
２３との間は、バンプ２５によって接続されている。
【００４３】そして、図３に示すように、上記各回路モ
ジュール２−４は、第２配線層２３を下方に向けて母基
板５上にバンプ実装法により搭載されている。つまり、
各回路モジュール２−４の半導体チップ２６が母基板５
の貫通孔１１内に入った状態で、第２配線層２３のパッ
ド領域と母基板５の第１配線層６のパッド領域との間が
バンプ１２を介して電気的に接続され、さらに、各回路
モジュール２−４と母基板５とが光硬化性樹脂１５によ
って機械的に接続されている。
ジュール２−４は、第２配線層２３を下方に向けて母基
板５上にバンプ実装法により搭載されている。つまり、
各回路モジュール２−４の半導体チップ２６が母基板５
の貫通孔１１内に入った状態で、第２配線層２３のパッ
ド領域と母基板５の第１配線層６のパッド領域との間が
バンプ１２を介して電気的に接続され、さらに、各回路
モジュール２−４と母基板５とが光硬化性樹脂１５によ
って機械的に接続されている。
【００４４】なお、中間周波数帯回路モジュール３と低
周波数帯回路モジュール４上の各半導体チップ２６は、
ワイヤボンディング法によって搭載されていてもよく、
あるいはモールドパッケージ品をモジュール基板２０上
に搭載したものであってもよい。
周波数帯回路モジュール４上の各半導体チップ２６は、
ワイヤボンディング法によって搭載されていてもよく、
あるいはモールドパッケージ品をモジュール基板２０上
に搭載したものであってもよい。
【００４５】図４（ａ）−（ｃ）は、本実施形態に係る
フレキシブルな母基板５の製造工程を示す断面図であ
る。
フレキシブルな母基板５の製造工程を示す断面図であ
る。
【００４６】まず、図４（ａ）に示す工程で、ポリイミ
ド等の基板基材を構成する第１誘電体膜１０の上面に銅
箔等の導体膜を接着してグランド層９を形成する。
ド等の基板基材を構成する第１誘電体膜１０の上面に銅
箔等の導体膜を接着してグランド層９を形成する。
【００４７】次に、図４（ｂ）に示す工程で、第１誘電
体膜１０の下面に、蒸着法，フォトリソグラフィー法，
アディティブめっき法等によりＡｕ等よりなる第２配線
層６を形成する。また、アンテナ部１及び外部リード７
を形成する。
体膜１０の下面に、蒸着法，フォトリソグラフィー法，
アディティブめっき法等によりＡｕ等よりなる第２配線
層６を形成する。また、アンテナ部１及び外部リード７
を形成する。
【００４８】次に、図４（ｃ）に示す工程で、金型によ
るパンチングにより必要な場所に貫通孔１１を形成し、
母基板５を完成する。
るパンチングにより必要な場所に貫通孔１１を形成し、
母基板５を完成する。
【００４９】図５（ａ）−（ｆ）は、本実施形態に係る
半導体装置の製造工程を示す断面図である。ここで、各
回路モジュール２−４は上記従来技術と同じ方法によっ
て作製されるが、その際、各回路モジュール２−４の第
２配線層２３と母基板５上の第１配線層６とを接続する
ためのＡｕバンプ１２を、第２配線層２３のパッド領域
上にアディティブめっき法等により形成しておく。ただ
し、母基板５上の第１配線層６を形成する際に、第１配
線層６のパッド領域上にアディティブめっき法等により
形成しておいてもよい。
半導体装置の製造工程を示す断面図である。ここで、各
回路モジュール２−４は上記従来技術と同じ方法によっ
て作製されるが、その際、各回路モジュール２−４の第
２配線層２３と母基板５上の第１配線層６とを接続する
ためのＡｕバンプ１２を、第２配線層２３のパッド領域
上にアディティブめっき法等により形成しておく。ただ
し、母基板５上の第１配線層６を形成する際に、第１配
線層６のパッド領域上にアディティブめっき法等により
形成しておいてもよい。
【００５０】まず、図５（ａ）に示す工程で、ざぐり１
３の入った平坦なステージ１４を準備し、ステージのざ
ぐり１３に貫通孔１１を位置合わせして、ステージ１４
の上に母基板５を設置する。
３の入った平坦なステージ１４を準備し、ステージのざ
ぐり１３に貫通孔１１を位置合わせして、ステージ１４
の上に母基板５を設置する。
【００５１】次に、図５（ｂ）に示す工程で、貫通孔１
１周辺の第２配線層６のパッド領域と高周波数帯回路モ
ジュール２のバンプ１２とを位置合わせする。
１周辺の第２配線層６のパッド領域と高周波数帯回路モ
ジュール２のバンプ１２とを位置合わせする。
【００５２】次に、図５（ｃ）に示す工程で、第１配線
層６のバンプ１２に対応する領域に光硬化性樹脂１５を
塗布する。
層６のバンプ１２に対応する領域に光硬化性樹脂１５を
塗布する。
【００５３】次に、図５（ｄ）に示す工程で、加圧ツー
ル１６により高周波数帯回路モジュール２を加圧し、同
時に紫外線（ＵＶ）光１７を照射して、光硬化性樹脂１
５を硬化させる。
ル１６により高周波数帯回路モジュール２を加圧し、同
時に紫外線（ＵＶ）光１７を照射して、光硬化性樹脂１
５を硬化させる。
【００５４】次に、図５（ｅ）に示す工程で、加圧ツー
ル１６を除去し高周波数帯回路モジュール２の搭載を完
了する。
ル１６を除去し高周波数帯回路モジュール２の搭載を完
了する。
【００５５】その後、図５（ｆ）に示すように、上記図
５（ｂ）−（ｅ）の工程と同様の工程を行なって、中間
周波数帯回路モジュール３、低周波数帯回路モジュール
４を母基板５上に搭載するとともに、母基板５の電源回
路部にチップコンデンサ８を必要数だけ搭載して、半導
体装置を完成する。
５（ｂ）−（ｅ）の工程と同様の工程を行なって、中間
周波数帯回路モジュール３、低周波数帯回路モジュール
４を母基板５上に搭載するとともに、母基板５の電源回
路部にチップコンデンサ８を必要数だけ搭載して、半導
体装置を完成する。
【００５６】ただし、母基板５の貫通孔１１の代わりに
底付き穴を設けた場合には、ステージ１４上にざぐりを
設ける必要はない。
底付き穴を設けた場合には、ステージ１４上にざぐりを
設ける必要はない。
【００５７】本実施形態に係る半導体装置によると、第
１グランド層９と第１誘電体膜１０と第１配線層６とを
有する母基板上に、いわゆるＭＦＩＣ（高周波モジュー
ル）等の回路モジュールをバンプ実装法により搭載する
構造としたので、各回路モジュールと第１配線層６との
接続部におけるインピーダンスを一定に制御することが
可能になり、インピーダンスのミスマッチを防止して各
回路間における信号の伝達をスムーズに行なうことがで
きる。
１グランド層９と第１誘電体膜１０と第１配線層６とを
有する母基板上に、いわゆるＭＦＩＣ（高周波モジュー
ル）等の回路モジュールをバンプ実装法により搭載する
構造としたので、各回路モジュールと第１配線層６との
接続部におけるインピーダンスを一定に制御することが
可能になり、インピーダンスのミスマッチを防止して各
回路間における信号の伝達をスムーズに行なうことがで
きる。
【００５８】特に、アンテナ部１から高周波数帯回路モ
ジュール２、中間周波数帯回路モジュール３、低周波帯
回路モジュール４を周波数の高い順に配置することによ
り、高周波信号を漸次挙げたり漸次下げたりして、信号
を円滑に取り扱うことができる。
ジュール２、中間周波数帯回路モジュール３、低周波帯
回路モジュール４を周波数の高い順に配置することによ
り、高周波信号を漸次挙げたり漸次下げたりして、信号
を円滑に取り扱うことができる。
【００５９】さらに、外部からの電源供給を行う場合に
も、電源のノイズを遮断するための大容量のパスコンデ
ンサとして機能するチップコンデンサ８を母基板５上に
容易に搭載することが可能になる。すなわち、一般的
に、ＭＦＩＣ等の回路モジュールは、たとえば３ｍｍ
角，４ｍｍ角程度の大きさであり、このような回路モジ
ュールの上に、０．８ｍｍ角，１．６ｍｍ角程度のチッ
プコンデンサを搭載するのは困難である。それに対し、
本実施形態の構造によると、大容量のパスコンデンサ
（チップコンデンサ８）を広い母基板５の上に搭載する
ことで半導体装置内に容易に組み込むことができる。
も、電源のノイズを遮断するための大容量のパスコンデ
ンサとして機能するチップコンデンサ８を母基板５上に
容易に搭載することが可能になる。すなわち、一般的
に、ＭＦＩＣ等の回路モジュールは、たとえば３ｍｍ
角，４ｍｍ角程度の大きさであり、このような回路モジ
ュールの上に、０．８ｍｍ角，１．６ｍｍ角程度のチッ
プコンデンサを搭載するのは困難である。それに対し、
本実施形態の構造によると、大容量のパスコンデンサ
（チップコンデンサ８）を広い母基板５の上に搭載する
ことで半導体装置内に容易に組み込むことができる。
【００６０】（第２の実施形態）次に、第２の実施形態
に係る半導体装置について説明する。図６は、第２の実
施形態に係る半導体装置の断面図である。
に係る半導体装置について説明する。図６は、第２の実
施形態に係る半導体装置の断面図である。
【００６１】本実施形態においても、母基板５の上に、
アンテナ部１，高周波数帯回路モジュール２，中間周波
数帯回路モジュール３，低周波数帯回路モジュール４，
外部リード７及びチップコンデンサ８（図示せず）が搭
載されている。そして、母基板５及び各回路モジュール
２−４の基本的な構造は上記第１の実施形態に係る半導
体装置と同じである。ただし、本実施形態では、高周波
数帯回路モジュール２及び中間周波数帯回路モジュール
３は母基板５上にバンプ実装法により搭載されているも
のの、低周波数帯回路モジュール４は、半導体チップ２
６や第２配線層２３を上方にモジュール基板２０を下方
に向けて母基板５上に搭載され、第２配線層２３と母基
板５の第１配線層６との間は、ワイヤボンディング法に
より、ワイヤ１８を介して接続されている。
アンテナ部１，高周波数帯回路モジュール２，中間周波
数帯回路モジュール３，低周波数帯回路モジュール４，
外部リード７及びチップコンデンサ８（図示せず）が搭
載されている。そして、母基板５及び各回路モジュール
２−４の基本的な構造は上記第１の実施形態に係る半導
体装置と同じである。ただし、本実施形態では、高周波
数帯回路モジュール２及び中間周波数帯回路モジュール
３は母基板５上にバンプ実装法により搭載されているも
のの、低周波数帯回路モジュール４は、半導体チップ２
６や第２配線層２３を上方にモジュール基板２０を下方
に向けて母基板５上に搭載され、第２配線層２３と母基
板５の第１配線層６との間は、ワイヤボンディング法に
より、ワイヤ１８を介して接続されている。
【００６２】本実施形態によると、インピーダンスのミ
スマッチが問題とならない低周波数帯回路モジュール４
をワイヤボンディング法により母基板５上に搭載するこ
とで、製造コストの低減を図ることができる。
スマッチが問題とならない低周波数帯回路モジュール４
をワイヤボンディング法により母基板５上に搭載するこ
とで、製造コストの低減を図ることができる。
【００６３】なお、中間周波数帯回路モジュール３も、
ワイヤボンディング法により母基板５上に搭載するよう
にしてもよい。
ワイヤボンディング法により母基板５上に搭載するよう
にしてもよい。
【００６４】また、中間周波数帯回路モジュールや低周
波数帯回路モジュールは、半導体チップをワイヤボンデ
ィング法によりモジュール基板上に搭載したものであっ
てもよい。
波数帯回路モジュールは、半導体チップをワイヤボンデ
ィング法によりモジュール基板上に搭載したものであっ
てもよい。
【００６５】（第３の実施形態）次に、第３の実施形態
に係る半導体装置について説明する。図７（ａ），
（ｂ）は、第３の実施形態に係る半導体装置中の高周波
数帯回路モジュールの平面図及び等価回路図である。
に係る半導体装置について説明する。図７（ａ），
（ｂ）は、第３の実施形態に係る半導体装置中の高周波
数帯回路モジュールの平面図及び等価回路図である。
【００６６】本実施形態に係る高周波数帯回路モジュー
ルは、モジュール基板であるＧａＡｓ基板３０の上に、
２つの電界効果型トランジスタ３１，３２と、入力イン
ピーダンス整合回路３３と、段間インピーダンス整合回
路３４と、出力インピーダンス整合回路３５と、入力端
子３６と、出力端子３７とを形成して構成されている。
すなわち、上記第１，第２の実施形態のごとく半導体チ
ップをモジュール基板の上にフリップチップ実装したも
のではなく、１つの半導体チップ内にトランジスタ３
１，３２と各インピーダンス整合回路３３−３５を含む
第２配線層とが組み込まれている。ただし、図７
（ａ），（ｂ）には図示されていないが、ＧａＡｓ基板
３０の裏面には第２グランド層として機能する導体膜が
形成されており、ＧａＡｓ基板３０全体が第２誘電体膜
として機能する。
ルは、モジュール基板であるＧａＡｓ基板３０の上に、
２つの電界効果型トランジスタ３１，３２と、入力イン
ピーダンス整合回路３３と、段間インピーダンス整合回
路３４と、出力インピーダンス整合回路３５と、入力端
子３６と、出力端子３７とを形成して構成されている。
すなわち、上記第１，第２の実施形態のごとく半導体チ
ップをモジュール基板の上にフリップチップ実装したも
のではなく、１つの半導体チップ内にトランジスタ３
１，３２と各インピーダンス整合回路３３−３５を含む
第２配線層とが組み込まれている。ただし、図７
（ａ），（ｂ）には図示されていないが、ＧａＡｓ基板
３０の裏面には第２グランド層として機能する導体膜が
形成されており、ＧａＡｓ基板３０全体が第２誘電体膜
として機能する。
【００６７】本実施形態のような高周波数帯回路モジュ
ールを母基板上に搭載する場合にも、第２配線層のパッ
ド領域と母基板の第１配線層のパッド領域との間をバン
プを介して接続することにより、半導体チップ全体（つ
まり回路モジュール全体）を母基板上にバンプ実装法に
よりフリップチップ実装することができる。その場合、
図３に示すごとく母基板に貫通孔又は底付き穴を設ける
必要はないが、母基板の第１グランド層のうちＧａＡｓ
基板３０の下方の領域（少なくとも各トランジスタ３
１，３２及び各インピーダンス整合回路３３−３５の下
方の領域）は除去しておくことが好ましい。下方に第１
グランド層が存在することで、高周波数帯回路モジュー
ル内のインピーダンスのミスマッチが生じるからであ
る。
ールを母基板上に搭載する場合にも、第２配線層のパッ
ド領域と母基板の第１配線層のパッド領域との間をバン
プを介して接続することにより、半導体チップ全体（つ
まり回路モジュール全体）を母基板上にバンプ実装法に
よりフリップチップ実装することができる。その場合、
図３に示すごとく母基板に貫通孔又は底付き穴を設ける
必要はないが、母基板の第１グランド層のうちＧａＡｓ
基板３０の下方の領域（少なくとも各トランジスタ３
１，３２及び各インピーダンス整合回路３３−３５の下
方の領域）は除去しておくことが好ましい。下方に第１
グランド層が存在することで、高周波数帯回路モジュー
ル内のインピーダンスのミスマッチが生じるからであ
る。
【００６８】本実施形態では、中間周波数帯回路モジュ
ールや低周波数帯回路モジュールをＧａＡｓ基板内に一
体的に構成したものを用いてもよいし、あるいは、高周
波数帯回路モジュール以外の回路モジュールは、半導体
チップを他のモジュール基板上にフリップチップ実装し
た構造もしくは半導体チップをモジュール基板上にワイ
ヤボンディング法により実装した構造としてもよい。
ールや低周波数帯回路モジュールをＧａＡｓ基板内に一
体的に構成したものを用いてもよいし、あるいは、高周
波数帯回路モジュール以外の回路モジュールは、半導体
チップを他のモジュール基板上にフリップチップ実装し
た構造もしくは半導体チップをモジュール基板上にワイ
ヤボンディング法により実装した構造としてもよい。
【００６９】本実施形態においても、母基板上に回路モ
ジュールをフリップチップ実装することで、接続部にお
けるミスマッチを回避することができ、上記第１，第２
実施形態と同じ効果を発揮することができる。
ジュールをフリップチップ実装することで、接続部にお
けるミスマッチを回避することができ、上記第１，第２
実施形態と同じ効果を発揮することができる。
【００７０】
【発明の効果】本発明によれば、グランド層，誘電体
膜，第１配線層を有する母基板上に、半導体回路モジュ
ールをバンプを介して接続するようにしたので、半導体
回路モジュールと母基板との接続部分での第１配線層の
インピーダンスを一定に制御することが可能となり、信
号のスムーズな伝達を図ることができる。また、大容量
のパスコンデンサを母基板上に搭載することで半導体装
置内に容易に組み込むことができるので、電源ノイズが
除去された電源を半導体回路モジュールに供給すること
ができる。
膜，第１配線層を有する母基板上に、半導体回路モジュ
ールをバンプを介して接続するようにしたので、半導体
回路モジュールと母基板との接続部分での第１配線層の
インピーダンスを一定に制御することが可能となり、信
号のスムーズな伝達を図ることができる。また、大容量
のパスコンデンサを母基板上に搭載することで半導体装
置内に容易に組み込むことができるので、電源ノイズが
除去された電源を半導体回路モジュールに供給すること
ができる。
【図１】第１の実施形態に係る半導体装置の平面構造を
概略的に示すブロック回路図である。
概略的に示すブロック回路図である。
【図２】第１の実施形態に係る母基板の断面図である。
【図３】第１の実施形態に係る半導体装置の全体構造を
示す断面図である。
示す断面図である。
【図４】第１の実施形態に係る母基板の製造工程を示す
断面図である。
断面図である。
【図５】第１の実施形態に係る半導体装置の製造工程の
うち回路モジュールの母基板への実装工程を示す断面図
である。
うち回路モジュールの母基板への実装工程を示す断面図
である。
【図６】第２の実施形態に係る半導体装置の全体構造を
示す断面図である。
示す断面図である。
【図７】第３の実施形態に係る半導体装置に用いられる
ＧａＡｓ基板を用いたＭＭＩＣのレイアウトを概略的に
示すブロック回路図及びその等価回路図である。
ＧａＡｓ基板を用いたＭＭＩＣのレイアウトを概略的に
示すブロック回路図及びその等価回路図である。
【図８】従来の高周波モジュール（ＭＦＩＣ）の構造を
示す断面図である。
示す断面図である。
【図９】従来の高周波モジュールを製造する際のモジュ
ール基板の一般的な製造工程を示す断面図である。
ール基板の一般的な製造工程を示す断面図である。
【図１０】従来の高周波モジュールを製造する際のＭＢ
Ｂ実装方式による半導体チップのモジュール基板への実
装工程を示す断面図である。
Ｂ実装方式による半導体チップのモジュール基板への実
装工程を示す断面図である。
【符号の説明】 １ アンテナ部 ２ 高周波数帯回路モジュール ３ 中間周波数帯回路モジュール ４ 低周波数帯回路モジュール ５ 母基板 ６ 第１配線層 ７ 外部用リード ８ チップコンデンサ ９ 第１グランド層 １０ 第１誘電体膜 １１ 貫通孔 １２ バンプ １３ ざぐり １４ ステージ １５ 光硬化性樹脂 １６ 加圧ツール １７ 紫外線（ＵＶ）光 ２０ シリコン基板（モジュール基板） ２１ 第２グランド層 ２２ 第２誘電体膜 ２３ 第２配線層 ２４ ボンディングパッド ２５ バンプ ２６ 半導体チップ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｑ 1/24 Ｈ０１Ｑ 1/24 Ｚ 13/08 13/08 Ｈ０３Ｆ 3/60 Ｈ０３Ｆ 3/60
Claims (10)
- 【請求項１】 グランド層と、該グランド層の上に形成
された誘電体膜と、該誘電体膜の上に形成されパッド領
域を有する第１配線層とを有する母基板と、 モジュール基板上に、半導体素子と、該半導体素子に接
続されパッド領域及びインピーダンス整合回路を含む第
２配線層とを形成してなる少なくとも１つの半導体回路
モジュールとを備え、 上記半導体回路モジュールは上記第２配線層を下に向け
た状態で上記母基板上に搭載されていて、上記第１配線
層のパッド領域と上記第２配線層のパッド領域との間が
バンプを介して接続されていることを特徴とする半導体
装置。 - 【請求項２】 請求項１に記載の半導体装置において、 上記母基板は、有機系樹脂より構成されるフレキシブル
なフィルム状基板を上記誘電体膜として有していること
を特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、 上記半導体回路モジュールの上記半導体素子は、半導体
素子に接続される電極パッドとを有する半導体チップ内
に収納されており、 上記第２配線層は上記モジュール用基板上に形成されて
おり、 上記半導体チップは上記電極パッドを下方に向けた状態
で上記モジュール基板上に搭載されていて、上記半導体
チップの電極パッドと上記モジュール基板上の第２配線
層とがバンプを介して電気的に接続されていることを特
徴とする半導体装置。 - 【請求項４】 請求項１又は２に記載の半導体装置にお
いて、 上記母基板上には、互いに上記第１配線層を介して接続
される高周波数帯回路モジュールと、中間周波数帯回路
モジュールと、低周波数帯回路モジュールとが設けられ
ていて、 少なくとも上記高周波数帯回路モジュールが上記半導体
回路モジュールであることを特徴とする半導体装置。 - 【請求項５】 請求項４に記載の半導体装置において、 少なくとも上記低周波数帯回路モジュールは、上記第２
配線層を上に向けた状態で上記母基板上に搭載されてい
て、上記母基板の第１配線層のパッド領域と上記第２配
線層のパッド領域との間が導体ワイヤ又は導体リボンを
介して接続されていることを特徴とする半導体装置。 - 【請求項６】 請求項４に記載の半導体装置において、 上記母基板上に設けられ上記第１配線層に接続されるア
ンテナをさらに備え、 上記各回路モジュールは、上記第１配線層を介して上記
アンテナから周波数の高い順に直列に接続されているこ
とを特徴とする半導体装置。 - 【請求項７】 請求項６に記載の半導体装置において、 上記母基板に取り付けられ、上記第１配線層を介して上
記低周波数帯回路モジュールに接続される入出力端子を
さらに備えていることを特徴とする半導体装置。 - 【請求項８】 請求項１又は２に記載の半導体装置にお
いて、 上記半導体回路モジュールに上記第１配線層を介して接
続される電源供給用端子と、 上記電源供給用端子と上記半導体回路モジュールとの間
に介設された電源ノイズ除去用チップコンデンサとをさ
らに備えていることを特徴とする半導体装置。 - 【請求項９】 請求項３に記載の半導体装置において、 上記母基板には、上記半導体チップとの干渉を回避する
ための穴が設けられていることを特徴とする母基板。 - 【請求項１０】 請求項１−９のうちいずれか１つに記
載の半導体装置において、 上記母基板の上記グランド層のうち、上記半導体回路モ
ジュールの半導体素子及び上記第２配線層の下方に位置
する部分が除去されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10040697A JP3313045B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10040697A JP3313045B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294331A true JPH10294331A (ja) | 1998-11-04 |
| JP3313045B2 JP3313045B2 (ja) | 2002-08-12 |
Family
ID=14273105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10040697A Expired - Fee Related JP3313045B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313045B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048820A1 (fr) * | 1999-12-24 | 2001-07-05 | Fujitsu Limited | Dispositif en semi-conducteur comportant une puce nue de semi-conducteur montee par soudage par billes, et element de carte a condensateur en couche mince pour puce nue de semi-conducteur montee par soudage par billes |
| JP2008263263A (ja) * | 2007-04-10 | 2008-10-30 | Shinko Electric Ind Co Ltd | アンテナ素子及び半導体装置 |
| JP2011233846A (ja) * | 2010-04-30 | 2011-11-17 | Fujikura Ltd | 半導体実装装置 |
| WO2013121732A1 (ja) * | 2012-02-15 | 2013-08-22 | パナソニック株式会社 | 無線モジュール |
| RU2507631C2 (ru) * | 2009-01-07 | 2014-02-20 | Сони Корпорейшн | Полупроводниковый прибор, способ изготовления полупроводникового прибора, устройство передачи сигналов миллиметрового диапазона через диэлектрик, способ изготовления устройства и система передачи сигналов миллиметрового диапазона через диэлектрик |
-
1997
- 1997-04-17 JP JP10040697A patent/JP3313045B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048820A1 (fr) * | 1999-12-24 | 2001-07-05 | Fujitsu Limited | Dispositif en semi-conducteur comportant une puce nue de semi-conducteur montee par soudage par billes, et element de carte a condensateur en couche mince pour puce nue de semi-conducteur montee par soudage par billes |
| US6891247B2 (en) | 1999-12-24 | 2005-05-10 | Fujitsu Limited | Semiconductor device including semiconductor bare chip mounted by flip-chip bonding, and board member with thin-film structure capacitor for semiconductor bare chip mounted by flip-chip bonding |
| JP2008263263A (ja) * | 2007-04-10 | 2008-10-30 | Shinko Electric Ind Co Ltd | アンテナ素子及び半導体装置 |
| RU2507631C2 (ru) * | 2009-01-07 | 2014-02-20 | Сони Корпорейшн | Полупроводниковый прибор, способ изготовления полупроводникового прибора, устройство передачи сигналов миллиметрового диапазона через диэлектрик, способ изготовления устройства и система передачи сигналов миллиметрового диапазона через диэлектрик |
| JP2011233846A (ja) * | 2010-04-30 | 2011-11-17 | Fujikura Ltd | 半導体実装装置 |
| WO2013121732A1 (ja) * | 2012-02-15 | 2013-08-22 | パナソニック株式会社 | 無線モジュール |
| JPWO2013121732A1 (ja) * | 2012-02-15 | 2015-05-11 | パナソニックＩｐマネジメント株式会社 | 無線モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3313045B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230130259A1 (en) | Radio frequency device packages | |
| US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
| US7638364B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
| US8120174B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5752182A (en) | Hybrid IC | |
| US8471361B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
| US8179689B2 (en) | Printed circuit board, method of fabricating printed circuit board, and semiconductor device | |
| JP3612031B2 (ja) | 高周波モジュール | |
| US20070029667A1 (en) | Semiconductor device | |
| US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH0774285A (ja) | 半導体装置 | |
| US20070018298A1 (en) | Optimized multi-apparation assembly | |
| US20240283132A1 (en) | Fan-out package structure and fabrication method therefor | |
| JP3313045B2 (ja) | 半導体装置 | |
| US20220415802A1 (en) | Semiconductor package | |
| CN210575925U (zh) | 封装模组和雷达系统 | |
| JP3267881B2 (ja) | 回路基板及び半導体装置 | |
| US20230361054A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
| US20240021971A1 (en) | Microelectronic device package with integral waveguide transition | |
| US20240258212A1 (en) | Substrate-on-die package architecture | |
| JP3992862B2 (ja) | 高周波マルチチップモジュール | |
| JP3879475B2 (ja) | 配線基板及びそれを用いた半導体装置並びに配線基板の製造方法 | |
| CN115918272A (zh) | 电路板 | |
| JP2024538873A (ja) | 高周波デバイスパッケージ | |
| CN118541791A (zh) | 高频模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |