TWI571986B - 功率模組 - Google Patents

功率模組 Download PDF

Info

Publication number
TWI571986B
TWI571986B TW103144191A TW103144191A TWI571986B TW I571986 B TWI571986 B TW I571986B TW 103144191 A TW103144191 A TW 103144191A TW 103144191 A TW103144191 A TW 103144191A TW I571986 B TWI571986 B TW I571986B
Authority
TW
Taiwan
Prior art keywords
spacer
circuit pattern
power module
pattern layer
power
Prior art date
Application number
TW103144191A
Other languages
English (en)
Other versions
TW201614783A (en
Inventor
王濤
趙振清
魯凱
萬正芬
徐海濱
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201614783A publication Critical patent/TW201614783A/zh
Application granted granted Critical
Publication of TWI571986B publication Critical patent/TWI571986B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Thyristors (AREA)

Description

功率模組
本發明係有關於一種通過將功率半導體晶片電氣互聯、實現電能轉換的功率模組。
功率模組在工業產品中作為電能轉換的核心部件被廣泛應用，其內部封裝的主要半導體功率晶片包含絕緣柵雙極電晶體(Insulated-Gate Bipolar Transistor, IGBT)、金屬氧化物半導體場效電晶體(Metal-Oxide Semiconductor Field Effect Transistor, MOSFET)、高速整流二極體(Fast Recovery Diode, FRD)等。功率模組的高可靠性一直是模組設計最求的主要目標之一，這意味著產品的長壽命和低維護成本。
請參照第13A圖，其為繪示一種習知的功率模組的剖面示意圖。功率模組的功率晶片91採用焊料(solder)92焊接至DBC (Direct Bonded Copper, 直接敷銅陶瓷)基板90。功率晶片91和DBC基板90熱膨脹係數(Coefficient of thermal expansion, CTE)分別為4.1x10-6 m/℃和8x10-6 m/℃，熱膨脹係數失配較大。在功率模組工作時，功率晶片91會進行開關動作的切換。由於功率晶片91本身具有一定內阻，因此在開通時大電流會通過功率晶片91而產生大量通態損耗。同時在開關過程中，還會引起大量的開關損耗。這兩部份損耗組成功率模組總損耗，將導致功率晶片91產生大量熱量，使得功率晶片91溫度的升高。功率晶片91和DBC基板90的熱膨脹係數失配在溫度的作用下，將使焊料92產生熱應力。另外，功率模組會出現輕載、滿載或者超載等工作模式，並可能發生停機。這些狀況會使功率晶片91的溫度不斷發生變化。因此，焊料92一直承受循環熱應力。長時間工作之下，焊料92將會發生發生蠕變(Creep)和熱機疲勞(Thermal mechanical fatigue)，導致焊料92內部產生裂紋(cracks)920並失效。一般來說，裂紋920將沿著靠功率晶片91側的焊料92邊緣往內部進行擴展。
在習知的功率模組中，焊料92是通過真空迴流焊接技術實現功率晶片91和DBC基板90的焊接。焊接過程中，焊料92發生熔融，同時焊料92內部的有機溶劑不斷氣化將功率晶片91頂起，易導致焊料92的厚度不均勻，進而使得功率晶片91發生傾斜(Tilting)，如第13B圖所示。焊料92在厚度越薄的位置上所產生的熱應力越大，更易產生裂紋920，導致疲勞失效。
爲確保功率晶片91焊接焊料92的壽命，目前有一種做法是增加焊料92的整體厚度，確保在最薄位置的焊料92亦能滿足可靠性要求。然而，此解決方案使得焊料92材料用量增多，材料消耗大，付出成本更高。並且，焊料92的平均厚度增加，將引起熱阻的增加，導致功率模組熱性能變差。或者，另一種作法是改用其他新的連接材料和技術，例如低溫連接技術(LTJT, Low-Temperature Joining Technology)、擴散焊(Diffusion Soldering)等，這些新技術由於其良好的熱機性能，能夠提高功率晶片91焊接結構的壽命。然而，這些新技術將採用新的材料和設備，使得材料和封裝成本更高。
因此，如何提供一種可解決上述問題的功率模組，是目前業界亟欲投入研發資源解決的問題之一。
因此，本發明係提供一種功率模組，以解決上述的問題。
本發明係提供一種功率模組，其包含第一基板、第一功率晶片、第一黏接材料以及至少一第一分隔件。第一基板包含第一電路圖形層。第一黏接材料黏接第一電路圖形層和第一功率晶片。第一分隔件連接並支撐於第一電路圖形層和第一功率晶片之間。
於本發明的一實施方式中，上述的第一分隔件為金屬粉末燒結結構。
於本發明的一實施方式中，上述的第一分隔件由觸變材料所製成。
於本發明的一實施方式中，上述的第一分隔件為引線鍵合結構。
於本發明的一實施方式中，上述的第一分隔件為電路圖形層上所形成的微影蝕刻結構。
於本發明的一實施方式中，上述的第一分隔件的橫截面形狀呈圓形、三角形、正方形、長方形、多邊形或一相交圖形。
於本發明的一實施方式中，上述的第一分隔件的側視形狀呈柱形、梯形、圓弧形、漸變形或臺階狀。
於本發明的一實施方式中，上述的第一分隔件具有四個延伸部，第一功率晶片具有四個角落，並且第一分隔件的每一延伸部分別朝向第一功率晶片的對應之角落延伸。
於本發明的一實施方式中，上述的功率模組包含兩個第一分隔件，並且兩個第一分隔件分別鄰近於第一功率晶片的相對兩邊緣。
於本發明的一實施方式中，上述的功率模組包含三個第一分隔件，並且每一第一分隔件鄰近於第一功率晶片的角落或邊緣。
於本發明的一實施方式中，上述的功率模組包含四個第一分隔件，第一功率晶片具有四個角落，並且每一第一分隔件鄰近於第一功率晶片的對應之角落。
於本發明的一實施方式中，上述的功率模組包含複數個第一分隔件，並且複數個第一分隔件相對第一功率晶片均勻分佈。
於本發明的一實施方式中，上述的不同的第一分隔件之間具有高度差範圍，並且高度差範圍小於等於100微米，並且任兩相鄰的第一分隔件的間距大於1微米。
於本發明的一實施方式中，上述的第一基板還包含絕緣層。絕緣層具有表面。第一電路圖形層設置於表面。
於本發明的一實施方式中，上述的第一基板還包含第一絕緣層。第一絕緣層具有第一表面以及第二表面。第一表面和第二表面分別位於第一絕緣層的相對兩側。第一電路圖形層設置於第一表面。第一基板還包含第二電路圖形層設置於第二表面。功率模組還包含底板、第二黏接材料以及至少一第二分隔件。第二電路圖形層設置於第二表面。第二黏接材料黏接第二電路圖形層和底板。第二分隔件連接並支撐於第二電路圖形層和底板之間。
於本發明的一實施方式中，上述的第一基板還包含第一絕緣層。第一絕緣層具有第一表面，而第一電路圖形層設置於第一表面。第一功率晶片具有第一底面以及第一頂面。第一黏接材料和第一分隔件連接第一底面。功率模組還包含第二基板、第二電路圖形層、第二黏接材料以及至少一第二分隔件。第二基板包含第二絕緣層和第二電路圖形層，其中第二絕緣層具有第二表面，而第二電路圖形層設置於第二表面。第二黏接材料黏接第二電路圖形層和第一頂面。第二分隔件連接並支撐於第二電路圖形層和第一頂面之間。
於本發明的一實施方式中，上述的第一頂面具有焊接區域，並且第二分隔件位於焊接區域內。
於本發明的一實施方式中，上述的第一頂面具有焊接區域，第二分隔件位於焊接區域外，並由絕緣材料所製成。
於本發明的一實施方式中，上述的第一基板還包含第一絕緣層。第一絕緣層具有第一表面，而第一電路圖形層設置於第一表面。第一功率晶片具有第一底面以及第一頂面。第一黏接材料和第一分隔件連接第一底面。功率模組還包含第二基板、第二電路圖形層、第一墊片、第二黏接材料、至少一第二分隔件、第三黏接材料以及至少一第三分隔件。第二基板包含第二絕緣層和第二電路圖形層，其中第二絕緣層具有第二表面，而第二電路圖形層設置於第二表面。第一墊片位於第二電路圖形層和第一頂面之間。第二黏接材料黏接第二電路圖形層和第一墊片。第二分隔件連接並支撐於第二電路圖形層和第一墊片之間。第三黏接材料黏接第一頂面和第一墊片。第三分隔件連接並支撐於第一頂面和第一墊片之間。
於本發明的一實施方式中，上述的功率模組還包含第二功率晶片、第四黏接材料、至少一第四分隔件、第二墊片、第五黏接材料、至少一第五分隔件、第六黏接材料以及至少一第六分隔件。第二功率晶片位於第一電路圖形層和第二電路圖形層之間，並具有第二底面以及第二頂面。第四黏接材料黏接第一電路圖形層和第二底面。第四分隔件連接並支撐於第一電路圖形層和第二底面之間。第二墊片位於第二電路圖形層和第二頂面之間。第五黏接材料黏接第二電路圖形層和第二墊片。第五分隔件連接並支撐於第二電路圖形層和第二墊片之間。第六黏接材料黏接第二頂面和第二墊片。第六分隔件連接並支撐於第二頂面和第二墊片之間。
於本發明的一實施方式中，上述的第一分隔件具有第一高度。第二分隔件具有第二高度。第三分隔件具有第三高度。第四分隔件具有第四高度。第五分隔件具有第五高度。第六分隔件具有第六高度。第一高度和第四高度相等。第二高度和第五高度相等。第一墊片的厚度和第二墊片的厚度相等。第一功率晶片的厚度和第二功率晶片的厚度之間的差值，等於第三高度和第六高度之間的差值。
綜上所述，本發明的功率模組是利用分隔件達到均勻控制功率晶片大面積黏接基板的目的，以確保功率晶片和基板之間的黏接材料的可靠性，並減少黏接材料的使用，同時還降低功率模組的熱阻和成本。本發明的分隔件也可用於基板焊接至底板的功率模組，同樣可確保基板和底板之間的黏接材料的可靠性。本發明的分隔件還可用於功率晶片雙面分別焊接兩基板的功率模組，除了可確保功率晶片和兩基板之間的黏接材料的可靠性之外，功率晶片工作時所產生的熱量可通過兩基板散熱，因此功率模組的熱阻更低，封裝更為緊湊。另外，在具有多功率晶片的功率模組中，本發明可利用不同高度的分隔件，達到有效補償功率晶片厚度差的目的。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構和元件在圖式中將以簡單示意的方式繪示之。
請參照第1A圖和第1B圖。第1A圖為繪示本發明一實施方式的功率模組1的上視圖。第1B為繪示第1A圖中的功率模組1沿著線段1B-1B’的剖面示意圖。於本實施方式中，功率模組1包含基板1a、功率晶片12、黏接材料13以及至少一分隔件14。基板1a一般包含絕緣層10和電路圖形層11。絕緣層10具有表面100。電路圖形層11設置於表面100。黏接材料13黏接電路圖形層11和功率晶片12。分隔件14連接並支撐於電路圖形層11和功率晶片12之間。通過在電路圖形層11和功率晶片12之間設置分隔件14，即可使黏接材料13的最小厚度被分隔件14的高度所限制。並且，分隔件14的高度可進一步基於黏接材料13的壽命來設計，從而保證在功率模組1工作時，由於熱膨脹係數失配對黏接材料13所產生的熱應力得以控制，最終確保黏接材料13的壽命。
於一實施方式中，上述的分隔件14為金屬粉末燒結結構。也就是說，分隔件14是使用金屬粉末燒結技術實現。此技術廣泛用於材料製造，具有技術簡單和成本低廉的優點。在製造分隔件14時，首先可將金屬粉末混入一些有機溶劑中製成膏狀材料。接著，再採用鋼網印刷技術，將膏狀材料印刷至基板1a上分隔件14預定設置的位置。膏狀材料的厚度可由鋼網厚度決定。由於鋼網的厚度控制精度非常高，因此所印刷的膏狀材料厚度均勻一致。隨後，再將印有膏狀材料的基板1a進行加熱，經過一段時間的燒結，即可形成第1B圖所示的分隔件14並和基板1a實現強連接。針對不同黏接材料13的厚度需求，可通過控制鋼網的厚度即可實現。其中，上述的金屬粉末包含銅、銀、金等金屬，但不僅限於這些材料。上述的有機溶劑包含乙醇、異丙酮、三乙醇胺、聚乙烯醇、檸檬酸三丁酯等，但本發明並不以此為限。基板1a的電路圖形層11的材料可以是裸銅，亦可為表面鍍有銅、金、銀的金屬層，但本發明並不以此為限。
於另一實施方式中，上述的分隔件14由觸變材料所製成。舉例來說，可通過印刷技術使觸變材料黏接至基板1a上分隔件14預定設置的位置，再進行固化。因觸變材料在印刷之後會始終保持其形貌，通過印刷鋼網的厚度控制即可在基板1a上實現高度一致的分隔件14。另外，也可通過其他技術形成分隔件14，例如點膠技術。觸變材料分為環氧樹脂類和有機矽類。環氧樹脂類觸變材料由基材、稀釋劑、固化劑、觸變劑、偶聯劑、填充料等組成，其中基材包含雙戊二烯環氧樹脂、雙酚環氧樹脂、酚醛樹脂、有機羧酸類縮水甘油醚等環氧樹脂或硫化矽橡膠等；稀釋劑包含正丁基縮水甘油醚、苯基縮水甘油醚、二縮水甘油醚、二縮水甘油基苯胺或三羥甲基丙烷三縮水甘油醚等；固化劑包含聚酰胺、芳香族多元胺、脂肪胺、脂環族多元胺、聚醚胺、酚醛乙二胺或改性咪唑加成物等；觸變劑包含黏土、石英、滑石、膨潤土、無水二氧化矽、聚酰胺蠟、碳酸鈣、矽藻土、雲母粉或金屬皂粉等；偶聯劑包含丙基三甲氧基矽烷、3-氨丙基三甲氧基矽烷、γ-甲基丙烯酰氧基丙基三甲氧基矽烷、3-縮水甘油丙基三甲氧基矽烷、3-縮水甘油丙基甲基二甲氧基矽烷、丙基三甲氧基矽烷、甲基三氯矽烷、二甲基二氯矽烷等；填充料包含銀、鎳、銅等金屬導電材料，或石英、合成矽、結晶矽、氧化鋁、氮化硼、氧化鎂等無機絕緣材料。有機矽類觸變材料由基材、縮合催化劑、促進劑、交聯劑、觸變劑、填充料等組分，其中基材主要為有機聚矽氧烷；催化劑包含鉑、錫、鈦、鈷、錳、鉍等；促進劑包含二月桂酸二丁錫、二乙酸二丁錫、二甲醇二丁錫、氧化二丁錫等；交聯劑包含矽酸四正丙酯、原矽酸四乙酯、甲基三甲氧基矽烷等；觸變劑和填充料均和環氧類觸變材料類似。要說明的是，觸變材料若包含上述金屬導電填充料則為導電型觸變材料，若不包含金屬導電填充料則為絕緣型觸變材料。該觸變材料固化後硬度需達到邵氏硬度A10以上，與基板1a的黏接強度為100 Pa以上。
請參照第2圖，其為繪示本發明另一實施方式的功率模組2的剖面示意圖。於本實施方式中，功率模組2同樣包含基板1a、功率晶片12以及黏接材料13，因此不再贅述。要說明的是，本實施方式中的分隔件24為引線鍵合(Wire bonding)結構。也就是說，分隔件24是使用引線鍵合技術實現。引線鍵合技術被廣泛用於電子封裝中半導體和基板1a的電信號連接。一般來說，金線鍵合的第一綁定點，會形成呈圓形臺階外型的分隔件24，並具有一定高度，如第2圖所示。分隔件24的高度可通過鍵合參數和線徑等參數控制，保持引線鍵合的參數一致，確保所有分隔件24的高度均勻。採用引線鍵合技術實現均勻高度分隔件24的結構中，使用的引線不限於金線，還可為銅線、銀線、鋁線等。
以上在功率晶片12和基板1a之間製作均勻分隔件的三種技術(即前述金屬粉末燒結技術、觸變材料的使用和引線鍵合技術)，不僅可在基板1a表面實現，也可在功率晶片12的底面實現。
請參照第3圖，其為繪示本發明另一實施方式的功率模組3的剖面示意圖。於本實施方式中，功率模組3同樣包含基板1a、功率晶片12以及黏接材料13，因此不再贅述。要說明的是，本實施方式中的分隔件34為基板1a的電路圖形層11上所形成的微影蝕刻(Lithography)結構。也就是說，本實施方式是在現有基板1a的基礎上應用微影蝕刻技術。在電路圖形層11上預定設置分隔件34和不需蝕刻的區域，先附著光阻劑進行保護，再對電路圖形層11進行蝕刻。分隔件34的高度可通過蝕刻液的濃度、浸入時間等參數進行精確控制。最後，再將光阻劑去除，即形成高度均勻一致的金屬分隔件34。
採用以上技術所製備的分隔件之間通常具有一高度差範圍。為了確保能夠獲取均勻厚度的黏接材料13，此高度差範圍須小於等於100微米，能控制在0~10微米最佳。
另外要說明的是，按照製程順序，一般會先在基板1a和功率晶片12之間實現高度均勻的分隔件14、24、34之後，再進行基板1a和功率晶片12的黏接。黏接時，可將定量的黏接材料13，例如焊膏(solder paste)，通過印刷、點膠等技術塗覆至基板1a的晶片預定焊接區域。在貼裝功率晶片12之後，再進行迴流焊接。由於分隔件14、24、34的作用，限制了功率晶片12在迴流焊接過程中發生傾斜(tilt)的可能性，從而確保黏接材料13的可靠性，並減少黏接材料13的使用，同時還降低功率模組1、2、3的熱阻和成本。
請參照第4A～4F圖，其分別繪示功率晶片12和不同橫截面形狀的分隔件14a~f的下視圖。如第4A圖所示，分隔件14a的橫截面形狀呈圓形。如第4B圖所示，分隔件14b的橫截面形狀呈三角形。如第4C圖所示，分隔件14c的橫截面形狀呈正方形。如第4D圖所示，分隔件14d的橫截面形狀呈長方形。如第4E圖所示，分隔件14e的橫截面形狀呈多邊形。如第4F圖所示，分隔件14f的橫截面形狀呈一相交圖形。其中，分隔件14d、14f可由點膠技術所實現。然而，本發明的分隔件的橫截面形狀並不以上述實施例為限。
請參照第5A～5E圖，其分別繪示電路圖形層11、功率晶片12和不同側視形狀的分隔件14g~k的側視圖。如第5A圖所示，分隔件14g的側視形狀呈柱形。如第5B圖所示，分隔件14h的側視形狀呈梯形。如第5C圖所示，分隔件14i的側視形狀呈圓弧形。如第5D圖所示，分隔件14j的側視形狀呈漸變形。如第5E圖所示，分隔件14k的側視形狀呈臺階狀。其中，分隔件14i可由點膠技術所實現，分隔件14j可由微影蝕刻技術所實現，分隔件14k可由引線鍵合技術所實現。然而，本發明的分隔件的側視形狀並不以上述實施例為限。
請參照第6A～6E圖，其分別繪示不同數量的分隔件14a、14d、14f相對方形功率晶片12佈局的下視圖。如第6A圖所示，只有一個分隔件14f和功率晶片12連接。分隔件14f具有四個延伸部14f1。功率晶片12具有四個角落。分隔件14f的每一延伸部14f1朝向功率晶片12的對應之角落延伸。通過四個延伸部14f1支撐功率晶片12的角落，即可使功率晶片12平穩地支撐在基板1a上。如第6B圖所示，功率模組1包含兩個分隔件14d，且其橫截面形狀呈長方形。並且，兩個分隔件14d分別鄰近於功率晶片12的相對兩邊緣(即第6B圖中的左右兩側邊)，因此同樣可使功率晶片12平穩地支撐在基板1a上。如第6C圖所示，功率模組1包含三個分隔件14a，並且其中一分隔件14a鄰近於功率晶片12的邊緣，而剩餘的兩分隔件14a分別鄰近於功率晶片12的兩角落，因此同樣可使功率晶片12平穩地支撐在基板1a上。如第6D圖所示，功率模組1包含四個分隔件14a，並且每一分隔件14a鄰近於功率晶片12的的對應之角落，因此同樣可使功率晶片12平穩地支撐在基板1a上。如第6E圖所示，功率模組1包含複數個分隔件14a，並且複數個分隔件14a相對功率晶片12均勻分佈(例如排列成4x4的陣列)，因此同樣可使功率晶片12平穩地支撐在基板1a上。然而，本發明的分隔件的數量和佈局並不以上述實施例為限。
請參照第7A～7E圖，其分別繪示不同數量的分隔件14a、14d、14f相對圓形功率晶片12’佈局的下視圖。圓形功率晶片12’可以是晶圓級的二極體、晶體閘流管、集成門極換流晶閘管、絕緣柵雙極性晶體管等，但本發明並不以此為限。第7A～7E圖中的分隔件14a、14d、14f相對圓形功率晶片12’的佈局皆分別和第6A～6E圖中的分隔件14a、14d、14f相對方形功率晶片12的佈局相同，因此不再贅述。
針對以上數量為兩個或兩個以上的分隔件的佈局，任兩相鄰的分隔件的間距須大於1微米，能大於200微米的工藝性較佳。
請參照第8圖，其為繪示本發明另一實施方式的功率模組4的剖面示意圖。於本實施方式中，功率模組4包含基板4a、功率晶片42、第一黏接材料43a、至少一第一分隔件44、底板46、第二黏接材料43b以及至少一第二分隔件47。基板4a包含絕緣層40、第一電路圖形層41和第二電路圖形層45。絕緣層40具有第一表面400以及第二表面401(即絕緣層40的上下表面)。第一電路圖形層41設置於第一表面400。第二電路圖形層45設置於第二表面401。第一黏接材料43a黏接第一電路圖形層41和功率晶片42。第一分隔件44連接並支撐於第一電路圖形層41和功率晶片42之間。第二黏接材料43b黏接第二電路圖形層45和底板46。第二分隔件47連接並支撐於第二電路圖形層45和底板46之間。
由本實施方式可知，本發明的功率模組4還可擴展應用至基板4a焊接至底板46的結構。基板4a和底板46同樣存在熱膨脹係數失配的狀況。當功率晶片42工作時，基板4a和底板46的熱膨脹係數失配在溫度的作用下，將引起第二黏接材料43b產生熱應力，並且由於基板4a和底板46之間的黏接面積更大，使得第二黏接材料43b更易發生失效。因此，第二分隔件47同樣可用於確保基板4a和底板46之間的第二黏接材料43b的可靠性。相對無第二分隔件47的習知功率模組來說，本實施方式在確保第二黏結材料43b可靠性前提下，通過第二分隔件47的厚度控制，第二黏接材料43b的用量得以減少，同樣可降低功率模組的4的熱阻。其中，底板46的材質可以是銅、鋁、鋁碳化矽(AlSiC)、氮化鋁(AlN)等，底板46也可是如上所述的基板4a，但本發明並不以此為限。
請參照第9圖，其為繪示本發明另一實施方式的功率模組5的剖面示意圖。於本實施方式中，功率模組5包含第一基板5a (即下基板)、功率晶片52、第一黏接材料53a、至少一第一分隔件54、第二基板5b (即上基板)、第二黏接材料53b以及至少一第二分隔件57。第一基板5a包含第一絕緣層50以及第一電路圖形層51。第一絕緣層50具有第一表面500。第一電路圖形層51設置於第一表面500。功率晶片52具有底面520以及頂面521。第一黏接材料53a黏接第一電路圖形層51和底面520。第一分隔件54連接並支撐於第一電路圖形層51和底面520之間。第二基板5b包含第二絕緣層55以及第二電路圖形層56。第二絕緣層55具有第二表面550。第二電路圖形層56設置於第二表面550。第二黏接材料53b黏接第二電路圖形層56和頂面521。第二分隔件57連接並支撐於第二電路圖形層56和頂面521之間。
由本實施方式可知，本發明的功率模組5還可擴展應用至功率晶片52雙面分別焊接兩基板的結構。在功率晶片52和第一基板5a之間所設置的第一分隔件54，可實現均勻控制功率晶片52的底面520上的第一黏接材料53a的厚度。在功率晶片52和第二基板5b之間所設置的第二分隔件57，可實現均勻控制功率晶片52的頂面521上的第二黏接材料53b的厚度。功率晶片52的雙面分別帶有第一分隔件54和第二分隔件57的結構，不僅確保第一黏接材料53a和第二黏接材料53b的可靠性，其優勢還在於，功率晶片52工作時所產生的熱量可通過功率晶片52上下的第一基板5a和第二基板5b散熱，因此功率模組5的熱阻更低，封裝更為緊湊。
一般來說，以絕緣柵雙極電晶體為例，其絕緣場環(Guard ring)邊緣和發射極(Emitter pad)之間存在較大電勢差，因此和絕緣柵雙極電晶體的發射極相連的上層基板和絕緣柵雙極電晶體邊緣之間的電勢差較大，且絕緣柵雙極電晶體邊緣易產生電場集中，容易發生電壓擊穿。因此，本實施方式的第二分隔件57的另一個優點是，能夠有效控制第二基板5b和功率晶片52的頂面521之間的間距，防止功率晶片52邊緣和第二基板5b之間發生電擊穿。其中，如第9圖所示，本實施方式的功率晶片52的頂面521具有焊接區域Z，並且第二分隔件57位於焊接區域Z內，但本發明並不以此為限。
請參照第10圖，其為繪示本發明另一實施方式的功率模組6的剖面示意圖。於本實施方式中，功率模組6同樣包含第一基板5a、功率晶片52、第一黏接材料53a、至少一第一分隔件54、第二基板5b以及第二黏接材料53b，在此不再贅述。要說明的是，本實施方式和第9圖所示的實施方式的差異點，在於本實施方式的第二分隔件67位於焊接區域Z外(即絕緣場環的設置位置)。若第二分隔件67位於此位置，則其須由絕緣材料所製成，例如前述的絕緣型觸變材料。
請參照第11圖，其為繪示本發明另一實施方式的功率模組7的剖面示意圖。於本實施方式中，功率模組7包含第一基板7a (即下基板)、功率晶片72、第一黏接材料73a、至少一第一分隔件74、第二基板7b (即上基板)、墊片(Shim)77、第二黏接材料73b、至少一第二分隔件78、第三黏接材料73c以及至少一第三分隔件79。第一基板7a包含第一絕緣層70和第一電路圖形層71。第一絕緣層70具有第一表面700。第一電路圖形層71設置於第一表面700。功率晶片72具有底面720以及頂面721。第一黏接材料73a黏接第一電路圖形層71和底面720。第一分隔件74連接並支撐於第一電路圖形層71和底面720之間。第二基板7b包含第二絕緣層75和第二電路圖形層76。第二絕緣層75具有第二表面750。第二電路圖形層76設置於第二表面750。墊片77位於第二電路圖形層76和頂面721之間。第二黏接材料73b黏接第二電路圖形層76和墊片77。第二分隔件78連接並支撐於第二電路圖形層76和墊片77之間。第三黏接材料73c黏接頂面721和墊片77。第三分隔件79連接並支撐於頂面721和墊片77之間。
由本實施方式可知，本發明的功率模組7還可基於功率晶片72雙面分別焊接兩基板的結構，並擴展至針對更高電壓的應用。爲防止發生前述電擊穿的問題，可在功率晶片72和第二基板7b之間增加一層可黏接的墊片77，以增加功率晶片72和第二基板7b之間的間距。本實施方式的功率模組7中包含第一基板7a和功率晶片72之間的第一黏接材料73a，第二基板7b和墊片77之間的第二黏接材料73b，以及功率晶片72和墊片77之間的第三黏接材料73c，每層黏接材料中均通過前述方法實現分隔件結構，以確保各層黏接材料的厚度均勻。墊片77包含金屬(例如銅、鉬、銀)、合金(例如Kovar)等導電材質，但本發明並不以此為限。
請參照第12圖，其為繪示本發明另一實施方式的功率模組8的剖面示意圖。於本實施方式中，功率模組8包含第一基板8a (即下基板)、第一功率晶片82、第一黏接材料83a、至少一第一分隔件84a、第二基板8b (即上基板)、第一墊片87、第二黏接材料83b、至少一第二分隔件84b、第三黏接材料83c、至少一第三分隔件84c、第二功率晶片88、第四黏接材料83d、至少一第四分隔件84d、第二墊片89、第五黏接材料83e、至少一第五分隔件84e、第六黏接材料83f以及至少一第六分隔件84f。第一基板8a包含第一絕緣層80和第一電路圖形層81。第一絕緣層80具有第一表面800。第一電路圖形層81設置於第一表面800。第一功率晶片82具有第一底面820以及第一頂面821。第一黏接材料83a黏接第一電路圖形層81和第一底面820。第一分隔件84a連接並支撐於第一電路圖形層81和第一底面820之間。第二基板8b包含第二絕緣層85和第二電路圖形層86。第二絕緣層85具有第二表面850。第二電路圖形層86設置於第二表面850。第一墊片87位於第二電路圖形層86和第一頂面821之間。第二黏接材料83b黏接第二電路圖形層86和第一墊片87。第二分隔件84b連接並支撐於第二電路圖形層86和第一墊片87之間。第三黏接材料83c黏接第一頂面821和第一墊片87。第三分隔件84c連接並支撐於第一頂面821和第一墊片87之間。第二功率晶片88位於第一電路圖形層81和第二電路圖形層86之間，並具有第二底面880以及第二頂面881。第四黏接材料83d黏接第一電路圖形層81和第二底面880。第四分隔件84d連接並支撐於第一電路圖形層81和第二底面880之間。第二墊片89位於第二電路圖形層86和第二頂面881之間。第五黏接材料83e黏接第二電路圖形層86和第二墊片89。第五分隔件84e連接並支撐於第二電路圖形層86和第二墊片89之間。第六黏接材料83f黏接第二頂面881和第二墊片89。第六分隔件84f連接並支撐於第二頂面881和第二墊片89之間。
由本實施方式可知，本發明的功率模組8還可擴展應用至兩顆甚至兩顆以上功率晶片雙面分別焊接兩基板的結構，以實現不同的電路拓撲和功能。這些功率晶片的厚度有可能不一致。針對厚度有差異的功率晶片，在功率晶片雙面的黏接材料中，分隔件的結構能有效補償功率晶片的厚度差，因此可保證功率晶片的品質，並實現多功率晶片的雙面黏接。
如第12圖所示，於本實施方式中，第一分隔件84a具有第一高度D1。第二分隔件84b具有第二高度D2。第三分隔件84c具有第三高度D3。第四分隔件84d具有第四高度D4。第五分隔件84e具有第五高度D5。第六分隔件84f具有第六高度D6。第一高度D1和第四高度D4相等。第二高度D2和第五高度D5相等。第一墊片87的厚度和第二墊片89的厚度相等。第一功率晶片82的厚度和第二功率晶片88的厚度之間的差值，等於第三高度D3和第六高度D6之間的差值。也就是說，通過使連接於第一基板8a上的第一分隔件84a的第一高度D1和第四分隔件84d的第四高度D4相等，並使連接於第二基板8b上的第二分隔件84b的第二高度D2和第五分隔件84e的第五高度D5相等，可減少製程的複雜度(因相同高度的第一分隔件84a和第四分隔件84d可於一步驟中同時製造，而相同高度的第二分隔件84b和第五分隔件84e也可於一步驟中同時製造)。因此，僅需調整第三分隔件84c的第三高度D3和第六分隔件84f的第六高度D6之間的差值，即可對具有不同厚度的第一功率晶片82和第二功率晶片88進行補償。
然而，本發明並不以此為限。於其他實施方式中，也可通過任意調整各分隔件的高度來補償第一功率晶片82的厚度和第二功率晶片88的厚度之間的差值，或通過調整第一墊片87的厚度和第二墊片89的厚度進行補償。
以上補償第一功率晶片82的厚度和第二功率晶片88的厚度之間差值的方法，還可應用於包含兩顆以上功率晶片的功率模組。
於實際應用中，以上各實施方式中的基板也可僅包含電路圖形層而不包含絕緣層。上述的基板可以是印刷電路板(Printed Circuit Board, PCB)、DBC (Direct Bonding Copper)基板、直接覆鋁(Direct Bonding Aluminum, DBA)基板、金屬共燒陶瓷基板、金屬絕緣基板(Insulated Metal Substrate, IMS)基板、引線框(Leadframe, LF)、金屬基板(如銅、鋁、鋁碳化矽)等，其中引線框和金屬基板需包含電路圖形層或表面導電層，可不包含絕緣層。需說明的是本發明並不以此為限。
於實際應用中，以上各實施方式中的功率晶片可以是絕緣柵雙極電晶體(Insulated-Gate Bipolar Transistor, IGBT)、金屬氧化物半導體場效電晶體(Metal-Oxide Semiconductor Field Effect Transistor, MOSFET)、二極體(Diode)、晶體閘流管(Thyristor)、集成門極換流晶閘管(IGCT)等，但本發明並不以此為限。
於實際應用中，以上各實施方式中的黏接材料不僅限於焊膏，亦包含低溫燒結材料(例如銀、銅焊膏等可在低溫下進行燒結實現功率晶片和基板之間互連的材料)、導電銀膠等材料。
由以上對於本發明的具體實施方式的詳述，可以明顯地看出，本發明的功率模組是利用分隔件達到均勻控制功率晶片大面積黏接基板的目的，以確保功率晶片和基板之間的黏接材料的可靠性，並減少黏接材料的使用，同時還降低功率模組的熱阻和成本。本發明的分隔件也可用於基板焊接至底板的功率模組，同樣可確保基板和底板之間的黏接材料的可靠性。本發明的分隔件還可用於功率晶片雙面分別焊接兩基板的功率模組，除了可確保功率晶片和兩基板之間的黏接材料的可靠性之外，功率晶片工作時所產生的熱量可通過兩基板散熱，因此功率模組的熱阻更低，封裝更為緊湊。另外，在具有多功率晶片的功率模組中，本發明可利用不同高度的分隔件，達到有效補償功率晶片厚度差的目的。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，當可作各種更動和潤飾，因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2、3、4、5、6、7、8‧‧‧功率模組 1a、4a‧‧‧基板 10、40‧‧‧絕緣層 100‧‧‧表面 11‧‧‧電路圖形層 12、12’、42、52、72、91‧‧‧功率晶片 13‧‧‧黏接材料 14、14a、14b、14c、14d、14e、14f、14g、14h、14i、14j、14k、24、34‧‧‧分隔件 14f1‧‧‧延伸部 400、500、700、800‧‧‧第一表面 401、550、750、850‧‧‧第二表面 41、51、71、81‧‧‧第一電路圖形層 43a、53a、73a、83a‧‧‧第一黏接材料 44、54、74、84a‧‧‧第一分隔件 45、56、76、86‧‧‧第二電路圖形層 46‧‧‧底板 43b、53b、73b、83b‧‧‧第二黏接材料 47、57、67、78、84b‧‧‧第二分隔件 5a、7a、8a‧‧‧第一基板 50、70、80‧‧‧第一絕緣層 520、720‧‧‧底面 521、721‧‧‧頂面 5b、7b、8b‧‧‧第二基板 55、75、85‧‧‧第二絕緣層 73c、83c‧‧‧第三黏接材料 77‧‧‧墊片 79、84c‧‧‧第三分隔件 82‧‧‧第一功率晶片 820‧‧‧第一底面 821‧‧‧第一頂面 83d‧‧‧第四黏接材料 83e‧‧‧第五黏接材料 83f‧‧‧第六黏接材料 84d‧‧‧第四分隔件 84e‧‧‧第五分隔件 84f‧‧‧第六分隔件 87‧‧‧第一墊片 88‧‧‧第二功率晶片 880‧‧‧第二底面 881‧‧‧第二頂面 89‧‧‧第二墊片 90‧‧‧DBC基板 92‧‧‧焊料 920‧‧‧裂紋 D1‧‧‧第一高度 D2‧‧‧第二高度 D3‧‧‧第三高度 D4‧‧‧第四高度 D5‧‧‧第五高度 D6‧‧‧第六高度 Z‧‧‧焊接區域
第1A圖為繪示本發明一實施方式的功率模組的上視圖。 第1B為繪示第1A圖中的功率模組沿著線段1B-1B’的剖面示意圖。 第2圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第3圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第4A～4F圖分別繪示功率晶片和不同橫截面形狀的分隔件的下視圖。 第5A～5E圖分別繪示電路圖形層、功率晶片和不同側視形狀的分隔件的側視圖。 第6A～6E圖分別繪示不同數量的分隔件相對方形功率晶片佈局的下視圖。 第7A～7E圖分別繪示不同數量的分隔件相對圓形功率晶片佈局的下視圖。 第8圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第9圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第10圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第11圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第12圖為繪示本發明另一實施方式的功率模組的剖面示意圖。 第13A圖為繪示一種習知的功率模組的剖面示意圖。 第13B圖為繪示第13A圖中的功率晶片發生傾斜的剖面示意圖。
1‧‧‧功率模組
1a‧‧‧基板
10‧‧‧絕緣層
100‧‧‧表面
11‧‧‧電路圖形層
12‧‧‧功率晶片
13‧‧‧黏接材料
14‧‧‧分隔件

Claims (21)

  1. 一種功率模組，包含： 一第一基板，包含一第一電路圖形層； 一第一功率晶片； 一第一黏接材料，黏接該第一電路圖形層和該第一功率晶片；以及 至少一第一分隔件，連接並支撐於該第一電路圖形層和該第一功率晶片之間。
  2. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件為一金屬粉末燒結結構。
  3. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件由一觸變材料所製成。
  4. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件為一引線鍵合結構。
  5. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件為該電路圖形層上所形成的一微影蝕刻結構。
  6. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件的橫截面形狀呈圓形、三角形、正方形、長方形、多邊形或一相交圖形。
  7. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件的側視形狀呈柱形、梯形、圓弧形、漸變形或臺階狀。
  8. 如申請專利範圍第1項所述之功率模組，其中該第一分隔件具有四個延伸部，該第一功率晶片具有四個角落，並且該第一分隔件的每一該些延伸部朝向該第一功率晶片的對應之該角落延伸。
  9. 如申請專利範圍第1項所述之功率模組，其中該功率模組包含兩個該第一分隔件，並且該兩個第一分隔件分別鄰近於該第一功率晶片的相對兩邊緣。
  10. 如申請專利範圍第1項所述之功率模組，其中該功率模組包含三個該第一分隔件，並且每一該些第一分隔件鄰近於該第一功率晶片的一角落或一邊緣。
  11. 如申請專利範圍第1項所述之功率模組，其中該功率模組包含四個該第一分隔件，該第一功率晶片具有四個角落，並且每一該些第一分隔件鄰近於該第一功率晶片的對應之該角落。
  12. 如申請專利範圍第1項所述之功率模組，其中該功率模組包含複數個第一分隔件，並且該些第一分隔件相對該第一功率晶片均勻分佈。
  13. 如申請專利範圍第9~12項中任一項所述之功率模組，其中不同的該些第一分隔件之間具有一高度差範圍，並且該高度差範圍小於等於100微米，並且任兩相鄰的該些第一分隔件的一間距大於1微米。
  14. 如申請專利範圍第1項所述之功率模組，其中該第一基板還包含一絕緣層，該絕緣層具有一表面，該第一電路圖形層設置於該表面。
  15. 如申請專利範圍第1項所述之功率模組，其中該第一基板還包含一第一絕緣層，該第一絕緣層具有一第一表面以及一第二表面，該第一表面和該第二表面分別位於該第一絕緣層的相對兩側，該第一電路圖形層設置於該第一表面，該第一基板還包含一第二電路圖形層設置於該第二表面，該功率模組還包含： 一底板； 一第二黏接材料，黏接該第二電路圖形層和該底板；以及 至少一第二分隔件，連接並支撐於該第二電路圖形層和該底板之間。
  16. 如申請專利範圍第1項所述之功率模組，其中該第一基板還包含一第一絕緣層，該第一絕緣層具有一第一表面，該第一電路圖形層設置於該第一表面，該第一功率晶片具有一第一底面以及一第一頂面，該第一黏接材料和該第一分隔件連接該第一底面，該功率模組還包含： 一第二基板，包含一第二絕緣層和一第二電路圖形層，其中該第二絕緣層具有一第二表面，而該第二電路圖形層設置於該第二表面； 一第二黏接材料，黏接該第二電路圖形層和該第一頂面；以及 至少一第二分隔件，連接並支撐於該第二電路圖形層和該第一頂面之間。
  17. 如申請專利範圍第16項所述之功率模組，其中該第一頂面具有一焊接區域，並且該第二分隔件位於該焊接區域內。
  18. 如申請專利範圍第16項所述之功率模組，其中該第一頂面具有一焊接區域，該第二分隔件位於該焊接區域外，並由一絕緣材料所製成。
  19. 如申請專利範圍第1項所述之功率模組，其中該第一基板還包含一第一絕緣層，該第一絕緣層具有一第一表面，該第一電路圖形層設置於該第一表面，該第一功率晶片具有一第一底面以及一第一頂面，該第一黏接材料和該第一分隔件連接該第一底面，該功率模組還包含： 一第二基板，包含一第二絕緣層和一第二電路圖形層，其中該第二絕緣層具有一第二表面，而該第二電路圖形層設置於該第二表面； 一第一墊片，位於該第二電路圖形層和該第一頂面之間； 一第二黏接材料，黏接該第二電路圖形層和該第一墊片； 至少一第二分隔件，連接並支撐於該第二電路圖形層和該第一墊片之間； 一第三黏接材料，黏接該第一頂面和該第一墊片；以及 至少一第三分隔件，連接並支撐於該第一頂面和該第一墊片之間。
  20. 如申請專利範圍第19項所述之功率模組，還包含： 一第二功率晶片，位於該第一電路圖形層和該第二電路圖形層之間，並具有一第二底面以及一第二頂面； 一第四黏接材料，黏接該第一電路圖形層和該第二底面； 至少一第四分隔件，連接並支撐於該第一電路圖形層和該第二底面之間； 一第二墊片，位於該第二電路圖形層和該第二頂面之間； 一第五黏接材料，黏接該第二電路圖形層和該第二墊片； 至少一第五分隔件，連接並支撐於該第二電路圖形層和該第二墊片之間； 一第六黏接材料，黏接該第二頂面和該第二墊片；以及 至少一第六分隔件，連接並支撐於該第二頂面和該第二墊片之間。
  21. 如申請專利範圍第20項所述之功率模組，其中該第一分隔件具有一第一高度，該第二分隔件具有一第二高度，該第三分隔件具有一第三高度，該第四分隔件具有一第四高度，該第五分隔件具有一第五高度，該第六分隔件具有一第六高度，該第一高度和該第四高度相等，該第二高度和該第五高度相等，該第一墊片的厚度和該第二墊片的厚度相等，並且該第一功率晶片的厚度和該第二功率晶片的厚度之間的差值，等於該第三高度和該第六高度之間的差值。
TW103144191A 2014-10-15 2014-12-18 功率模組 TWI571986B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410544857.XA CN105575924B (zh) 2014-10-15 2014-10-15 功率模块

Publications (2)

Publication Number Publication Date
TW201614783A TW201614783A (en) 2016-04-16
TWI571986B true TWI571986B (zh) 2017-02-21

Family

ID=55753172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144191A TWI571986B (zh) 2014-10-15 2014-12-18 功率模組

Country Status (3)

Country Link
US (1) US10276522B2 (zh)
CN (1) CN105575924B (zh)
TW (1) TWI571986B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9723725B2 (en) * 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
US10707143B2 (en) 2016-05-30 2020-07-07 Industrial Technology Research Institute Plug-in type power module and subsystem thereof
CN109314063B (zh) 2016-06-14 2022-08-16 三菱电机株式会社 电力用半导体装置
WO2018020640A1 (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
US11088118B2 (en) * 2016-12-06 2021-08-10 Kabushiki Kaisha Toshiba Semiconductor device
JP6858642B2 (ja) * 2017-05-25 2021-04-14 三菱電機株式会社 パワーモジュール
US11075137B2 (en) 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
CN110753486B (zh) * 2018-07-24 2024-02-20 广东美的制冷设备有限公司 高集成智能功率模块和空调器
KR20210120355A (ko) * 2020-03-26 2021-10-07 엘지마그나 이파워트레인 주식회사 양면 냉각형 파워 모듈
EP3933914A4 (en) * 2020-04-16 2023-07-19 Huawei Digital Power Technologies Co., Ltd. PACKAGING STRUCTURE, ELECTRICAL VEHICLE AND ELECTRONIC DEVICE
EP3955288A1 (de) 2020-08-13 2022-02-16 Siemens Aktiengesellschaft Leistungsmodul mit einer verbindungsschicht aufweisend eine lotschicht und einen abstandshalter, elektrisches gerät mit dem leistungsmodul und verfahren zur herstellung des leistungsmoduls
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
JP7489879B2 (ja) 2020-09-25 2024-05-24 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
US11658171B2 (en) * 2020-12-23 2023-05-23 Semiconductor Components Industries, Llc Dual cool power module with stress buffer layer
JP2022149606A (ja) * 2021-03-25 2022-10-07 富士電機株式会社 半導体素子接合部及び半導体装置
JPWO2023209766A1 (zh) * 2022-04-25 2023-11-02
WO2023248642A1 (ja) * 2022-06-22 2023-12-28 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール
DE102022207801A1 (de) 2022-07-28 2024-02-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung und Verfahren zur Ausbildung einer Verbindungsanordnung
CN115954286B (zh) * 2023-02-20 2023-08-18 纳宇半导体材料(宁波)有限责任公司 一种无引线的全铜互连封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120250A1 (en) * 2005-11-28 2007-05-31 Fairchild M R Thermal conductive electronics substrate and assembly
US20130308276A1 (en) * 2011-01-07 2013-11-21 Fuji Electric Co., Ltd Semiconductor device and manufacturing method for same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US6853558B1 (en) * 2000-10-06 2005-02-08 Artesyn Technologies, Inc. Surface mount power supply device and associated method
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
CN102010679B (zh) * 2007-01-10 2013-05-08 日立化成株式会社 电路部件连接用粘接剂及使用该粘接剂的半导体装置
JP5481148B2 (ja) * 2009-10-02 2014-04-23 日立オートモティブシステムズ株式会社 半導体装置、およびパワー半導体モジュール、およびパワー半導体モジュールを備えた電力変換装置
CN202259231U (zh) * 2011-08-10 2012-05-30 单文昌 一种低热应力的有机基板电子器件
ITTO20120154A1 (it) * 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
WO2014140811A2 (en) * 2013-03-15 2014-09-18 Cooledge Lighting Inc. Thermal management in electronic devices with yielding substrates
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
CN104078431B (zh) * 2014-06-27 2017-02-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120250A1 (en) * 2005-11-28 2007-05-31 Fairchild M R Thermal conductive electronics substrate and assembly
US20130308276A1 (en) * 2011-01-07 2013-11-21 Fuji Electric Co., Ltd Semiconductor device and manufacturing method for same

Also Published As

Publication number Publication date
CN105575924A (zh) 2016-05-11
TW201614783A (en) 2016-04-16
US10276522B2 (en) 2019-04-30
US20160113107A1 (en) 2016-04-21
CN105575924B (zh) 2018-07-03

Similar Documents

Publication Publication Date Title
TWI571986B (zh) 功率模組
EP3107120B1 (en) Power semiconductor module
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
US7405469B2 (en) Semiconductor device and method of manufacturing the same
US20030016502A1 (en) Semiconductor device
US10971431B2 (en) Semiconductor device, cooling module, power converting device, and electric vehicle
EP3104412B1 (en) Power semiconductor module
US9973104B2 (en) Power module
US10147707B2 (en) Semiconductor device
WO2018194153A1 (ja) 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法
WO2014006814A1 (ja) 半導体装置
JP2016066700A (ja) パワー半導体モジュール
WO2014103133A1 (ja) 半導体装置
US20180301422A1 (en) Semiconductor device
DiMarino et al. Design of a novel, high-density, high-speed 10 kV SiC MOSFET module
JP2013179229A (ja) パワーモジュール半導体装置
US11923266B2 (en) Semiconductor module circuit structure
EP3896732B1 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
US9445497B2 (en) Semiconductor device
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
CN111524877B (zh) 一种双面散热功率模块
CN111834307A (zh) 半导体模块
JPWO2002091474A1 (ja) 半導体装置およびその製造方法
US9012990B2 (en) Surface mountable power components