JP2014053441A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014053441A
JP2014053441A JP2012196773A JP2012196773A JP2014053441A JP 2014053441 A JP2014053441 A JP 2014053441A JP 2012196773 A JP2012196773 A JP 2012196773A JP 2012196773 A JP2012196773 A JP 2012196773A JP 2014053441 A JP2014053441 A JP 2014053441A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal base
base member
semiconductor device
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012196773A
Other languages
English (en)
Other versions
JP6095303B2 (ja
Inventor
Yuya Shimizu
悠矢 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012196773A priority Critical patent/JP6095303B2/ja
Publication of JP2014053441A publication Critical patent/JP2014053441A/ja
Application granted granted Critical
Publication of JP6095303B2 publication Critical patent/JP6095303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップからの放熱性を確保しつつ、半導体チップ及び半導体チップのはんだ接合部で発生する熱応力を低減する半導体装置を提供する。
【解決手段】放熱用の金属ベース部材１と、金属ベース部材１上に配置された回路パターンと、回路パターン上にはんだ接合部を介して接合された半導体チップ６と、半導体チップ６、あるいは金属ベース部材１への半導体チップ６の投影面を囲んで、金属ベース部材１よりも小さい線膨張係数を有する枠型部材９と、を備えた。
【選択図】図３

Description

この発明は、半導体及び半導体のはんだ接合部で発生する熱応力を低減させる構造を持つ半導体装置に関するものである。
半導体チップについては、素子へ発生する応力により半導体チップの特性が変化することが知られている。特に大電流を用いる半導体装置では、放熱性向上のために、熱拡散用の金属ベース部材が素子下方に接続されており、チップとの線膨張係数差に伴い発生する熱応力は大きい。また、半導体チップのはんだ接合部についても繰り返しの熱応力がかかることではんだ材にクラックが入り、放熱性能と電気的接続が確保出来ないという問題があり、熱信頼性の確保が求められている。
半導体チップ及び半導体チップのはんだ接合部で発生する熱応力を低減する方法として、半導体チップと金属ベース部材との間に、低熱膨張率の材料から成るバッファ層を挟む手法が考えられる。しかし、低熱膨張率の材料は一般的に熱伝導率が低いため、半導体チップの放熱を阻害するという問題がある。
これに対して、低熱膨張率の材料の両面に熱伝導率の高い金属材が配置されたブロック型のクラッド材と、枠型の高熱伝導金属部材を一体成型した部材を用いることで、熱応力低減効果と放熱性を両立させているものがある（特許文献１参照）。
特開２０１１−１３４９０８号公報
半導体チップと金属ベース部材間にバッファ層を介在させる方法では、半導体チップ・バッファ層間とバッファ層・金属ベース部材間の２層のはんだ接合部を要する。上記特許文献１で示した例のように、高熱伝導率の金属材料でバッファ層の熱伝導率の改善を図ったとしても、バッファ層と２層のはんだ接合部がチップと金属ベース部材間に介在するため、はんだ接合部が単層の場合に比べて放熱性は悪化する。また、半導体チップ・バッファ層間、バッファ層・金属ベース部材間の２層の接合を要するため、加工工程が煩雑化することが懸念される。
本発明では、上記課題を解決するために、半導体チップからの放熱性を確保しつつ、半導体チップ及び半導体チップのはんだ接合部で発生する熱応力を低減する半導体装置を提供することを目的とする。
本発明に係る半導体装置は、放熱用の金属ベース部材、
該金属ベース部材上に配置された回路パターン、
該回路パターン上に、はんだ接合部を介して接合された半導体チップ、
該半導体チップ、あるいは前記金属ベース部材への前記半導体チップの投影面を囲むとともに、前記金属ベース部材よりも小さい線膨張係数を有する枠型部材、
を備えたものである。
半導体チップ周囲の金属ベース基板へ低熱膨張率の材料を接合することで、金属ベース基板中の金属ベース部材が拘束され、半導体チップ及び半導体チップのはんだ接合部で発生する熱応力が減少する。また、半導体チップの主な放熱経路となるのは、はんだ接合部から金属ベース基板へと放熱されていく経路であるが、この放熱経路上に応力低減用の部材が配置されないため、半導体チップの放熱を阻害しない。
本発明の実施の形態１に関わる半導体装置の斜視図である。 本発明の実施の形態１に関わる半導体装置の断面図である。 本発明の実施の形態１に関わる半導体装置の半導体チップ周辺の拡大斜視図である。 本発明の実施の形態１に関わる半導体装置の枠型部材について、その特性を検討した解析結果の一例を示す図である。 本発明の実施の形態２に関わる半導体装置の断面図である。
実施の形態１．
実施の形態１について、以下図面を用いて説明する。図１は本発明の実施の形態１についての半導体装置１０１の概念図である。また、図２は図１において断面AＡで示した断面図である。これらの図において、半導体装置１０１は、配線及び内部保護の目的で放熱用の金属ベース部材１及びケース端子２が露出したケース型筐体３で覆われている。上記の放熱用の金属ベース部材１は、熱伝導性に優れた銅、又はアルミからなり、比較的熱伝導率の高い絶縁性材料を混合した絶縁樹脂層４を介して、銅を主とした金属よりなる回路パターン５が、この金属ベース部材１上に配置されている（この金属ベース部材１と絶縁樹脂層４、及び回路パターン５から構成される構造体を以下では金属ベース基板と呼ぶ）。上記回路パターン５には半導体チップであるＩＧＢＴ（Insulated Gate Bipolar Transistor）６とダイオード７がＳｎ−Ａｇ−Ｃｕ系のはんだ接合部８を介して接合されている。ＩＧＢＴ６の周囲には、熱応力低減を目的とし、線膨張係数が5ppm/Kのインバーで構成される枠型部材９が同じくはんだ材で接合されている。
図３は上記半導体チップ周辺の拡大図を示したものである。低熱膨張率の材料例として使用したインバーは絶縁材料ではないが、パターン上のソルダレジスト１２で半導体チップと1.5mm以上の距離（チップ端から枠型部材までの水平距離を示す。具体的には枠型部材の開口部サイズ、すなわち枠型部材の外郭部のサイズからチップサイズを引いた長さの半分の距離を意味する）を保った上で、後述する絶縁材料のゲル１１が間に充填されることで、半導体チップとの間での絶縁およびモジュールの耐圧が確保される。このようにする理由は、絶縁耐圧が空間距離に比例して大きくなるため、ゲル材料の絶縁破壊電圧であれば、1.5mm以上で十分な耐圧が確保できるためである。
ＩＧＢＴ６およびダイオード７の表面電極であるエミッタ電極、カソード電極には、アルミニウムワイヤ１０が超音波接合され、回路パターン５との電気的接続がとられている。半導体チップのそれぞれの電極は回路パターン５、アルミニウムワイヤ１０を介して、ケース端子２と接続されている。また、ＩＧＢＴ６の制御電極であるゲート電極にも同様にアルミニウムワイヤ１０が接合され、制御回路用のケース端子２と接続されている。また、ケース内の金属ベース基板上の半導体チップ及び配線は、絶縁樹脂材料より成るゲル１１で絶縁性確保および内部端子の保護のため封止されている。
次に、本発明に係る半導体装置の構造の製造方法について図２、図３、図４を用いて説明する。まず、金属ベース基板の回路パターン５上に、ＩＧＢＴ６、ダイオード７、また応力低減用の低熱膨張率の材料からなる枠型部材９をはんだ付けする。次に金属ベース基板上にケース３を接着し、ワイヤボンディングにより、回路パターン５を介して半導体チップとケース端子２を電気的に接続する。その後、ゲル１１を注入し回路を保護した上で、ケースに蓋をする。
本構造とすることで、半導体チップ及び半導体チップのはんだ接合部で発生する熱応力の低減と、半導体チップの良好な放熱性の確保が達成される。ここで、半導体チップのはんだ接合部で発生する熱応力とは，半導体チップと金属ベース基板間を接合しているはんだ材へ負荷される熱応力を指す。
以下では、本発明の応力低減手法について述べる。
本発明は低熱膨張率の材料で構成される枠型部材により、半導体チップで発生する熱応力の主要因となる線膨張係数が大きい金属ベース部材の熱収縮・熱膨張を拘束するという手法である。このため、枠型部材を構成する低熱膨張率の材料はヤング率が高く、線膨張係数が小さい程効果が大きく、ヤング率は100GPa以上、線膨張係数は10ppm/K以下であることが望ましい。
また、金属ベース基板を構成する金属ベース部材又は回路パターンの部材はヤング率が低いほど応力低減効果が期待できる。金属ベース基板を構成するベース材の厚さは0.5mm〜6mm、チップ厚さは0.05mm〜0.5mmの範囲で本発明の効果が期待できる。枠型部材の厚さについては、解析と実験で基礎検討を行った結果よりチップ厚の２倍以上かつベース厚の1/3以上の厚みとすることで良好な応力低減効果が期待できる（図４参照。図中、ベース厚が１ｍｍと３ｍｍの場合の各一番上の行の半導体チップ応力値は、枠型部材が無い場合の値であり参考値である）。枠型部材とチップとの距離については、絶縁性と応力低減効果が両立される1.5mm〜5mm程度とすることが望ましい。
枠型部材にAlN、Al2O3など低熱膨張率の絶縁材料を使用した場合には、半導体チップを接合する際の基板に対しての当該半導体チップの位置決め機能（金属ベース基板上の回路パターンに対しての半導体チップの位置決め機能）を持たせることが可能である。
なお、上述のようなタック性（瞬間的な接着性）を持つペースト材料ではなく、後述の板はんだなどを使用する場合には以下の２つの理由で位置決め用の治具が必要となる。つまり、板はんだを用いて半導体チップの接合を行う場合、搬送時の振動等に起因する、加熱・搬送中のチップ位置ずれを防ぐため、半導体チップ位置決め用の治具を要する。これは、１）板はんだと半導体チップの設置位置決め、２）はんだ材が融点を越え溶融するまでの間のチップ材とはんだ材の位置ずれ防止のためである。
実際には、AlN、Al2O3などの低熱膨張率の絶縁材料からなる枠型部材を半導体チップの接合前に金属ベース基板へ接合しておくことで、応力低減効果に加えて、チップ位置決め効果を得ることができる。枠型部材のはんだ接合部厚みが半導体チップのはんだ接合部の厚み以下となるようにすることで、導電性材料である枠型部材のはんだ接合部が半導体チップと接触することを防ぎ、半導体チップの絶縁性も確保される。
また、半導体チップ及び半導体チップのはんだ接合部へ高い熱信頼性を要求する用途では、枠型部材もしくは半導体チップと枠型部材の双方を、銀ペーストの焼結により金属ベース基板へ接合することも可能である。はんだ材に比べ半導体チップの接合部が強固となることで、枠型部材による応力低減効果は高くなる。また、半導体チップも銀ペーストによって焼結接合されている場合、半導体チップ接合部を構成する材料のヤング率が高くなることで半導体チップへ発生する応力は高くなることが予想され、より効果的である。
本実施の形態では、金属ベース基板として絶縁樹脂層と回路パターンを金属ベース部材上に形成した金属ベース基板を使用しているが、半導体装置で一般的に使用されるセラミック基板へ金属ベース部材が接続されている構造へ適用することも可能である。この場合、セラミック基板が応力低減効果を果たすため、半導体チップ及び半導体チップのはんだ接合部へかかる熱応力はより小さくなる。
また、金属ベース基板として、絶縁樹脂層の上に熱を拡散するための金属ベース部材を設けた構造に本発明を適用することも可能である。金属ベース部材の上に絶縁樹脂層を形成し、その上面に回路パターンを設けた構造である金属ベース基板に対し、この構造においては半導体チップの下に樹脂層を介さずに線膨張係数が大きい金属ベース部材が配置されるため、本発明はより効果的である。
また、半導体チップとして、ＩＧＢＴ以外にＭＯＳＦＥＴを使用することも可能である。Siに代わる次世代半導体材料として期待されているSiCは、現行のSi半導体に比べより高温環境下での使用が可能である。高温環境下での使用により、チップへ生じる熱応力は増加するため、SiCが搭載された半導体装置に対して本発明はより効果的である。
また、半導体チップからの配線については、アルミニウムワイヤを用いる形式以外に、銅ワイヤ、リボンワイヤ、銅フレームを半導体チップ上へ直接接合する形式の場合にも同等の効果が期待できる。
また、封止材はゲルを用いることを説明したが、さらに高温での使用を可能とするゴム材、エポキシ系樹脂材を封止材として用いることも可能である。前述したように、半導体装置の使用温度が上昇した場合、チップへ生じる熱応力は増加するため、本発明はより効果的である。
実施の形態２．
図５は実施の形態２についての半導体装置の断面図である。金属ベース基板として、金属ベース部材に絶縁樹脂層４を介して回路パターン５が接着されたものを用いるが、この金属ベース基板中の金属ベース部材は溝を有する構造であり、低熱膨張材からなる枠型部材９が金属ベース部材の溝へ接合されている。また、図５では、ベース材として，放熱性に優れた銅またはアルミからなる溝を有する金属ベース部材中へ，低熱膨張材からなる枠型部材９が接合された金属ベース部材１を使用し、表面には熱伝導性絶縁接着層を介して銅を主とした金属よりなる回路パターン５が接着された金属ベース基板を用いている。
上述のような実施の形態２に示す半導体装置においては、金属ベース基板内部の金属ベース部材部分へ接合された低熱膨張率の材料が熱応力低減効果を発揮する。なお、チップの周囲へ低熱膨張率の材料で構成される枠型部材を接合しない点を除き、その他の構造は実施の形態１と同一であるため、その他の点については、詳しい説明は割愛する。
半導体装置を上記のような構造とすることで、金属ベース基板表面の回路パターンへ枠型部材を接合する場合に比べて、熱応力の低減効果をさらに高めることができる。また、金属ベース基板中での熱広がりを熱解析した結果、図５に示すように、熱拡散の影響が及ぶ領域外に枠型部材を配置することで、低熱膨張率の材料による半導体の放熱性への悪影響をなくすことができることがわかった。図５においては、熱広がり角が45度であると仮定している。また、図中、“Ａ”で示した領域は、半導体チップの金属ベース部材への投影面を示す。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 金属ベース部材、２ ケース端子、３ ケース、 ４ 絶縁樹脂層、５ 回路パターン、６ ＩＧＢＴ、７ ダイオード、８ はんだ接合部、９ 枠型部材、１０ アルミニウムワイヤ、１１ ゲル、１２ ソルダレジスト、１０１ 半導体装置。

Claims (4)

  1. 放熱用の金属ベース部材、
    該金属ベース部材上に配置された回路パターン、
    該回路パターン上に、はんだ接合部を介して接合された半導体チップ、
    該半導体チップ、あるいは前記金属ベース部材への前記半導体チップの投影面を囲むとともに、前記金属ベース部材よりも小さい線膨張係数を有する枠型部材、
    を備えたことを特徴とする半導体装置。
  2. 前記枠型部材は、前記回路パターン上に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記枠型部材は、前記金属ベース部材に埋め込まれ一体成型されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記枠型部材は、低熱膨張率の絶縁材料で構成され、かつタック性をもつペースト材料であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
JP2012196773A 2012-09-07 2012-09-07 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6095303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012196773A JP6095303B2 (ja) 2012-09-07 2012-09-07 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196773A JP6095303B2 (ja) 2012-09-07 2012-09-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014053441A true JP2014053441A (ja) 2014-03-20
JP6095303B2 JP6095303B2 (ja) 2017-03-15

Family

ID=50611651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196773A Expired - Fee Related JP6095303B2 (ja) 2012-09-07 2012-09-07 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6095303B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015022993A1 (ja) * 2013-08-16 2015-02-19 日本碍子株式会社 セラミック回路基板及び電子デバイス
WO2015022994A1 (ja) * 2013-08-16 2015-02-19 日本碍子株式会社 放熱回路基板及び電子デバイス
WO2016103436A1 (ja) * 2014-12-26 2016-06-30 三菱電機株式会社 半導体モジュール
WO2017006771A1 (ja) * 2015-07-06 2017-01-12 ローム株式会社 パワーモジュールおよびインバータ装置
WO2018154687A1 (ja) * 2017-02-23 2018-08-30 三菱電機株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327732A (ja) * 2003-04-24 2004-11-18 Kyocera Corp セラミック回路基板及び電気回路モジュール
JP2005203525A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 電力用半導体装置及び金属ベース板の製造方法
JP2006041256A (ja) * 2004-07-28 2006-02-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006228932A (ja) * 2005-02-17 2006-08-31 Matsushita Electric Ind Co Ltd 半導体パッケージ
JP2006294890A (ja) * 2005-04-12 2006-10-26 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2011253928A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP2012074591A (ja) * 2010-09-29 2012-04-12 Kyocera Corp 回路基板および電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327732A (ja) * 2003-04-24 2004-11-18 Kyocera Corp セラミック回路基板及び電気回路モジュール
JP2005203525A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 電力用半導体装置及び金属ベース板の製造方法
JP2006041256A (ja) * 2004-07-28 2006-02-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006228932A (ja) * 2005-02-17 2006-08-31 Matsushita Electric Ind Co Ltd 半導体パッケージ
JP2006294890A (ja) * 2005-04-12 2006-10-26 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2011253928A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP2012074591A (ja) * 2010-09-29 2012-04-12 Kyocera Corp 回路基板および電子装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015022994A1 (ja) * 2013-08-16 2017-03-02 日本碍子株式会社 放熱回路基板及び電子デバイス
US10147663B2 (en) 2013-08-16 2018-12-04 Ngk Insulators, Ltd. Ceramic circuit board and electronic device
US9460984B2 (en) 2013-08-16 2016-10-04 Ngk Insulators, Ltd. Heat dissipating circuit board and electronic device
JPWO2015022993A1 (ja) * 2013-08-16 2017-03-02 日本碍子株式会社 セラミック回路基板及び電子デバイス
WO2015022994A1 (ja) * 2013-08-16 2015-02-19 日本碍子株式会社 放熱回路基板及び電子デバイス
WO2015022993A1 (ja) * 2013-08-16 2015-02-19 日本碍子株式会社 セラミック回路基板及び電子デバイス
WO2016103436A1 (ja) * 2014-12-26 2016-06-30 三菱電機株式会社 半導体モジュール
US10211122B2 (en) 2014-12-26 2019-02-19 Mitsubishi Electric Corporation Semiconductor module including a case and base board
JPWO2016103436A1 (ja) * 2014-12-26 2017-04-27 三菱電機株式会社 半導体モジュール
WO2017006771A1 (ja) * 2015-07-06 2017-01-12 ローム株式会社 パワーモジュールおよびインバータ装置
EP3321962A4 (en) * 2015-07-06 2018-07-25 Rohm Co., Ltd. Power module and inverter device
JP2017017283A (ja) * 2015-07-06 2017-01-19 ローム株式会社 パワーモジュールおよびインバータ装置
US10748826B2 (en) 2015-07-06 2020-08-18 Rohm Co., Ltd. Power module and inverter equipment
WO2018154687A1 (ja) * 2017-02-23 2018-08-30 三菱電機株式会社 半導体装置
JPWO2018154687A1 (ja) * 2017-02-23 2019-11-14 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6095303B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
CN109314063B (zh) 电力用半导体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
CN108735692B (zh) 半导体装置
US10163752B2 (en) Semiconductor device
JP5607829B2 (ja) 半導体装置
JP5071719B2 (ja) 電力用半導体装置
US9991220B2 (en) Semiconductor device
JPWO2013175714A1 (ja) 半導体装置及びその製造方法
JP7158392B2 (ja) パワー半導体モジュール
US10468315B2 (en) Power module
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP2016018866A (ja) パワーモジュール
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2007012831A (ja) パワー半導体装置
JP2006066813A (ja) 半導体装置
US20150380331A1 (en) Semiconductor device
JP2015056638A (ja) 半導体装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JP4526125B2 (ja) 大電力用半導体装置
JP2015115382A (ja) 半導体装置
TW201803049A (zh) 半導體裝置的散熱結構
JPWO2014141346A1 (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
CN112530915A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170214

R151 Written notification of patent or utility model registration

Ref document number: 6095303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees