JP2011253928A - 電力半導体装置およびその製造方法 - Google Patents

電力半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011253928A
JP2011253928A JP2010126605A JP2010126605A JP2011253928A JP 2011253928 A JP2011253928 A JP 2011253928A JP 2010126605 A JP2010126605 A JP 2010126605A JP 2010126605 A JP2010126605 A JP 2010126605A JP 2011253928 A JP2011253928 A JP 2011253928A
Authority
JP
Japan
Prior art keywords
insulating substrate
heat sink
power semiconductor
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010126605A
Other languages
English (en)
Inventor
Masaaki Sato
正章 佐藤
Hiroshi Nishibori
弘 西堀
Kunihiro Yoshihara
邦裕 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010126605A priority Critical patent/JP2011253928A/ja
Publication of JP2011253928A publication Critical patent/JP2011253928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ヒートシンクを薄厚化することによって、絶縁基板下のはんだクラックの発生を抑制できるとともに、ヒートシンクの反りを抑えることができる電力半導体装置を提供することを目的とする。
【解決手段】本発明にかかる電力半導体装置は、電力半導体素子1が載置される絶縁基板2と、金属層であるはんだ5を介して絶縁基板2を搭載するヒートシンク3とを備え、ヒートシンク3は、絶縁基板2を搭載する第1領域の厚さが、第1領域を囲む、絶縁基板2を搭載しない第2領域の厚さより薄い。
【選択図】図1

Description

本発明は電力半導体装置およびその製造方法に関し、特に、絶縁基板をヒートシンクにはんだ付けしている構造において、電力半導体素子での発熱を絶縁基板とヒートシンクを通して放散させる電力半導体装置およびその製造方法に関する。
電力半導体素子がより高温下で使用される電力半導体装置は、電力半導体素子が載置される絶縁基板下のはんだクラックの発生が加速し、信頼性が低下しやすい問題を有している。
電力半導体装置の構成部材における線膨張係数は、はんだを介して絶縁基板を搭載するヒートシンクがCuである場合では16.8×10-6/K(Alの場合では23×10-6/K)であるのに対し、電力半導体素子が載置されるセラミック基材よりなる絶縁基板の線膨張係数は4〜7×10-6/Kであるため、温度変化によって、ヒートシンクと絶縁基板との線膨張係数差に起因する歪みが、絶縁基板下のはんだに影響し、また繰り返し温度変化が起こることにより金属疲労が促進され、絶縁基板下のはんだにクラックが発生する。
特開2008−277654号公報
温度の変化が大きいほど、はんだにかかる歪みの影響は大きくなり、はんだクラックの発生および、進展が加速される。今後、SiC等の高Tj(ジャンクション温度)対応の電力半導体装置を用いるにあたって、ますます大きな問題となる。
この問題を防止する方法の一つとして、絶縁基板と接続されるヒートシンクを薄くして、はんだにかかる歪みの影響を低減する方法があるが(特許文献1参照)、ヒートシンクの薄厚化によってヒートシンクに生じる反りが大きくなり、放熱フィンに電力半導体装置を取り付けた際の放熱性の低下や、絶縁基板であるセラミック基材の割れが発生するという問題があった。
この発明は上記の問題点を解消するためになされたもので、ヒートシンクを薄厚化することによって、絶縁基板下のはんだクラックの発生を抑制できるとともに、ヒートシンクの反りを抑えることができる電力半導体装置を提供することを目的とする。
本発明にかかる第1の電力半導体装置は、電力半導体素子が載置される絶縁基板と、金属層を介して前記絶縁基板を搭載するヒートシンクとを備え、前記ヒートシンクは、前記絶縁基板を搭載する第1領域の厚さが、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域の厚さより薄い。
また、本発明にかかる第2の電力半導体装置は、電力半導体素子が載置される絶縁基板と、金属層を介して前記絶縁基板を搭載するヒートシンクとを備え、前記ヒートシンクは、前記絶縁基板を搭載する第1領域と、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域との境界に、溝を備える。
また、本発明にかかる電力半導体装置の製造方法は、(a)電力半導体素子が載置される絶縁基板を用意する工程と、(b)ヒートシンクを用意する工程と、(c)前記絶縁基板を、金属層を介して前記ヒートシンクに搭載する工程とを備え、前記工程(b)において、前記ヒートシンクは、前記絶縁基板を搭載する第1領域の厚さが、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域の厚さより薄くなるように切削される。
本発明にかかる第1の電力半導体装置によれば、電力半導体素子が載置される絶縁基板と、金属層を介して前記絶縁基板を搭載するヒートシンクとを備え、前記ヒートシンクは、前記絶縁基板を搭載する第1領域の厚さが、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域の厚さより薄いことにより、絶縁基板とヒートシンクとを接続する金属層への歪みの影響が緩和され、また、第2領域が第1領域より厚いため、ヒートシンクの反りが低減される。
また、本発明にかかる第2の電力半導体装置によれば、電力半導体素子が載置される絶縁基板と、金属層を介して前記絶縁基板を搭載するヒートシンクとを備え、前記ヒートシンクは、前記絶縁基板を搭載する第1領域と、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域との境界に、溝を備えることにより、ヒートシンクの反りが緩和される。
また、本発明にかかる電力半導体装置の製造方法によれば、(a)電力半導体素子が載置される絶縁基板を用意する工程と、(b)ヒートシンクを用意する工程と、(c)前記絶縁基板を、金属層を介して前記ヒートシンクに搭載する工程とを備え、前記工程(b)において、前記ヒートシンクは、前記絶縁基板を搭載する第1領域の厚さが、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域の厚さより薄くなるように切削されることにより、絶縁基板とヒートシンクとを接続する金属層への歪みの影響が緩和され、また、第2領域が第1領域より厚いため、ヒートシンクの反りが低減される。
実施の形態1にかかる電力半導体装置の断面図である。 実施の形態1にかかる電力半導体装置の上面図である。 実施の形態2にかかる電力半導体装置の断面図である。 実施の形態2にかかる電力半導体装置の上面図である。 実施の形態3にかかる電力半導体装置の断面図である。 実施の形態3にかかる電力半導体装置の上面図である。 実施の形態3にかかる電力半導体装置の上面図である。 実施の形態3にかかる電力半導体装置の上面図である。 実施の形態4にかかる電力半導体装置の断面図である。 実施の形態4にかかる電力半導体装置の上面図である。 実施の形態4にかかる電力半導体装置の断面図である。 実施の形態1にかかる電力半導体装置のはんだクラック発生状況を表す図である。 実施の形態4にかかる電力半導体装置のヒートシンクの反りの変化量を現す図である。
<A.実施の形態1>
<A−1.構成>
以下、この発明の実施の形態1を図1〜2を用いて説明する。図1に示すように本発明にかかる電力半導体装置は、例えばCuから成るヒートシンク3と、ヒートシンク3上に金属層としてのはんだ5を介して搭載された絶縁基板2と、絶縁基板2上の回路パターン201と、回路パターン201とはんだ4を介して接続された電力半導体素子1とを備える。絶縁基板2は、例えばAl23のセラミック基材202と、セラミック基材202の裏面に形成された、例えばCuの裏面パターン203とを備える。
第1領域としての絶縁基板2搭載部に対応するヒートシンク3は薄く形成されており、第2領域としての絶縁基板2搭載部以外のヒートシンク3は、絶縁基板2搭載部と比較して相対的に厚くなっている。図2は、図1に示す電力半導体装置の平面図(上面図)である。
このように構成された電力半導体装置において、絶縁基板2搭載部のヒートシンク3を薄くすることにより、絶縁基板2の線膨張係数7×10-6/Kとヒートシンク3の線膨張係数16.8×10-6/Kとの差に起因する、温度変化時のはんだの歪みを低減することができ、絶縁基板2下のはんだ5のクラックの発生が減少される。
<A−2.動作>
図12に、ヒートシンク3の厚さを変えた場合で、電力半導体装置にH/Cサイクルを施した際の絶縁基板2下のはんだ5のクラックの発生状況を表す評価データを示す。縦軸ははんだクラック長の相対値を示し、横軸はH/Cサイクルのサイクル回数を示す。
図12に示すように、絶縁基板2搭載部に対応するヒートシンク3の厚さを薄くすることで、クラックの発生は抑制される。このとき、絶縁基板2搭載部以外のヒートシンク3を相対的に厚くしておくことによって、この厚い部分がフランジの役割をし、ヒートシンク3を薄くすることによる温度変化時のヒートシンク3の反りの増加を抑制することができる。
絶縁基板2搭載部のヒートシンク3を薄くする一手段としては、ヒートシンク3を切削することにより、絶縁基板2搭載部のヒートシンク3を薄く、絶縁基板2搭載部以外のヒートシンク3を厚くするものがある。
<A−3.効果>
本発明にかかる実施の形態1によれば、電力半導体装置において、電力半導体素子1が載置される絶縁基板2と、金属層であるはんだ5を介して絶縁基板2を搭載するヒートシンク3とを備え、ヒートシンク3は、絶縁基板2を搭載する第1領域としての絶縁基板2搭載部の厚さが、絶縁基板2搭載部を囲む、絶縁基板2を搭載しない第2領域としての絶縁基板2搭載部以外の厚さより薄いことで、絶縁基板2とヒートシンク3とを接続するはんだ5への歪みの影響が緩和され、また、ヒートシンクの反りが低減される。
また、本発明にかかる実施の形態1によれば、電力半導体装置の製造方法において、(a)電力半導体素子1が載置される絶縁基板2を用意する工程と、(b)ヒートシンク3を用意する工程と、(c)絶縁基板2を、金属層であるはんだ5を介してヒートシンク3に搭載する工程とを備え、工程(b)において、ヒートシンク3は、絶縁基板2を搭載する第1領域の厚さが、第1領域を囲む、絶縁基板2を搭載しない第2領域の厚さより薄くなるように切削されることで、絶縁基板2とヒートシンク3とを接続するはんだ5への歪みの影響が緩和され、また、ヒートシンク3の反りが低減される。また、切削によって製造するため、部品点数を増大させることがない。
<B.実施の形態2>
<B−1.構成>
以下、この発明の実施の形態2を図3〜4を用いて説明する。図3は薄い平板状部材である例えばCuのヒートシンク3上の絶縁基板2搭載部以外の箇所に、例えばFeの補強部材6を、ネジ7によってネジ締めしたものである。図4は図3の平面図(上面図)である。
図1と同様に絶縁基板2搭載部のヒートシンク3を薄く、絶縁基板2搭載部以外のヒートシンク3を厚くすることによって、絶縁基板2下のはんだ5のクラックの発生を抑制しつつ、ヒートシンク3の反りを抑えることができる。
また、補強部材6をヒートシンク3の材質Cuよりも線膨張係数の小さい例えばFe(線膨張係数12.1×10-6/K)、SUS、Moにすることで、反りの抑制効果を向上することができる。
<B−2.効果>
本発明にかかる実施の形態2によれば、電力半導体装置において、ヒートシンク3は、第1、第2領域に渡る平板状部材と、第2領域において平板状部材上に形成された補強部材6とを備えることで、絶縁基板2下のはんだ5のクラックの発生を抑制しつつ、ヒートシンク3の反りを抑えることができる。
また、部品加工コストや材料コストを低減でき、また、ヒートシンク3とは異種材料を用いることができる。
また、本発明にかかる実施の形態2によれば、電力半導体装置において、補強部材6は、金属部材であることで、ヒートシンク3の放熱性を損なうことなく、絶縁基板2下のはんだ5のクラックの発生を抑制しつつ、ヒートシンク3の反りを抑えることができる。また、放熱性も維持できる。
また、本発明にかかる実施の形態2によれば、電力半導体装置において、補強部材6の線膨張係数は、平板状部材の線膨張係数とは異なることで、適切な線膨張係数の補強部材6を選択し、ヒートシンク3の反りの程度によってその剛性を調節することができる。
<C.実施の形態3>
<C−1.構成>
以下、この発明の実施の形態3を図5〜8を用いて説明する。図5は薄いCuのヒートシンク3の絶縁基板2搭載部以外の箇所に、Cuよりも線膨張係数の大きい樹脂等の補強部材6を熱硬化型の接着剤8で接着したものである。図6は図5の平面図(上面図)である。なお、補強部材6として、Cuより線膨張係数の大きい金属部材を用いてもよい。
絶縁基板2搭載部のヒートシンク3を薄くすることで、絶縁基板2下のはんだ5のクラックの発生を抑制することができる。また高温下において、熱硬化型の接着剤8でヒートシンク3と補強部材6とを接着することで、接合時には線膨張係数の大きい補強部材6が大きく膨張し、その状態で常温まで冷やされると、ヒートシンク3と補強部材6との線膨張係数の差で下向きに凸の反りが発生する。このヒートシンク3を放熱フィンにネジ締めすることで、この反りは補正され放熱性の低下を防ぐことができる。
また、補強部材6に絶縁物である樹脂を用いることで、電力半導体素子1や回路パターン201との絶縁耐量を上げることができる。
さらに、以下に2つの変形例を示す。図7は図6の補強部材6に欠損領域として穴9を形成したもので、補強部材6に穴9を開けることで補強部材6の剛性を制御し、ヒートシンク3の反りを制御することができる。
図8は図6の補強部材6の中央の幅を細くしたもので、欠損領域として、補強部材6の中央の幅を細くする(切り欠け部分を形成する)ことで補強部材6の剛性を制御し、ヒートシンク3の反りを制御することができる。
<C−2.効果>
本発明にかかる実施の形態3によれば、電力半導体装置において、補強部材6の線膨張係数は、平板状部材の線膨張係数とは異なることで、線膨張係数が補強部材6の方が大きい場合、高温下で接合され常温に冷やされることで下向きに凸の反りが発生し、さらにこのヒートシンク3を放熱フィンにネジ締めすることで、この反りは補正され放熱性の低下を防ぐことができる。
また、本発明にかかる実施の形態3によれば、電力半導体装置において、補強部材6には、欠損領域が形成されることで、補強部材6の剛性を制御し、ヒートシンク3の反りを制御することができる。
また、本発明にかかる実施の形態3によれば、電力半導体装置において、欠損領域は、平面視において穴9又は切り欠け部分が形成された領域であることで、補強部材6の剛性を制御し、ヒートシンク3の反りを制御することができる。
<D.実施の形態4>
<D−1.構成>
以下、この発明の実施の形態4を図9〜11を用いて説明する。図9は薄いCuのヒートシンク3の絶縁基板2搭載部周囲に溝10が形成されているものである。すなわち、絶縁基板2を搭載する第1領域を囲む第2領域との境界に、溝10が形成されている。図10は図9の平面図(上面図)である。
絶縁基板2搭載部のヒートシンク3を薄くすることで、絶縁基板2下のはんだ5のクラックの発生を抑制することができる。また、溝10を形成することでヒートシンク3の反りを、絶縁基板2搭載部と絶縁基板2搭載部以外とで分けることができ、ヒートシンク3の反りを低減することができる。
さらに、以下に変形例を示す。図11は図9の絶縁基板2搭載部周囲の溝10をヒートシンク3の表面および裏面に形成したものである。ヒートシンク3の表面および裏面に溝10を形成することで、溝10で発生するヒートシンク3の反りを低減することができる。
<D−2.動作>
図13に、ヒートシンク3の厚さを変えた場合で、溝10を形成した場合と溝10を形成していない場合の、温度上昇時のヒートシンク3の反りの変化量を表す評価データを示す。縦軸は反り変化量の相対値を示し、横軸は温度変化量を示す。
図13に示すように、どちらの厚さの場合(3mm、4mm)でも、溝10を設けた方が反り変化量が減少していることが分かる。
<D−3.効果>
本発明にかかる実施の形態4によれば、電力半導体装置において、電力半導体素子1が載置される絶縁基板2と、金属層であるはんだ5を介して絶縁基板2を搭載するヒートシンク3とを備え、ヒートシンク3は、絶縁基板2を搭載する第1領域と、第1領域を囲む、絶縁基板2を搭載しない第2領域との境界に、溝10を備えることで、ヒートシンク3の反りを、絶縁基板2搭載部である第1領域と絶縁基板2搭載部以外である第2領域とで分けることができ、ヒートシンク3の反りを低減することができる。
また、本発明にかかる実施の形態4によれば、電力半導体装置において、溝10は、ヒートシンク3の表面と裏面とにそれぞれ備えられることで、溝10部分での特定方向への反りの発生を低減することができる。
1 半導体素子、2 絶縁基板、3 ヒートシンク、4,5 はんだ、6 補強部材、7 ネジ、8 接着剤、9 穴、10 溝、201 回路パターン、202 セラミック基材、203 裏面パターン。

Claims (9)

  1. 電力半導体素子が載置される絶縁基板と、
    金属層を介して前記絶縁基板を搭載するヒートシンクとを備え、
    前記ヒートシンクは、前記絶縁基板を搭載する第1領域の厚さが、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域の厚さより薄い、
    電力半導体装置。
  2. 前記ヒートシンクは、前記第1、第2領域に渡る平板状部材と、前記第2領域において前記平板状部材上に形成された補強部材とを備える、
    請求項1に記載の電力半導体装置。
  3. 前記補強部材は、金属部材である、
    請求項2に記載の電力半導体装置。
  4. 前記補強部材の線膨張係数は、前記平板状部材の線膨張係数とは異なる、
    請求項2または3に記載の電力半導体装置。
  5. 前記補強部材には、欠損領域が形成される、
    請求項2〜4のいずれかに記載の電力半導体装置。
  6. 前記欠損領域は、平面視において穴又は切り欠け部分が形成された領域である、
    請求項2〜5のいずれかに記載の電力半導体装置。
  7. 電力半導体素子が載置される絶縁基板と、
    金属層を介して前記絶縁基板を搭載するヒートシンクとを備え、
    前記ヒートシンクは、前記絶縁基板を搭載する第1領域と、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域との境界に、溝を備える、
    電力半導体装置。
  8. 前記溝は、前記ヒートシンクの表面と裏面とにそれぞれ備えられる、
    請求項7に記載の電力半導体装置。
  9. (a)電力半導体素子が載置される絶縁基板を用意する工程と、
    (b)ヒートシンクを用意する工程と、
    (c)前記絶縁基板を、金属層を介して前記ヒートシンクに搭載する工程とを備え、
    前記工程(b)において、前記ヒートシンクは、前記絶縁基板を搭載する第1領域の厚さが、前記第1領域を囲む、前記絶縁基板を搭載しない第2領域の厚さより薄くなるように切削される、
    電力半導体装置の製造方法。
JP2010126605A 2010-06-02 2010-06-02 電力半導体装置およびその製造方法 Pending JP2011253928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010126605A JP2011253928A (ja) 2010-06-02 2010-06-02 電力半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010126605A JP2011253928A (ja) 2010-06-02 2010-06-02 電力半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011253928A true JP2011253928A (ja) 2011-12-15

Family

ID=45417632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010126605A Pending JP2011253928A (ja) 2010-06-02 2010-06-02 電力半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011253928A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053441A (ja) * 2012-09-07 2014-03-20 Mitsubishi Electric Corp 半導体装置
JP2021086924A (ja) * 2019-11-28 2021-06-03 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053441A (ja) * 2012-09-07 2014-03-20 Mitsubishi Electric Corp 半導体装置
JP2021086924A (ja) * 2019-11-28 2021-06-03 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板及びその製造方法
JP7415486B2 (ja) 2019-11-28 2024-01-17 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP5602095B2 (ja) 半導体装置
JP6356550B2 (ja) 半導体装置およびその製造方法
JP6199397B2 (ja) 半導体装置およびその製造方法
JP6327140B2 (ja) 電子装置
JP2016146427A (ja) 半導体装置
JPWO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JPWO2007026547A1 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
WO2013125474A1 (ja) 半導体装置とその製造方法
JP2012119597A (ja) 半導体装置及びその製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2014187088A (ja) パワー半導体装置の製造方法、パワー半導体装置
JP6391527B2 (ja) パワー半導体モジュール
WO2012108073A1 (ja) 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP2019067801A (ja) 放熱部品付きパワーモジュール
JP2011253928A (ja) 電力半導体装置およびその製造方法
JP6232697B2 (ja) パワーモジュール
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2007027261A (ja) パワーモジュール
JP2012054487A (ja) 電子装置
JP2010027953A (ja) 半導体装置
JP5268994B2 (ja) 半導体モジュールとその製造方法
KR102156148B1 (ko) 대면적 반도체 다이들을 위한 낮은 열응력 패키지
Xu et al. Thermal performance and reliability management for novel power electronic packaging using integrated base plate
JP7063559B2 (ja) ベース板及びパワーモジュール