JP2914409B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2914409B2 JP2914409B2 JP3324875A JP32487591A JP2914409B2 JP 2914409 B2 JP2914409 B2 JP 2914409B2 JP 3324875 A JP3324875 A JP 3324875A JP 32487591 A JP32487591 A JP 32487591A JP 2914409 B2 JP2914409 B2 JP 2914409B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal plate
- hole
- chip
- solder
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は双方向性ダイオードなど
を実施対象としたプレーナ形半導体素子、特にその外付
け端子板の構造に関する。
を実施対象としたプレーナ形半導体素子、特にその外付
け端子板の構造に関する。
【０００２】
【従来の技術】まず、図２に頭記した双方向性ダイオー
ドの従来における組立構造を示す。図において、１はプ
レーナ形のダイオードチップ（半導体チップ）、１ａは
チップ１の電極面を除いてその表面周域を被覆した酸化
シリコンの保護膜、２はチップ１の上下電極面に半田３
で接合した外付け端子板である。
ドの従来における組立構造を示す。図において、１はプ
レーナ形のダイオードチップ（半導体チップ）、１ａは
チップ１の電極面を除いてその表面周域を被覆した酸化
シリコンの保護膜、２はチップ１の上下電極面に半田３
で接合した外付け端子板である。
【０００３】
【発明が解決しようとする課題】ところで、前記構造の
半導体素子において、チップ１の電極面に外付け端子板
２の半田付け部４を半田付けする際に、半田３の量が適
量よりも多かったりすると適正な半田フィレットが形成
されず、図２の点線で表すように端子板２により押し出
された余分な溶融半田が電極面の領域を越えてチップ１
の保護膜１ａの表面に大きくはみ出し、最悪な場合には
チップ１の外周縁にまで達して電極間のショートを引き
起こすことがあり、このことが製品の良品率低下の大き
な原因になっている。
半導体素子において、チップ１の電極面に外付け端子板
２の半田付け部４を半田付けする際に、半田３の量が適
量よりも多かったりすると適正な半田フィレットが形成
されず、図２の点線で表すように端子板２により押し出
された余分な溶融半田が電極面の領域を越えてチップ１
の保護膜１ａの表面に大きくはみ出し、最悪な場合には
チップ１の外周縁にまで達して電極間のショートを引き
起こすことがあり、このことが製品の良品率低下の大き
な原因になっている。
【０００４】本発明は上記の点にかんがみなされたもの
であり、その目的は双方向性ダイオードなどを対象に、
前記した端子板の半田付け時の組立不良を回避して半導
体チップと端子板との間に適正な半田フィレットが形成
できるようにした半導体素子を提供することにある。
であり、その目的は双方向性ダイオードなどを対象に、
前記した端子板の半田付け時の組立不良を回避して半導
体チップと端子板との間に適正な半田フィレットが形成
できるようにした半導体素子を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体素子においては、半導体チップの表
面に電極面を残してその周域を保護膜で覆い、かつ電極
面に外付け端子板の半田付け部の一方面を半田付けして
なるプレーナ形の半導体素子において、外付け端子板の
前記半田付け部に穴を開口し、更に開口した該穴の周域
が他方面側に向けて窪んだ凹状の錐面をなしているもの
とする。
に、本発明の半導体素子においては、半導体チップの表
面に電極面を残してその周域を保護膜で覆い、かつ電極
面に外付け端子板の半田付け部の一方面を半田付けして
なるプレーナ形の半導体素子において、外付け端子板の
前記半田付け部に穴を開口し、更に開口した該穴の周域
が他方面側に向けて窪んだ凹状の錐面をなしているもの
とする。
【０００６】
【０００７】
【作用】上記した穴あきの外付け端子板を用いて半導体
チップに半田付けすると、余剰の溶融半田は凹状の錐面
を這い上がりながら端子板の半田付け部に開口した穴を
通じてその半田付け部とは反対側に吸い上げられ溢れ出
るようになる。したがって、余剰の半田が半導体チップ
の電極面を越えて外周域側の保護膜上に大きくはみ出す
ことがなくなる。しかも、端子板の開口穴を通じてその
半田付け部とは反対側にはみ出した半田は投錨効果によ
り端子板との間を強力に結合するように働く。
チップに半田付けすると、余剰の溶融半田は凹状の錐面
を這い上がりながら端子板の半田付け部に開口した穴を
通じてその半田付け部とは反対側に吸い上げられ溢れ出
るようになる。したがって、余剰の半田が半導体チップ
の電極面を越えて外周域側の保護膜上に大きくはみ出す
ことがなくなる。しかも、端子板の開口穴を通じてその
半田付け部とは反対側にはみ出した半田は投錨効果によ
り端子板との間を強力に結合するように働く。
【０００８】
【実施例】以下本発明の実施例を図１に基づいて説明す
る。なお、図中で図２に対応する同一部材には同じ符号
が付してある。図１において、ダイオードチップ１の上
下両電極面に半田付けされる外付け端子板２の半田付け
部４には穴２ａが開口しており、かつ該穴２ａの周域で
は端子板の板面が半田付け部とは反対側へ向けて窪むよ
うに錐面２ｂをなしている。なお、前記の穴２ａは図示
例では丸穴であるが角穴として実施することもできる。
る。なお、図中で図２に対応する同一部材には同じ符号
が付してある。図１において、ダイオードチップ１の上
下両電極面に半田付けされる外付け端子板２の半田付け
部４には穴２ａが開口しており、かつ該穴２ａの周域で
は端子板の板面が半田付け部とは反対側へ向けて窪むよ
うに錐面２ｂをなしている。なお、前記の穴２ａは図示
例では丸穴であるが角穴として実施することもできる。
【０００９】そして、前記の穴あき端子板２をダイオー
ドチップ１の電極面に当てがって半田付けを行うと、余
剰の溶融半田は錐面２ｂを這い上がって中央の穴２ａよ
り端子板２の半田付け部とは反対側に逃げるので、チッ
プの外周域を覆った保護膜１ａの上には殆どはみ出すこ
とがない。これにより、チップ１の電極面と端子板２の
半田付け部４との間には図示のように適正な半田フィレ
ットが形成される。また、前記の穴２ａを通じて端子板
２の半田付け部とは反対側に吸い上げられ溢れ出た半田
３は投錨効果により端子板１との間をより一層強力に結
合する。
ドチップ１の電極面に当てがって半田付けを行うと、余
剰の溶融半田は錐面２ｂを這い上がって中央の穴２ａよ
り端子板２の半田付け部とは反対側に逃げるので、チッ
プの外周域を覆った保護膜１ａの上には殆どはみ出すこ
とがない。これにより、チップ１の電極面と端子板２の
半田付け部４との間には図示のように適正な半田フィレ
ットが形成される。また、前記の穴２ａを通じて端子板
２の半田付け部とは反対側に吸い上げられ溢れ出た半田
３は投錨効果により端子板１との間をより一層強力に結
合する。
【００１０】
【発明の効果】以上述べたように本発明の構成によれ
ば、プレーナ形の半導体チップに外付け端子板を半田付
けする際に半田がチップの電極面を越えてチップ外周域
の保護膜上に大きくはみ出ることがなく、これによりシ
ョートなどの原因になる組立不良を回避して製品の良品
率向上に大きく寄与できる。更に、外付け端子板の半田
付け部の錐面により半田が這い上がるため、投錨効果が
高められ端子板とチップとのより一層協力な結合が得ら
れる。
ば、プレーナ形の半導体チップに外付け端子板を半田付
けする際に半田がチップの電極面を越えてチップ外周域
の保護膜上に大きくはみ出ることがなく、これによりシ
ョートなどの原因になる組立不良を回避して製品の良品
率向上に大きく寄与できる。更に、外付け端子板の半田
付け部の錐面により半田が這い上がるため、投錨効果が
高められ端子板とチップとのより一層協力な結合が得ら
れる。
【図１】本発明の実施例による半導体素子の組立構造を
示すものであり、（ａ）は断面図、（ｂ）は平面図
示すものであり、（ａ）は断面図、（ｂ）は平面図
【図２】従来における半導体素子の組立構造の断面図
１ ダイオードチップ（半導体チップ） １ａ 保護膜 ２ 端子板 ２ａ 穴 ２ｂ 錐面 ３ 半田 ４ 半田付け部
Claims (2)
- 【請求項１】半導体チップの表面に電極面を残してその
周域を保護膜で覆い、かつ電極面に外付け端子板の半田
付け部の一方面を半田付けしてなるプレーナ形の半導体
素子において、外付け端子板の前記半田付け部に穴を開
口し、更に開口した該穴の周域が他方面側に向けて窪ん
だ凹状の錐面をなしていることを特徴とする半導体素
子。 - 【請求項２】請求項１記載の半導体素子において半導体
チップが双方向性ダイオードであることを特徴とする半
導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324875A JP2914409B2 (ja) | 1991-12-10 | 1991-12-10 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324875A JP2914409B2 (ja) | 1991-12-10 | 1991-12-10 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160316A JPH05160316A (ja) | 1993-06-25 |
| JP2914409B2 true JP2914409B2 (ja) | 1999-06-28 |
Family
ID=18170613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3324875A Expired - Lifetime JP2914409B2 (ja) | 1991-12-10 | 1991-12-10 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914409B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5217014B2 (ja) * | 2008-01-15 | 2013-06-19 | 日産自動車株式会社 | 電力変換装置およびその製造方法 |
| JP2012069640A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置及び電力用半導体装置 |
| JP6316221B2 (ja) * | 2015-01-30 | 2018-04-25 | 三菱電機株式会社 | 半導体装置 |
| JP2017079228A (ja) * | 2015-10-19 | 2017-04-27 | 株式会社三社電機製作所 | 半導体素子用端子 |
-
1991
- 1991-12-10 JP JP3324875A patent/JP2914409B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05160316A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313520B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH03169062A (ja) | 半導体装置 | |
| US6833512B2 (en) | Substrate board structure | |
| JP2914409B2 (ja) | 半導体素子 | |
| JP2804146B2 (ja) | リードフレームおよび半導体装置 | |
| JP3728813B2 (ja) | 電子部品 | |
| JPH05335437A (ja) | 半導体装置 | |
| JP2501406B2 (ja) | 半導体装置 | |
| JP2963278B2 (ja) | ネットワーク素子 | |
| JPH0590477A (ja) | 半導体集積回路装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPH0795580B2 (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2739797B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2562773Y2 (ja) | 半導体集積回路素子 | |
| JPS62166552A (ja) | 電子部品のパツケ−ジ構造 | |
| JPH0697346A (ja) | 半導体装置 | |
| JPH05291460A (ja) | 樹脂封止型半導体フラットパッケージ | |
| JPH0538907U (ja) | 集積回路パツケージ | |
| JPH0531226U (ja) | ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板 | |
| JPH08306744A (ja) | 電子部品 | |
| JPH03211865A (ja) | 半導体のリード | |
| JPH09260998A (ja) | 弾性表面波装置 | |
| JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 | |
| JPS60167347U (ja) | 半導体装置 |