JP2000183113A - 集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法 - Google Patents

集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法

Info

Publication number
JP2000183113A
JP2000183113A JP11301872A JP30187299A JP2000183113A JP 2000183113 A JP2000183113 A JP 2000183113A JP 11301872 A JP11301872 A JP 11301872A JP 30187299 A JP30187299 A JP 30187299A JP 2000183113 A JP2000183113 A JP 2000183113A
Authority
JP
Japan
Prior art keywords
plate
feed line
connection
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11301872A
Other languages
English (en)
Other versions
JP3671123B2 (ja
Inventor
Nicolas Changey
ニコラ・シヤンジエ
Alain Petitbon
アラン・プテイボン
Sophie Crouzy
ソフイー・クルジー
Eric Ranchy
エリツク・ランシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alstom Holdings SA
Original Assignee
Alstom Holdings SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alstom Holdings SA filed Critical Alstom Holdings SA
Publication of JP2000183113A publication Critical patent/JP2000183113A/ja
Application granted granted Critical
Publication of JP3671123B2 publication Critical patent/JP3671123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 集積回路ウエハに取り付けられた絶縁ゲート
型バイポーラトランジスタチップを電気接続する方法を
提供する。 【解決手段】 本方法は、エミッタ電極およびゲートコ
ントロール電極（２６、２８）を、チップの対応する接
続位置（１４、１６）に接合することからなる。エミッ
タ電極（２６）の少なくともいくつかが、その大きな面
のひとつに、対応する接続位置に接合される接続パッド
を規定する突き出た部分を有する導電材料のプレート
（２０）の形態で、単一の部品に作製される。。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路ウエハに
取り付けられた、絶縁ゲート型バイポーラトランジスタ
（ＩＧＢＴ）チップを電気接続する方法に関する。
【０００２】
【従来の技術】従来、そのような方法は、チップの対応
する接続位置に、コレクタ電極、エミッタ電極およびゲ
ートコントロール電極をはんだ付けすることから成る。
【０００３】一般に、そのような電極は、電力供給源に
それぞれのトランジスタのゲートおよびエミッタを電気
接続する導電ワイヤから成り、それらのワイヤは、ゲー
トおよびエミッタに超音波接合される。
【０００４】
【発明が解決しようとする課題】ＩＧＢＴチップを接続
するその技術には、多くの欠点がある。
【０００５】まず、集積回路ウエハの大きい面の１つに
はんだ付けされるワイヤがあるため、その面においてウ
エハを冷却する手段を使用できず、したがって、チップ
の数を増加させると、エミッタの供給電流が対応して増
加し、発散される熱量が増すので、ウエハに取り付ける
ことができるチップの数が制限される。
【０００６】さらに、接合領域では、互いに接触してい
る材料が、異なった膨張係数を一般に有していて、電極
を破損する可能性のある必ずしも無視できるとは限らな
い機械的な応力を発生させる。
【０００７】本発明の目的は、それらの欠点を克服する
ことである。
【０００８】
【課題を解決するための手段】したがって、本発明は、
チップの対応する接続位置に、コレクタ電極、エミッタ
電極およびゲートコントロール電極をはんだ付けするこ
とからなる、集積回路ウエハに取り付けられた絶縁ゲー
ト型バイポーラトランジスタチップを電気接続する方法
であって、少なくともいくつかのエミッタ電極が、対応
する接続位置にはんだ付けされる接続パッドを規定する
突き出ている部品をその大きい面の１つに有する、導電
材料のプレートの形態の単一の部品に作られることを特
徴とする方法に関する。
【０００９】さらに、本発明による電気接続方法は、個
々にまたは技術的に可能な組み合わせで、以下の特徴を
１つ以上有することができる。
【００１０】接続位置が金属層、特にアルミニウムで覆
われており、電極の接続位置を還元するステップと、抗
酸化材料の層を還元された接続位置に付着させるステッ
プと、はんだを接続位置に付着させるステップと、突き
出ている部品を接続位置に付けるよう、前記プレートを
集積回路ウエハに付着させるステップと、プレートとウ
エハをリフローオーブンに置くステップとを、エミッタ
電極をはんだ付けする前に含む。
【００１１】抗酸化材料が、ニッケル、クロム、金、ま
たはそれらの合金から選択される。
【００１２】還元ステップが、ウエハを硝酸処理するこ
とから成る。
【００１３】エミッタ電極を作製中に、ゲート電極を通
過させるための、電気絶縁材を挿入した穴を単一の部品
に作る。
【００１４】エミッタ電極を作製中に、給電線路と結合
されプレートの他の部分から絶縁される突き出ているパ
ッドを、前記プレートに形成することによってゲートコ
ントロール電極を作製し、該パッドが対応する接続位置
にはんだ付けされる。
【００１５】前記プレートが、陽極酸化された金属、特
にアルミニウムから成り、ゲートコントロール電極を形
成するパッドの陽極酸化された面を覆う導電層を金属化
によって形成するステップと、プレートの陽極酸化され
た面を金属化することによって、給電線路を形成するス
テップと、金属化された給電線路を埋めるステップと、
抗酸化材料の層をパッドに付着するステップとから成る
複数のステップからゲートコントロール電極が作製され
る。
【００１６】給電線路を形成することから成るステップ
に続いて、金属層を給電線路に付着させる。
【００１７】金属化された給電線路を埋めることから成
るステップが、給電線路を陽極酸化することから成る。
【００１８】添付の図面を参照して、単に例示として与
えられる以下の記載により、別の特徴と利点が明らかに
なるだろう。
【００１９】
【発明の実施の形態】図１は、全般的に参照符号１０に
よって表される集積回路ウエハを示す。
【００２０】該ウエハは、絶縁ゲート型バイポーラトラ
ンジスタチップ（図示されず）が従来の技術によって作
られるシリコンウエハから作られる従来のタイプのウエ
ハから成る。
【００２１】ウエハ１０は、下層のシリコンを絶縁する
よう、ウエハ１０の大きな面の１つの大部分を覆ってい
る、例えば、ポリアミドからなるパッシベーション層１
２を有する。
【００２２】パッシベーション層１２の途切れた領域
は、エミッタ電極を接続するための１４などの一組の接
続位置と、ゲートコントロール電極を接続するための接
続位置１６とを定める。
【００２３】従来のように、下層のシリコンを保護する
ために、接続位置１４および１６は、アルミニウムの層
で覆われる。
【００２４】ウエハ１０の裏側の大きな面には、コレク
タ電極を構成する金属プレート１８が備えられる。
【００２５】また、図２および３を参照すると、エミッ
タ電極およびゲートコントロール電極は、導電材料のプ
レート、例えば、アルミニウムのプレートの形態で単一
の部品２０に作られる。
【００２６】本発明への使用に適したいかなる他のタイ
プの材料からでもプレート２０を作ることができるが、
以下の記載では、耐酸化性をもたせるべく陽極酸化され
ているアルミニウム、すなわち、アルミナの外層２２
（図２および３）を有しているアルミニウムでそのプレ
ートが作られていると仮定される。
【００２７】集積回路ウエハ１０に面している、プレー
ト２０の大きな面２４は、２６および２８などの１組の
接続パッドを有する。接続パッド２６の内のいくつかの
パッドが、エミッタ電極を構成し、その残りの接続パッ
ド２８が、ゲートコントロール電極を構成する。それら
の接続パッドは、ウエハ１０に作られた接続位置１４お
よび１６にはんだ付けされる。
【００２８】一部は明確にするために誇張されている
が、図３から６を参照して、プレート２０の作製プロセ
スを詳細に記述する。
【００２９】まず、図３を参照して、第１の作製段階
は、その大きな面２４の１つに、エミッタ電極を形成す
る接続パッド２６と、ゲートコントロール電極を形成す
る接続パッド２８とを有する陽極酸化されたアルミニウ
ムのプレート２０を形成することである。
【００３０】上述のように、プレート２０は、該プレー
トを不活性にするよう、アルミナの陽極酸化されたパッ
シベーション層２２で外部を覆われている。
【００３１】次に、ゲートコントロール電極を形成する
パッド２８のための給電線路３０を形成するよう、その
パッシベーション層２２が局部的に金属化され、その給
電線路３０がパッド２８を覆う。
【００３２】導電体にするようにアルミニウムを改質す
るために、例えば、そのパッシベーション層２２を構成
するアルミナを表面分解できるエキシマレーザ、または
紫外線レーザを使ってその給電線路３０を作る。
【００３３】次のステップでは、外部から給電線路３０
を電気的に絶縁するために該給電線路を埋めるよう、該
給電線路を陽極酸化する。
【００３４】したがって、図４に示されるように、給電
線路３０がアルミナ層３２で覆われているプレート２０
が得られる。
【００３５】変形実施形態として、給電線路３０にはア
ルミニウムの厚さが十分保持されているが、給電線路３
０を形成した後陽極酸化できるほど、パッシベーション
層２２の厚さが十分ではないとき、陽極酸化されるパッ
シベーション層２２を金属化するステップの後、陽極酸
化の前に、アルミニウム層を付着する。
【００３６】次に、下層のアルミニウムを露出させるよ
う、プレート２０は、接続パッド２６および２８を機械
加工する段階を受ける。したがって、給電線路を構成
し、ゲートコントロールパッド２８を覆う金属層が、陽
極酸化によって得られた２つの電気絶縁層の間に広が
る、図５に示すプレート２０が得られる。
【００３７】最後のステップは、さらに、接続パッドを
接続位置１４および１６（図１）にはんだ付けできる抗
酸化材料の層３４で接続パッド２６および２８を覆うこ
とから成る。
【００３８】例えば、抗酸化材料の層は、ニッケル、ク
ロム、金、またはそれらの金属の合金から成る。
【００３９】このようにして得られた、図６に示すプレ
ート２０は、ＩＧＢＴチップエミッタに電流を供給する
目的で、対応する接続位置１４にはんだ付けされる１組
の一体化された接続パッド２６と、対応する接続位置１
６にはんだ付けされるゲートコントロール電極を構成す
る接続パッド２８とを有している。
【００４０】そのゲートコントロールパッド２８は、陽
極酸化された層２２および３２によってプレート２０の
他の部分から絶縁され、第２の陽極酸化された層３２に
よって自身がプレート２０の他の部分から絶縁されてい
る給電線路３０と結合される。
【００４１】集積回路ウエハ１０にプレート２０をはん
だ付けするために、例えば、望ましくは、３０秒間、ウ
エハ１０を硝酸溶につけることによって、接続位置１４
および１６をまず還元すべきである。
【００４２】抗酸化材料の層が、例えば、プレート２０
の接続パッド２６および２８の酸化を防止できるよう使
用される材料と同じ材料、すなわち、ニッケル、クロ
ム、金または、それらの合金の層が、還元された接続位
置１４および１６に付着される。
【００４３】そして、はんだ付けプリフォーム、例え
ば、ＳｎＰｂＡｇからなるプリフォームが接続位置１４
および１６に付着される。
【００４４】プレート２０の接続パッド２６および２８
を集積回路ウエハ１０の対応する接続位置１４および１
６に押し付けるように、プレート２０をウエハ１０の上
に置いた後に、アセンブリをはんだ付けする目的のため
に、それらを組み合わせたものをオーブン内に置く。
【００４５】好ましくは、プレート２０を集積回路ウエ
ハ１０にはんだ付けするときに同時に、コレクタ電極を
構成する金属プレート１８をはんだ付けすることに注意
すべきである。
【００４６】理解できるように、エミッタ電極が単一部
品に作られ、かつ、ゲートコントロール電極をプレート
と一体化する可能性を保ちながら、他の部分から絶縁さ
れているので、記載した本発明によって、ＩＧＢＴチッ
プのエミッタに数百アンペアまでの比較的大電流を供給
することができる。
【００４７】しかしながら、変形形態として、図７に示
されるように、電極（図示されない）が通過できるよ
う、電気絶縁材料を挿入した孔３６をプレート２０に作
ることによって、エミッタ電極から離れているゲートコ
ントロール電極をはんだ付けするためのアクセスを提供
することができる。
【００４８】上述のプレートの記載から理解できるよう
に、接続パッド２６および２８の裏側のプレート２０の
大きい面に、適切な冷却手段を備えることができて、し
たがって、プレート２０に比較的大きい供給電流を流す
ことができるので、ウエハ１０と一体化されるチップの
数を大幅に増加させることができる。
【００４９】例えば、冷却剤、例えば、脱イオン水が循
環されるチャンネル形態で冷却手段を構成できる。
【００５０】最後に注目すべきは、市販の集積回路ウエ
ハに、エミッタ電極およびゲートコントロール電極を形
成するプレートをはんだ付けすることができることであ
る。
【００５１】本発明は、記載した実施形態に限定されな
い。実際に、別の技術を使って、特に、適切な電気絶縁
被覆を付着することによって、給電線路のいずれかの側
に広がる絶縁層を作製できる。
【図面の簡単な説明】
【図１】ＩＧＢＴトランジスタと、エミッタ電極および
ゲートコントロール電極を定めるプレートとを備えた集
積回路ウエハの概略透視図である。
【図２】図１のプレートの平面２−２の断面図である。
【図３】ゲートコントロール電極およびエミッタ電極を
作製する様々なステップを示す、図１のプレートの平面
３−３の断面図である。
【図４】ゲートコントロール電極およびエミッタ電極を
作製する様々なステップを示す、図１のプレートの平面
３−３の断面図である。
【図５】ゲートコントロール電極およびエミッタ電極を
作製する様々なステップを示す、図１のプレートの平面
３−３の断面図である。
【図６】ゲートコントロール電極およびエミッタ電極を
作製する様々なステップを示す、図１のプレートの平面
３−３の断面図である。
【図７】図１のプレートの別の実施形態の概略透視図で
ある。
【符号の説明】
１０ 集積回路ウエハ １２ パッシベーション層 １４、１６ 接続位置 １８ 金属プレート ２０ プレート ２６ パッド ２８ ゲートコントロール電極 ２２ 電気絶縁層 ３０ 給電線路 ３２ 第２の電気絶縁層 ３４ 抗酸化材料の層
フロントページの続き (72)発明者 ソフイー・クルジー フランス国、91440・ビユール−シユール −イベツト、ビラ・ベラビユー、６ (72)発明者 エリツク・ランシー フランス国、94800・ビルジユイツフ、リ ユ・ジヤン・ジヨレス、12・ビス

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 チップの対応する接続位置（１４、１
    ６）にコレクタ電極、エミッタ電極およびゲートコント
    ロール電極（２６、２８）をはんだ付けすることからな
    る、集積回路ウエハ（１０）に取り付けられた絶縁ゲー
    ト型バイポーラトランジスタチップを電気接続する方法
    であって、少なくともいくつかのエミッタ電極（２６）
    が、対応する接続位置にはんだ付けされる接続パッドを
    規定する突き出ている部品をその大きい面の１つに有す
    る、導電材料のプレート（２０）の形態の単一の部品に
    作られることを特徴とする方法。
  2. 【請求項２】 接続位置（１４、１６）が金属層、特に
    アルミニウムで覆われており、 電極の接続位置（１４、１６）を還元するステップと、 抗酸化材料の層を還元された接続位置に付着させるステ
    ップと、 はんだを接続位置に付着させるステップと、 突き出ている部品を接続位置に付けるよう、前記プレー
    ト（２０）を集積回路ウエハ（１０）に付着させるステ
    ップと、 プレートとウエハをリフローオーブンに置くステップと
    を、エミッタ電極をはんだ付けする前に含むことを特徴
    とする請求項１に記載の方法。
  3. 【請求項３】 抗酸化材料が、ニッケル、クロム、金、
    またはそれらの合金から選択されることを特徴とする請
    求項２に記載の方法。
  4. 【請求項４】 還元ステップが、ウエハ（１０）を硝酸
    処理することから成ることを特徴とする請求項２または
    ３に記載の方法。
  5. 【請求項５】 エミッタ電極（２６）を作製中に、ゲー
    ト電極を通過させるための、電気絶縁材を挿入した穴
    （３６）を単一の部品に作ることを特徴とする請求項１
    から４のいずれか１項に記載の方法。
  6. 【請求項６】 エミッタ電極（２６）を作製中に、給電
    線路と結合されプレートの他の部分から絶縁される突き
    出ている接続パッドを、前記プレートに形成することに
    よって、ゲートコントロール電極（２８）を作製し、該
    接続パッドが対応する接続位置にはんだ付けされること
    を特徴とする請求項１から４のいずれか１項に記載の方
    法。
  7. 【請求項７】 前記プレートが陽極酸化された金属、特
    に、アルミニウムから成り、 ゲートコントロール電極を形成する接続パッドの陽極酸
    化された面を覆う導電層（３０）を金属化によって形成
    するステップと、 プレートの陽極酸化された面を金属化することによっ
    て、給電線路を形成するステップと、 金属化された給電線路を埋めるステップと、 抗酸化材料の層を接続パッドに付着させるステップとか
    ら成る複数のステップを含んでいる、ゲートコントロー
    ル電極の作製を特徴とする請求項６に記載の方法。
  8. 【請求項８】 給電線路を形成することから成るステッ
    プに続いて、金属層を給電線路に付着することを特徴と
    する請求項７に記載の方法。
  9. 【請求項９】 金属化された給電線路を埋めることから
    成るステップが、給電線路を陽極酸化することから成る
    ことを特徴とする請求項７または８に記載の方法。
JP30187299A 1998-10-30 1999-10-25 集積回路ウエハに取り付けられた絶縁ゲート型バイポーラトランジスタチップを電気接続する方法 Expired - Fee Related JP3671123B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9813690A FR2785447B1 (fr) 1998-10-30 1998-10-30 Procede de raccordement electrique de puces de transistor igbt montees sur une plaquette de circuits integres
FR9813690 1998-10-30

Publications (2)

Publication Number Publication Date
JP2000183113A true JP2000183113A (ja) 2000-06-30
JP3671123B2 JP3671123B2 (ja) 2005-07-13

Family

ID=9532220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30187299A Expired - Fee Related JP3671123B2 (ja) 1998-10-30 1999-10-25 集積回路ウエハに取り付けられた絶縁ゲート型バイポーラトランジスタチップを電気接続する方法

Country Status (8)

Country Link
US (1) US6297079B1 (ja)
EP (1) EP0997940B1 (ja)
JP (1) JP3671123B2 (ja)
AT (1) ATE317593T1 (ja)
CA (1) CA2286433C (ja)
DE (1) DE69929766T2 (ja)
ES (1) ES2257017T3 (ja)
FR (1) FR2785447B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710439B2 (ja) * 2002-07-26 2005-10-26 三菱電機株式会社 パワーモジュールのゲート駆動回路
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
TWI266429B (en) * 2005-05-05 2006-11-11 Pixart Imaging Inc Pinned photodiode sensor with gate controlled SCR transfer switch and method of formation
US9258878B2 (en) * 2013-02-13 2016-02-09 Gerald Ho Kim Isolation of thermal ground for multiple heat-generating devices on a substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2335953A1 (fr) * 1975-12-19 1977-07-15 Thomson Csf Nouvelles diodes " mesa " et leur procede de fabrication
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法
JP3136390B2 (ja) * 1994-12-16 2001-02-19 株式会社日立製作所 半田接合方法及びパワー半導体装置
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
US6127727A (en) * 1998-04-06 2000-10-03 Delco Electronics Corp. Semiconductor substrate subassembly with alignment and stress relief features
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package

Also Published As

Publication number Publication date
ATE317593T1 (de) 2006-02-15
FR2785447B1 (fr) 2000-12-15
ES2257017T3 (es) 2006-07-16
EP0997940B1 (fr) 2006-02-08
DE69929766D1 (de) 2006-04-20
US6297079B1 (en) 2001-10-02
JP3671123B2 (ja) 2005-07-13
DE69929766T2 (de) 2006-08-03
EP0997940A1 (fr) 2000-05-03
CA2286433C (fr) 2008-02-19
CA2286433A1 (fr) 2000-04-30
FR2785447A1 (fr) 2000-05-05

Similar Documents

Publication Publication Date Title
US7479691B2 (en) Power semiconductor module having surface-mountable flat external contacts and method for producing the same
EP0962975B1 (en) Power MOSFET package with directly connected leads
US10236230B2 (en) Electronic device and method for manufacturing the same
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JPH11163045A (ja) 半導体装置及びその製造方法
JP2000183113A (ja) 集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法
US20030209783A1 (en) Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
CN117337491A (zh) 半导体装置
JP3704264B2 (ja) 絶縁ゲート型バイポーラトランジスタのためのゲートコントロール電極を作製する方法
JPS60160624A (ja) 半導体チツプの絶縁分離方法
JPH0770653B2 (ja) 高出力混成集積回路組立方法
WO2023157522A1 (ja) 半導体装置
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP2002270973A (ja) 放熱板を用いた部品の実装構造
JPH08255868A (ja) 半導体装置およびその製造方法
JPH0982858A (ja) 半導体装置及びその金属支持板
CN117355940A (zh) 半导体装置
CN117378042A (zh) 半导体装置
CN117355935A (zh) 半导体装置
CN117355936A (zh) 半导体装置
JP5151837B2 (ja) 半導体装置の製造方法
CN117397026A (zh) 半导体装置
JPS58151039A (ja) 混成集積回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041207

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20050304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees