JP2000307064A - 半導体抵抗 - Google Patents
半導体抵抗Info
- Publication number
- JP2000307064A JP2000307064A JP11112978A JP11297899A JP2000307064A JP 2000307064 A JP2000307064 A JP 2000307064A JP 11112978 A JP11112978 A JP 11112978A JP 11297899 A JP11297899 A JP 11297899A JP 2000307064 A JP2000307064 A JP 2000307064A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- electrode
- type
- type semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電力用低抵抗として利用できる半導体抵抗を
提供する。 【解決手段】 第１の導電型の半導体基板２と，この半
導体基板の周辺部に設けられた第２の導電型の第１半導
体層１２と，上記半導体基板の両表面に外部接続用の電
極８，１０を備える。
提供する。 【解決手段】 第１の導電型の半導体基板２と，この半
導体基板の周辺部に設けられた第２の導電型の第１半導
体層１２と，上記半導体基板の両表面に外部接続用の電
極８，１０を備える。
Description
【０００１】
【発明の属する技術分野】本発明は，電力用低抵抗とし
て利用される半導体抵抗に関する。
て利用される半導体抵抗に関する。
【０００２】
【従来の技術】ＩＧＢＴ，パワーＭＯＳＦＥＴ，電力用
バイポーラトランジスタ，サイリスタ等の電力用スイッ
チング素子を実装する場合，そのスイッチング時の電圧
の立ち上がりを抑制するために低抵抗とコンデンサが用
いられる。また，この低抵抗は金属又は金属に類するも
のを抵抗体として絶縁体の上に巻かれている。このた
め，比抵抗が小さく長い配線となるため，インダクタン
ス分が大きくなって電力用スイッチング素子の電圧の立
ち上がりを十分抑制できないという問題がある。この問
題を解決するために，インダクタンス分を小さくし，抵
抗の構造を特別なものにしなければならなかった。それ
とともに形状も大きくなるという問題が生じていた。
バイポーラトランジスタ，サイリスタ等の電力用スイッ
チング素子を実装する場合，そのスイッチング時の電圧
の立ち上がりを抑制するために低抵抗とコンデンサが用
いられる。また，この低抵抗は金属又は金属に類するも
のを抵抗体として絶縁体の上に巻かれている。このた
め，比抵抗が小さく長い配線となるため，インダクタン
ス分が大きくなって電力用スイッチング素子の電圧の立
ち上がりを十分抑制できないという問題がある。この問
題を解決するために，インダクタンス分を小さくし，抵
抗の構造を特別なものにしなければならなかった。それ
とともに形状も大きくなるという問題が生じていた。
【０００３】一方抵抗器にはＩＣ内に組み込んだラテラ
ル構造のものがある。
ル構造のものがある。
【０００４】
【発明が解決しようとする課題】上記ラテラル構造の抵
抗は，半導体層の横抵抗を用いるため高抵抗を形成する
場合には有利であるが，低抵抗を形成させる場合，出力
を取り出す端子間が接近するため，端子間が短絡すると
いう問題がある。
抗は，半導体層の横抵抗を用いるため高抵抗を形成する
場合には有利であるが，低抵抗を形成させる場合，出力
を取り出す端子間が接近するため，端子間が短絡すると
いう問題がある。
【０００５】また，半導体抵抗を実装し，半導体抵抗の
電極間に電圧を印加したとき，電極の端部の電界強度が
高くなり，半導体抵抗の臨海電界を越えるとその部分の
抵抗が減少し，電流が集中する。この電流の集中により
その部分が局部的に発熱し，ある温度を越えると，さら
に，抵抗値が減少して熱暴走して，半導体抵抗を端部で
破損することになる。
電極間に電圧を印加したとき，電極の端部の電界強度が
高くなり，半導体抵抗の臨海電界を越えるとその部分の
抵抗が減少し，電流が集中する。この電流の集中により
その部分が局部的に発熱し，ある温度を越えると，さら
に，抵抗値が減少して熱暴走して，半導体抵抗を端部で
破損することになる。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，請求項１記載の発明の半導体抵抗は，第１の導電型
の半導体基板と，上記半導体基板の周辺部に設けられた
第２の導電型の第１半導体層と，上記半導体基板の両表
面に外部接続用の電極を備えたものである。
に，請求項１記載の発明の半導体抵抗は，第１の導電型
の半導体基板と，上記半導体基板の周辺部に設けられた
第２の導電型の第１半導体層と，上記半導体基板の両表
面に外部接続用の電極を備えたものである。
【０００７】半導体基板の抵抗値は，半導体基板の厚み
に比例し，面積の反比例する。さらに，半導体基板の比
抵抗に比例する。これらの関係から所望の抵抗値を得る
ことが可能となる。半導体の厚みを薄く，面積を大きく
することにより低抵抗を得ることができる。また，両電
極は半導体基板の両表面にあるため，電極間の短絡は解
消される。さらに，この半導体抵抗を実装したとき，溝
が周辺部の電界強度を低減し，周辺部に電流が集中する
ことがない。
に比例し，面積の反比例する。さらに，半導体基板の比
抵抗に比例する。これらの関係から所望の抵抗値を得る
ことが可能となる。半導体の厚みを薄く，面積を大きく
することにより低抵抗を得ることができる。また，両電
極は半導体基板の両表面にあるため，電極間の短絡は解
消される。さらに，この半導体抵抗を実装したとき，溝
が周辺部の電界強度を低減し，周辺部に電流が集中する
ことがない。
【０００８】請求項２記載の発明は，第１の導電型の半
導体基板と，上記半導体基板の周辺部に設けられた第２
の導電型の第１半導体層と，上記半導体基板の両表面に
それぞれ第１の導電型で上記半導体基板の濃度より高濃
度で形成された第２，第３の半導体層と，上記第２と第
３半導体層の表面にそれぞれ外部接続用の電極を備えた
ものである。
導体基板と，上記半導体基板の周辺部に設けられた第２
の導電型の第１半導体層と，上記半導体基板の両表面に
それぞれ第１の導電型で上記半導体基板の濃度より高濃
度で形成された第２，第３の半導体層と，上記第２と第
３半導体層の表面にそれぞれ外部接続用の電極を備えた
ものである。
【０００９】半導体基板の表面に高濃度の半導体層が形
成されたことにより半導体層と電極とがオーミック接触
でき，密着性が良い。
成されたことにより半導体層と電極とがオーミック接触
でき，密着性が良い。
【００１０】請求項３記載の発明は，上記第１の半導体
層が縦方向に連結されている。
層が縦方向に連結されている。
【００１１】第１の半導体層が縦方向に連結され，半導
体基板の周辺部に分離拡散層が形成される。これにより
不純物濃度が不安定な周辺部を中央部から切り離し，正
常な低抵抗を得ることができる。
体基板の周辺部に分離拡散層が形成される。これにより
不純物濃度が不安定な周辺部を中央部から切り離し，正
常な低抵抗を得ることができる。
【００１２】
【発明の実施の形態】本発明を，その実施の形態を示し
た図１ないし図５に基づき説明する。まず，請求項１記
載の発明を図１により説明する。２はＮ型半導体基板で
あり，このＮ型半導体基板２の一方の表面周辺部にＰ型
不純物をイオン注入又は拡散によってＰ型半導体層のガ
ードリング１２を形成する。この後，Ｐ型半導体層１２
の内側にあるＮ型半導体基板２の一方の表面，及びＮ型
半導体基板の他方の表面にアルミニウムを蒸着，めっき
処理などによって第１電極８，及び第２電極１０を設け
ている。この第１及び第２電極８，１０に外部接続用端
子が接続される。
た図１ないし図５に基づき説明する。まず，請求項１記
載の発明を図１により説明する。２はＮ型半導体基板で
あり，このＮ型半導体基板２の一方の表面周辺部にＰ型
不純物をイオン注入又は拡散によってＰ型半導体層のガ
ードリング１２を形成する。この後，Ｐ型半導体層１２
の内側にあるＮ型半導体基板２の一方の表面，及びＮ型
半導体基板の他方の表面にアルミニウムを蒸着，めっき
処理などによって第１電極８，及び第２電極１０を設け
ている。この第１及び第２電極８，１０に外部接続用端
子が接続される。
【００１３】今，Ｎ型半導体基板２の厚みをＬ，第１電
極８の面積ををＳ，比抵抗をρとすると，第１電極８と
第２電極１０との間の抵抗値Ｒは，Ｒ＝ρ×Ｌ／Ｓで示
される。半導体基板２の比抵抗は金属の比抵抗より大き
く，また，不純物濃度によって制御でき，所望の比抵抗
を得ることができる。そして、従来の巻線型の抵抗と同
じように低抵抗を得るには，半導体基板２の厚みを薄く
し，第１電極８の面積を大きくすれば得ることができ
る。
極８の面積ををＳ，比抵抗をρとすると，第１電極８と
第２電極１０との間の抵抗値Ｒは，Ｒ＝ρ×Ｌ／Ｓで示
される。半導体基板２の比抵抗は金属の比抵抗より大き
く，また，不純物濃度によって制御でき，所望の比抵抗
を得ることができる。そして、従来の巻線型の抵抗と同
じように低抵抗を得るには，半導体基板２の厚みを薄く
し，第１電極８の面積を大きくすれば得ることができ
る。
【００１４】また，半導体のインダクタンスは，半導体
基板２が薄いために小さくなり，電極８の面積を大きく
することによりインダクタンスを小さくすることができ
る。したがって，インダクタンスの小さい抵抗が得られ
る。
基板２が薄いために小さくなり，電極８の面積を大きく
することによりインダクタンスを小さくすることができ
る。したがって，インダクタンスの小さい抵抗が得られ
る。
【００１５】この半導体抵抗の低抵抗は縦型半導体で形
成されるため，電極８，１０が半導体基板２の両表面に
配置されるため，電極８，１０間が短絡することがなく
なる。
成されるため，電極８，１０が半導体基板２の両表面に
配置されるため，電極８，１０間が短絡することがなく
なる。
【００１６】この半導体を実装したとき，第１電極８と
第２電極１０間に印加する電圧のうち第２電極１０の周
辺部の電圧は，Ｐ型半導体層のガードリンク１２によっ
て低減され，周辺部に電流が集中することがなく，半導
体抵抗が破損することがなくなる。
第２電極１０間に印加する電圧のうち第２電極１０の周
辺部の電圧は，Ｐ型半導体層のガードリンク１２によっ
て低減され，周辺部に電流が集中することがなく，半導
体抵抗が破損することがなくなる。
【００１７】次に図２のものは，Ｎ型半導体基板２の両
表面の周辺部にＰ型不純物をイオン注入又は拡散によっ
てＰ型半導体層のガードリング１２ａ，１２ｂを形成し
たものである。この後，Ｐ型半導体層１２ａ，１２ｂの
内側のＮ型半導体基板２の表面及にアルミニウムを蒸
着，めっき処理などによって第１電極８，及び第２電極
１０を設けている。この図２に示す半導体抵抗の作用
は，図１に示す半導体抵抗の作用と同様である。
表面の周辺部にＰ型不純物をイオン注入又は拡散によっ
てＰ型半導体層のガードリング１２ａ，１２ｂを形成し
たものである。この後，Ｐ型半導体層１２ａ，１２ｂの
内側のＮ型半導体基板２の表面及にアルミニウムを蒸
着，めっき処理などによって第１電極８，及び第２電極
１０を設けている。この図２に示す半導体抵抗の作用
は，図１に示す半導体抵抗の作用と同様である。
【００１８】請求項２記載の発明を図３により説明す
る。図３のものが図１のものと異なる点は，Ｎ型半導体
基板２の一方の表面周辺部にＰ型半導体層のガードリン
グ１２を形成した後，Ｎ型半導体基板２の表面に高濃度
の第１及び第２のＮ型半導体層４，６を形成したもので
ある。そして，高濃度のＮ型半導体層４，６の表面にア
ルミニウムを蒸着，めっき処理などによって第１電極
８，及び第２電極１０を設けている。これら第１及び第
２電極８，１０に外部接続用端子が接続される。
る。図３のものが図１のものと異なる点は，Ｎ型半導体
基板２の一方の表面周辺部にＰ型半導体層のガードリン
グ１２を形成した後，Ｎ型半導体基板２の表面に高濃度
の第１及び第２のＮ型半導体層４，６を形成したもので
ある。そして，高濃度のＮ型半導体層４，６の表面にア
ルミニウムを蒸着，めっき処理などによって第１電極
８，及び第２電極１０を設けている。これら第１及び第
２電極８，１０に外部接続用端子が接続される。
【００１９】高濃度のＮ型半導体層４，６が形成された
ことにより，電極と半導体層をオーミック接触でき，密
着性が良くなる。
ことにより，電極と半導体層をオーミック接触でき，密
着性が良くなる。
【００２０】請求項３記載の発明を図４により説明す
る。図４のものが図１のものと異なる点は，Ｎ型半導体
基板２の周辺部の両表面からＰ型不純物をイオン注入又
は拡散によって縦方向にＰ型半導体層を連結し，分離拡
散層１４を形成したものである。この分離拡散層１４の
内側表面にアルミニウムを蒸着，めっき処理などによっ
て第１電極８，及び第２電極１０を設けている。
る。図４のものが図１のものと異なる点は，Ｎ型半導体
基板２の周辺部の両表面からＰ型不純物をイオン注入又
は拡散によって縦方向にＰ型半導体層を連結し，分離拡
散層１４を形成したものである。この分離拡散層１４の
内側表面にアルミニウムを蒸着，めっき処理などによっ
て第１電極８，及び第２電極１０を設けている。
【００２１】Ｎ型半導体基板の不純物濃度の不安定な端
部が分離拡散層１４により中央の正常な部分から分離さ
れ，中央に正常な低抵抗が得られる。
部が分離拡散層１４により中央の正常な部分から分離さ
れ，中央に正常な低抵抗が得られる。
【００２２】上記実施の形態ではＰ型半導体層の内側に
電極８，１０を設けているが，図５に示すようにＰ型半
導体層１２の表面を含み，周辺部の表面を酸化膜で覆っ
ても良い。この酸化膜を含めてＮ型半導体基板２の表面
に電極８を設けても良い。この酸化膜によりＰ型半導体
層の表面を保護することができる。
電極８，１０を設けているが，図５に示すようにＰ型半
導体層１２の表面を含み，周辺部の表面を酸化膜で覆っ
ても良い。この酸化膜を含めてＮ型半導体基板２の表面
に電極８を設けても良い。この酸化膜によりＰ型半導体
層の表面を保護することができる。
【００２３】また，上記半導体基板２はＮ型半導体基板
であるが，Ｐ型半導体基板であってもよい。この場合，
ガードリングはＮ型半導体層で形成され，高濃度のＰ型
半導体層４，６に代えてＮ型半導体層で形成される。な
お，半導体基板２はシリコン，ＳｉＣ，ＡｌＳｂ，Ｇａ
Ｓｂ，ＩｎＰであってもよい。
であるが，Ｐ型半導体基板であってもよい。この場合，
ガードリングはＮ型半導体層で形成され，高濃度のＰ型
半導体層４，６に代えてＮ型半導体層で形成される。な
お，半導体基板２はシリコン，ＳｉＣ，ＡｌＳｂ，Ｇａ
Ｓｂ，ＩｎＰであってもよい。
【００２４】
【発明の効果】請求項１記載の発明では， 半導体抵抗
の抵抗値は，半導体基板の比抵抗と，半導体基板の厚み
と，第１電極の面積の大きさとの関数で示され，所望の
低抵抗を得ることができる。また，半導体基板の厚みを
薄く，第１電極の面積を大きくすれば低抵抗を得ること
ができる。さらに，両電極が半導体基板の両表面に配置
されるため，電極間が短絡することがなくなる。また，
配線が短く，インダクタンス分が小さくなり，この半導
体抵抗を電力用スイッチング素子とともに実装したと
き，電力用スイッチング素子のスイッチング時における
電圧の立ち上がりを十分に抑制することができる。
の抵抗値は，半導体基板の比抵抗と，半導体基板の厚み
と，第１電極の面積の大きさとの関数で示され，所望の
低抵抗を得ることができる。また，半導体基板の厚みを
薄く，第１電極の面積を大きくすれば低抵抗を得ること
ができる。さらに，両電極が半導体基板の両表面に配置
されるため，電極間が短絡することがなくなる。また，
配線が短く，インダクタンス分が小さくなり，この半導
体抵抗を電力用スイッチング素子とともに実装したと
き，電力用スイッチング素子のスイッチング時における
電圧の立ち上がりを十分に抑制することができる。
【００２５】請求項２記載の発明によれば，Ｐ半導体層
と電極とをオーミック接触ができ，密着性がよい。
と電極とをオーミック接触ができ，密着性がよい。
【００２６】請求項３記載の発明では，半導体基板の中
央が，不純物濃度が不安定な端部から分離され，正常な
低抵抗が得られる。
央が，不純物濃度が不安定な端部から分離され，正常な
低抵抗が得られる。
【図１】請求項１記載の発明を示す一実施の形態の概略
断面図である。
断面図である。
【図２】請求項１記載の発明を示す他の実施の形態の概
略断面図である。
略断面図である。
【図３】請求項２記載の発明を示す実施の形態の概略断
面図である。
面図である。
【図４】請求項３記載の発明を示す実施の形態の概略断
面図である。
面図である。
【図５】他の実施の形態を示す概略断面図である。
２ 半導体基板 ４，６ 高濃度の半導体層 ８，１０ 電極 １２ 第１半導体層 １４ 第２半導体層 １６ 酸化膜
Claims (3)
- 【請求項１】 第１の導電型の半導体基板と，上記半導
体基板の周辺部に設けられた第２の導電型の第１半導体
層と，上記半導体基板の両表面に外部接続用の電極を備
えた半導体抵抗。 - 【請求項２】 第１の導電型の半導体基板と，上記半導
体基板の周辺部に設けられた第２の導電型の第１半導体
層と，上記半導体基板の両表面にそれぞれ第１の導電型
で上記半導体基板の濃度より高濃度で形成された第２，
第３の半導体層と，上記第２と第３半導体層の表面にそ
れぞれ外部接続用の電極を備えた半導体抵抗。 - 【請求項３】上記第１の半導体層が縦方向に連結されて
いる請求項１又は請求項２記載の半導体抵抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11112978A JP2000307064A (ja) | 1999-04-21 | 1999-04-21 | 半導体抵抗 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11112978A JP2000307064A (ja) | 1999-04-21 | 1999-04-21 | 半導体抵抗 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307064A true JP2000307064A (ja) | 2000-11-02 |
Family
ID=14600343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11112978A Pending JP2000307064A (ja) | 1999-04-21 | 1999-04-21 | 半導体抵抗 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227711A (ja) * | 2006-02-24 | 2007-09-06 | Renesas Technology Corp | 半導体バルク抵抗素子 |
-
1999
- 1999-04-21 JP JP11112978A patent/JP2000307064A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227711A (ja) * | 2006-02-24 | 2007-09-06 | Renesas Technology Corp | 半導体バルク抵抗素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| JP2006173437A (ja) | 半導体装置 | |
| US5309002A (en) | Semiconductor device with protruding portion | |
| JPH10294473A (ja) | 面実装型半導体装置及びその製造方法 | |
| JP2001257366A (ja) | 半導体装置 | |
| US3590339A (en) | Gate controlled switch transistor drive integrated circuit (thytran) | |
| JPH07273309A (ja) | 電力半導体素子 | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| US5835985A (en) | Reverse conducting gate-turnoff thyristor | |
| JP2000307064A (ja) | 半導体抵抗 | |
| US5500377A (en) | Method of making surge suppressor switching device | |
| JPH0328836B2 (ja) | ||
| JP4029549B2 (ja) | 半導体装置 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH0786567A (ja) | 半導体装置 | |
| US8053835B1 (en) | Lateral semiconductor device comprising two layers of mutually opposite conductivity-type materials between source and drain | |
| WO1996029744A1 (fr) | Semi-conducteur plan, son procede de fabrication et convertisseur de puissance | |
| JPH09331071A (ja) | プレーナ型半導体素子 | |
| JPH0766392A (ja) | 電界効果トランジスタ | |
| JP4731706B2 (ja) | 半導体素子 | |
| JPH0328835B2 (ja) | ||
| JPS592189B2 (ja) | 逆導通サイリスタ | |
| HU181246B (en) | High voltage solid state switch | |
| JPH0883918A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |