JP2000294739A - 半導体抵抗 - Google Patents

Abstract

(57)【要約】 【課題】 電力用低抵抗として利用できる半導体抵抗を
提供する。 【解決手段】 第１の導電型の半導体基板２と，上記半
導体基板の両表面に外部接続用の電極８，１０を備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，電力用低抵抗とし
て利用される半導体抵抗に関する。

【０００２】

【従来の技術】ＩＧＢＴ，パワーＭＯＳＦＥＴ，電力用
バイポーラトランジスタ，サイリスタ等の電力用スイッ
チング素子を実装する場合，そのスイッチング時の電圧
の立ち上がりを抑制するために低抵抗とコンデンサが用
いられる。また，この低抵抗は金属又は金属に類するも
のを抵抗体として絶縁体の上に巻かれている。このた
め，比抵抗が小さく長い配線となるため，インダクタン
ス分が大きくなって電力用スイッチング素子の電圧の立
ち上がりを十分抑制できないという問題がある。この問
題を解決するために，インダクタンス分を小さくし，抵
抗の構造を特別なものにしなければならなかった。それ
とともに形状も大きくなるという問題が生じていた。

【０００３】一方抵抗器にはＩＣ内に組み込んだラテラ
ル構造のものがある。

【０００４】

【発明が解決しようとする課題】上記ラテラル構造の抵
抗は，半導体層の横抵抗を用いるため高抵抗を形成する
場合には有利であるが，低抵抗を形成させる場合，出力
を取り出す端子間が接近するため，端子間が短絡すると
いう問題がある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に，請求項１記載の発明の半導体抵抗は，第１の導電型
の半導体基板と，上記半導体基板の両表面に外部接続用
の電極を備えたものである。

【０００６】半導体基板の抵抗値は，半導体基板の厚み
に比例し，面積の反比例する。さらに，半導体基板の比
抵抗に比例する。これらの関係から所望の抵抗値を得る
ことが可能となる。半導体の厚みを薄く，面積を大きく
することにより低抵抗を得ることができる。また，両電
極は半導体基板の両表面にあるため，電極間の短絡は解
消される。

【０００７】請求項２記載の発明は，第１の導電型の半
導体基板と，上記半導体基板の両表面にそれぞれ第１の
導電型で上記半導体基板の濃度より高濃度で形成された
半導体層と，上記それぞれの半導体層の表面に外部接続
用の電極を備えたものである。

【０００８】半導体基板の表面に高濃度の半導体層が形
成されたことにより半導体層と電極とがオーミック接触
でき，密着性が良い。

【０００９】請求項３記載の発明は，上記電極のうち一
方の電極が金属ベースにロー付けされたものである。

【００１０】電極の面積が大きいため，ロー材を介して
金属ベースに接触する面積が大きく，かつ，熱抵抗が小
さく，実装時の半導体の放熱が確実に行われる。

【００１１】請求項４記載の発明は，上記電極のうち他
方の電極から出力端子が引き出され，かつ，半導体基板
が封止材により封止されたものである。

【００１２】これにより半導体抵抗を安定に動作させる
ことができる。

【００１３】

【発明の実施の形態】本発明を，その実施の形態を示し
た図１ないし図６に基づき説明する。まず，請求項１記
載の発明を図１により説明する。２はＮ型半導体基板で
あり，このＮ型半導体基板２の両表面にアルミニウムを
蒸着，めっき処理などによって第１電極８，及び第２電
極１０を設けている。この第１及び第２電極８，１０に
外部接続用端子が接続される。

【００１４】今，Ｎ型半導体基板２の厚みをＬ，第１電
極８の面積ををＳ，比抵抗をρとすると，第１電極８と
第２電極１０との間の抵抗値Ｒは，Ｒ＝ρ×Ｌ／Ｓで示
される。半導体基板２の比抵抗は金属の比抵抗より大き
く，また，不純物濃度によって制御でき，所望の比抵抗
を得ることができる。そして、従来の巻線型の抵抗と同
じように低抵抗を得るには，半導体基板２の厚みを薄く
し，第１電極８の面積を大きくすれば得ることができ
る。

【００１５】また，半導体のインダクタンスは，半導体
基板２が薄いために小さくなり，電極８の面積を大きく
することによりインダクタンスを小さくすることができ
る。したがって，インダクタンスの小さい抵抗が得られ
る。

【００１６】この半導体抵抗は縦型半導体で形成される
ため，電極８，１０が半導体基板２の両表面に配置され
るため，電極８，１０間が短絡することがなくなる。

【００１７】請求項２記載の発明を図２により説明す
る。図２のものが図１のものと異なる点は，Ｎ型半導体
基板２の表面に高濃度の第１及び第２のＮ型半導体層
４，６を形成したものである。そして，高濃度のＮ型半
導体層４，６の表面にアルミニウムを蒸着，めっき処理
などによって第１電極８，及び第２電極１０を設けてい
る。これら第１及び第２電極８，１０に外部接続用端子
が接続される。

【００１８】高濃度のＮ型半導体層４，６が形成された
ことにより，電極と半導体層をオーミック接触でき，密
着性が良くなる。

【００１９】請求項３記載の発明を図３により説明す
る。図３のものが図１のものと異なる点は，一方の電極
を半田のロー材２０を介して銅，鉄などの金属ベース１
４にロー付けされたものである。電極の面積が大きいた
め，ロー材を介して金属ベース２２に接触する面積が大
きく，熱抵抗が小さく実装時の放熱が確実に行われる。

【００２０】なお，図３のものはＮ型半導体基板２の表
面に電極を設けているが，半導体基板２と電極８，１０
の間に高濃度のＮ型半導体層を設けても良い。

【００２１】上記請求項４記載の発明を図４により説明
する。図４のものが図３のものと異なる点は，第１電極
８から出力端子１６を引き出すとともに半導体基板２，
第１及び第２電極８，１０の周囲をエポキシ樹脂などの
封止材１８により封止したものである。

【００２２】すなわち，半導体基板を封止材で封止する
ことにより半導体抵抗を安定に動作させることができ
る。

【００２３】また，上記半導体基板２はＮ型半導体基板
であるが，Ｐ型半導体基板であってもよい。このＰ型半
導体基板の場合，Ｐ型半導体基板の表面に高濃度のＰ型
半導体層が形成される。なお，半導体基板２はシリコ
ン，ＳｉＣ，ＡｌＳｂ，ＧａＳｂ，ＩｎＰであってもよ
い。

【００２４】

【発明の効果】請求項１記載の発明では， 半導体抵抗
の抵抗値は，半導体基板の比抵抗と，半導体基板の厚み
と，第１電極の面積の大きさとの関数で示され，所望の
低抵抗を得ることができる。また，半導体基板の厚みを
薄く，第１電極の面積を大きくすれば低抵抗を得ること
ができる。さらに，両電極が半導体基板の両表面に配置
されるため，電極間が短絡することがなくなる。また，
配線が短く，インダクタンス分が小さく，この半導体抵
抗を電力用スイッチング素子とともに実装したとき，電
力用スイッチング素子のスイッチング時における電圧の
立ち上がりを十分に抑制することができる。

【００２５】請求項２記載の発明によれば，Ｐ半導体層
と電極とをオーミック接触ができ，密着性がよい。

【００２６】請求項３記載の発明では，半導体抵抗の熱
抵抗が小さく，実装時の半導体抵抗の放熱が確実に行わ
れ，冷却装置を小さくすることができる。

【００２７】請求項４記載の発明では，半導体抵抗を安
定に動作させることができる。

【図面の簡単な説明】

【図１】本発明の第１実施の形態を示す概略断面図であ
る。

【図２】本発明の第２実施の形態を示す概略断面図であ
る。

【図３】本発明の第３実施の形態を示す概略断面図であ
る。

【図４】本発明の第４実施の形態を示す概略断面図であ
る。

【符号の説明】

２ 半導体基板 ４，６ 高濃度の半導体層 ８，１０ 電極 １２ ロー材 １４ 金属ベース １６ 出力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の導電型の半導体基板と，上記半導
   体基板の両表面に外部接続用の電極を備えた半導体抵
   抗。
2. 【請求項２】 第１の導電型の半導体基板と，上記半導
   体基板の両表面にそれぞれ第１の導電型で上記半導体基
   板の濃度より高濃度で形成された半導体層と，上記それ
   ぞれの半導体層の表面に外部接続用の電極を備えた半導
   体抵抗。
3. 【請求項３】上記電極のうち一方の電極が金属ベースに
   ロー付けされた請求項１又は請求項２記載の半導体抵
   抗。
4. 【請求項４】上記電極のうち他方の電極から出力端子が
   引き出され，かつ，半導体基板が封止材により封止され
   た請求項３記載の半導体抵抗。