JP2020141086A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】耐圧を向上するとともに、電極金属膜を形成する際のステップカバレッジ及びチップの小面積性を良好にする。【解決手段】半導体装置１０１は、半導体基板１と、半導体層２と、２重以上の環状に形成された周囲トレンチ３Ａ，３Ｂと、最内周の周囲トレンチ３Ｂに囲まれる内部トレンチ４と、内部トレンチの内面全体及び最内周の周囲トレンチの内周縁Ｔ１より外側の半導体層の表面を被膜する絶縁膜５と、内部トレンチ及び周囲トレンチの内部を埋めるポリシリコン６と、最内周の周囲トレンチに囲まれる領域の導電体及び半導体層の表面２Ｅ，２Ｆを被膜し当該半導体層の表面とショットキー障壁を形成する電極金属膜７とを備える。周囲トレンチに被る電極金属膜の外周部７Ｔは、最内周の周囲トレンチの内周縁より外側の領域の導電体及び絶縁膜上に延設され、外周端７Ｅが最外周の周囲トレンチ３Ａの外側の絶縁膜上に配置されている。【選択図】図１

Description

本開示は、トレンチ構造を有するダイオード、トランジスタ等の半導体装置及び半導体装置の製造方法に関する。

特許文献１には、電極金属膜の外周端下の電界集中を緩和し、耐圧を向上するための構造を備えた半導体装置が記載されている。同文献の半導体装置にあっては、半導体層に環状の周囲トレンチと、周囲トレンチに囲まれ導電体が埋められた内部トレンチとを有し、半導体層の表面とショットキー障壁を形成する電極金属膜が周囲トレンチの底面まで延設されて同底面に外周端が配置されている。

特開２０１６−１８１５８１号公報

しかし、以上の従来技術には以下のような課題がある。
電極金属膜の外周端は周囲トレンチの底面にあるから、電極金属膜の外周端から、内部トレンチにかけての段差が大きく、ステップカバレッジが悪化するおそれがある。
半導体層表面から深さのある周囲トレンチ内の底面に電極金属膜の外周端を形成するため、周囲トレンチに幅が必要となり、半導体装置が形成されるチップ面積が大面積化する。

本開示の１つの態様の半導体装置は、第１導電型で比較的高濃度の半導体基板と、前記半導体基板の表面に積層された第１導電型で比較的低濃度の半導体層と、前記半導体層の表面に堀設されて平面視で２重以上の環状に形成された周囲トレンチと、前記半導体層の表面に堀設されて平面視で最内周の前記周囲トレンチに囲まれる領域に形成された内部トレンチと、前記内部トレンチの内面全体を被膜する絶縁膜と、最内周の前記周囲トレンチの内周縁より外側の前記半導体層の表面を被膜する絶縁膜と、前記絶縁膜により被膜された前記内部トレンチの内部を埋める導電体と、前記絶縁膜により被膜された前記周囲トレンチの内部を埋める導電体と、最内周の前記周囲トレンチに囲まれる領域の前記導電体及び前記半導体層の表面を被膜するとともに、当該半導体層の表面とショットキー障壁を形成する電極金属膜と、を備え、前記周囲トレンチに被る前記電極金属膜の外周部は、最内周の前記周囲トレンチの内周縁より外側の領域の前記導電体及び前記絶縁膜上に延設され、外周端が最外周の前記周囲トレンチの外側の前記絶縁膜上に配置されている。

本開示の１つの態様の半導体装置の製造方法は、上記半導体装置を製造するにあたり、前記半導体層を堀設して前記周囲トレンチを形成する工程と、前記半導体層を堀設して前記内部トレンチを形成する工程とを同一工程で実施し、当該周囲トレンチに導電体を埋設する工程と、当該内部トレンチに導電体を埋設する工程とを同一工程で実施する。

本開示の１つの態様の半導体装置によれば、周囲トレンチも導電体で埋められており、半導体層の表面とショットキー障壁を形成する電極金属膜が、当該ショットキー障壁を形成する半導体層の表面と同レベルの平面上に配置されるため、当該電極金属膜を敷設する面に段差が少なくなり、ステップカバレッジが良好となる。
また、周囲トレンチ内に電極金属膜を配置しないので、周囲トレンチ内の底面に電極金属膜の外周端を形成する場合に比較して周囲トレンチの幅を縮小することが可能となり、半導体装置が形成されるチップ面積を小面積化することができる。

本開示の１つの態様の半導体装置の製造方法によれば、半導体層を堀設して周囲トレンチを形成する工程と、半導体層を堀設して内部トレンチを形成する工程とを同一工程で実施し、当該周囲トレンチに導電体を埋設する工程と、当該内部トレンチに導電体を埋設する工程とを同一工程で実施するため、工程数を削減することができる。

本開示の一実施形態に係る半導体装置の周辺部の断面図である。 本開示の一実施形態に係る半導体装置のトレンチ構造の断面図(a)と、図(a)に対応した一例のトレンチ構造の平面図(b)である。 他の一例のトレンチ構造の平面図である。 さらに他の一例のトレンチ構造の平面図である。 従来技術に係る半導体装置の周辺部の断面図である。

以下に本開示の一実施形態につき図面を参照して説明する。

本実施形態の半導体装置１０１は、図１に示すように半導体基板１と、半導体層２と、周囲トレンチ３Ａ,３Ｂと、内部トレンチ４と、絶縁膜５と、ポリシリコン６と、フィールド電極金属膜７と、裏面電極金属膜８を備えて構成されたショットキーバリアダイオードである。図２(a)にはトレンチ構造の断面図、図２(b)には図２(a)に対応した一例のトレンチ構造の平面図を示す。図３には他の一例のトレンチ構造の平面図を示す。図４にはさらに他の一例のトレンチ構造の平面図を示す。なおポリシリコン６は、別の導電体であってもよい。例えばポリシリコン６の代わりに、種々の金属が用いられてもよい。以降の説明においては、ポリシリコン６を例として説明する。

半導体基板１はＮ型高濃度シリコン基板である。半導体層２は、エピタキシャル成長法により半導体基板１の表面に積層されたＮ型低濃度の半導体層である。
半導体層２の表面に周囲トレンチ３Ａ，３Ｂ及び内部トレンチ４が堀設されている。周囲トレンチ３Ａ，３Ｂは平面視で２重以上の環状に形成され、内部トレンチ４を囲む。本実施形態では、周囲トレンチ３Ａ，３Ｂは２重の環状に形成されている。最外周の周囲トレンチ３Ａと最内周の周囲トレンチ３Ｂとからなる。周囲トレンチが２重以上の環状に形成される場合、周囲トレンチ（３Ａ）と周囲トレンチ（３Ｂ）との間には内部トレンチは配置されず、周囲トレンチ同士が隣設される。

内部トレンチ４は平面視で最内周の周囲トレンチ３Ｂに囲まれる領域に、例えば図２(b)に示すように複数本の直線状トレンチが互いに平行に並んだストライプ状、図３に示すように複数のドット状トレンチが縦横に分散配置された散点状、図４に示すように複数本の直線状トレンチが縦横に交差した格子状に形成される。また内部トレンチ４は、例示した以外の種々の形状であってもよい。なお、内部トレンチの数や直線状部分の本数は任意である。
内部トレンチ４は、例えばショットキー接合等の整流領域を有するトレンチであってもよい。周囲トレンチ３Ａ，３Ｂは、両側のうち少なくとも一方に、例えばショットキー接合等の整流領域のないトレンチであってもよい。

絶縁膜５は、ＳｉＯ２等で構成され、周囲トレンチ３Ａ，３Ｂの内面全体及び内部トレンチ４の内面全体をそれぞれ被膜している。絶縁膜５は、最内周の周囲トレンチ３Ｂの内周縁Ｔ１より外側の半導体層２の表面を被膜する。したがって、内周縁Ｔ１より外側にある周囲トレンチ３Ａ，３Ｂの内面全体は絶縁膜５で被覆され、隣接する周囲トレンチ同士の間に延在する半導体層２の表面２Ｄも絶縁膜５で被覆されている。
絶縁膜５により被膜された周囲トレンチ３Ａ，３Ｂ及び内部トレンチ４の内部はポリシリコン６により埋められている。

フィールド電極金属膜７は、最内周の周囲トレンチ３Ｂに囲まれる領域のポリシリコン６及び絶縁膜５から露出した半導体層２の表面２Ｅ，２Ｆを被膜し、半導体層２の表面２Ｅ，２Ｆとショットキー障壁を形成する。半導体層２の表面２Ｅは、最内周の周囲トレンチ３Ｂとこれに隣接する内部トレンチ４との間に延在する。半導体層２の表面２Ｆは、断面視で互いに隣接する内部トレンチ４，４同士の間に延在する。
さらに、周囲トレンチ３Ａ，３Ｂに被るフィールド電極金属膜７の外周部７Ｔは、最内周の周囲トレンチ３Ｂの内周縁Ｔ１より外側の領域のポリシリコン６及び絶縁膜５上に延設され、外周端７Ｅが最外周の周囲トレンチ３Ａの外側の絶縁膜５上に配置されている。

上述したように絶縁膜５は表面２Ｄを覆っているので、絶縁膜５が表面２Ｄをフィールド電極金属膜７から絶縁した構造を有する。すなわち、表面２Ｄ上には、絶縁膜５を介してフィールド電極金属膜７の外周部７Ｔが敷設されている。
フィールド電極金属膜７がアノード電極となり、半導体基板１の裏面に被膜形成された裏面電極金属膜８がカソード電極となる。
なお、ＭＯＳＦＥＴを構成する場合は、Ｐボディ、ゲート等が中心部に形成され、フィールド電極金属膜７がソース電極、裏面電極金属膜８がドレイン電極となる。ＩＧＢＴの場合はさらに、半導体基板１としてＰ型高濃度基板が適用され、フィールド電極金属膜７がエミッター電極、裏面電極金属膜８がコレクター電極となる。

以上の構造の半導体装置１０１によれば、アノード電極に正の電圧を、カソード電極に負の電圧を印加する順方向電圧印加時には、中心部の半導体層２の表面２Ｆ（表面２Ｆのうちより中心のもの）に主電流が流れる。
半導体装置１０１によれば、アノード電極に負の電圧を、カソード電極に正の電圧を印加する逆方向電圧印加時には、周辺の半導体層２の表面２Ｅ，２Ｄや周囲トレンチ３Ａ，３Ｂが形成された周辺部に空乏層が張り出し、より大きな逆方向電圧に耐える。
その際、絶縁膜５が、互いに隣接する周囲トレンチ３Ａ，３Ｂの間に延在する半導体層２の表面２Ｄを覆い、同表面２Ｄをフィールド電極金属膜７から絶縁したことで、同表面２Ｄ下の電界が下がる。これに伴い同表面２Ｄに隣接した最内周の周囲トレンチ３Ｂ下の電界が上がってフィールド電極金属膜７の外周端７Ｅ下に集中する電界を内部トレンチ４側へ引き戻す作用を奏し、フィールド電極金属膜７の外周端７Ｅ下の電界の極大値が低下することから、全体として局所的な電界の集中が緩和し、耐圧が向上するという効果が奏される。

周囲トレンチ３Ａ，３Ｂの深さと内部トレンチ４の深さとが略等しい。周囲トレンチ３Ａ，３Ｂの幅と内部トレンチ４の幅とが略等しい。したがって、複数の周囲トレンチ３Ａ，３Ｂ同士も、深さ及び幅が略等しい。周囲トレンチの深さと内部トレンチの深さの差は、例えば周囲トレンチの深さの１０％未満である。周囲トレンチの幅と内部トレンチの幅の差は、例えば周囲トレンチの幅の１０％未満である。
半導体装置１０１を製造するにあたり、半導体層２の表面を、周囲トレンチ３Ａ，３Ｂ及び内部トレンチ４を形成する部位で開口したマスクで覆った上でエッチングして周囲トレンチ３Ａ，３Ｂ及び内部トレンチ４を堀設する。これにより、半導体層２を堀設して周囲トレンチ３Ａ，３Ｂを形成する工程と、半導体層２を堀設して内部トレンチ４を形成する工程とを同一工程で実施する。その結果、内部トレンチ４の深さと周囲トレンチ３Ａ，３Ｂの深さとが略等しくなる。

その後、周囲トレンチ３Ａ，３Ｂ及び内部トレンチ４が形成された半導体層２の表面全体を熱酸化させ、不要部位の酸化膜を除去することで、絶縁膜５を形成する。
その後、周囲トレンチ３Ａ，３Ｂにポリシリコン６を埋設する工程と、内部トレンチ４にポリシリコン６を埋設する工程とを同一工程で実施する。
ポリシリコン６を埋設する際に、周囲トレンチ３Ａ，３Ｂを覆うマスクのパターニングプロセスは不要であり、工程数を削減できる。
また、周囲トレンチ３Ａ，３Ｂ及び内部トレンチ４のうちいずれか一方を他方より深くする追加の工程が不要である。
周囲トレンチ３Ａ，３Ｂの幅と内部トレンチ４の幅とが略等しいので、半導体装置１０１が形成されるチップ面積を小面積化できる。

改めて図５に示す特許文献１の半導体装置１００と比較して説明する。本実施形態の半導体装置１０１と、図５に示す特許文献１の半導体装置１００とで対応する部分に同符号を示す。なお、図５に示す特許文献１の半導体装置１００では、周囲トレンチ３は１本であり、ポリシリコンで埋められていない。

従来の半導体装置１００では、周囲トレンチ３の底面までフィールド電極金属膜７が延設され、内部トレンチ４Ａ，４Ｂの内部はポリシリコン６で埋められる。したがって、周囲トレンチ３と内部トレンチ４Ａ，４Ｂとはポリシリコン６の有無等の点で構造が異なるため、別工程で形成する必要がある。
これに対し本実施形態の半導体装置１０１によれば、周囲トレンチ３Ａ，３Ｂもポリシリコン６で埋められているので、半導体層２を堀設して周囲トレンチ３Ａ，３Ｂを形成する工程と、半導体層２を堀設して内部トレンチ４を形成する工程とを同一工程で実施し、当該周囲トレンチ３Ａ，３Ｂにポリシリコンを埋設する工程と、当該内部トレンチ４にポリシリコンを埋設する工程とを同一工程で実施することで、工程数を削減可能である。

従来の半導体装置１００では、フィールド電極金属膜７の外周端７Ｅは周囲トレンチ３の底面にあるから、フィールド電極金属膜７の外周端７Ｅから、内部トレンチ４にかけての段差が大きく、ステップカバレッジが悪化するおそれがある。
これに対し本実施形態の半導体装置１０１によれば、周囲トレンチ３Ａ，３Ｂもポリシリコン６で埋められており、半導体層２の表面２Ｅ、２Ｆとショットキー障壁を形成するフィールド電極金属膜７が、当該ショットキー障壁を形成する半導体層２の表面２Ｅ、２Ｆと同レベルの平面上に配置されるため、フィールド電極金属膜７を敷設する面に段差が少なくなり、ステップカバレッジが良好となる。

従来の半導体装置１００では、半導体層２の表面２Ａ，２Ｂ，２Ｃから深さのある周囲トレンチ３内の底面にフィールド電極金属膜７の外周端７Ｅを形成するため、周囲トレンチ３に幅が必要となり、半導体装置１００が形成されるチップ面積が大面積化する。周囲トレンチ３に幅が狭すぎると、周囲トレンチ３の狭小な底面にパターンを形成できないからである。
これに対し本実施形態の半導体装置１０１によれば、周囲トレンチ３Ａ，３Ｂ内にフィールド電極金属膜７を配置しないので、周囲トレンチ３Ａ，３Ｂの幅を縮小することが可能となり、半導体装置１０１が形成されるチップ面積を小面積化することができる。

従来の半導体装置１００では、半導体層２の表面２Ａ，２Ｂ，２Ｃから深さのある周囲トレンチ３内の底面にフィールド電極金属膜７の外周端７Ｅを形成するため、フィールド電極金属膜７をエッチングする際のレジストマスクの膜厚が厚くなる。レジストマスクの膜厚が厚いので、このレジストマスクをパターン形成する際に必要になる露光量が増加する。露光量が増加するので、露光の光源ランプの寿命が短くなる。また、レジストマスクの膜厚が厚いと、加工精度も悪くなり、フィールド電極金属膜７の外周端７Ｅが精度よく形成され難い。
これに対し本実施形態の半導体装置１０１によれば、周囲トレンチ３Ａ，３Ｂ内にフィールド電極金属膜７を配置せず、ショットキー障壁を形成する半導体層２の表面２Ｅ、２Ｆと同レベルの平面上にフィールド電極金属膜７を配置するので、フィールド電極金属膜７をエッチングする際のレジストマスクの膜厚を薄くすることができる。レジストマスクの膜厚が薄くなるので、このレジストマスクをパターン形成する際に必要になる露光量が削減され、露光の光源ランプの寿命を長く維持できる。レジストマスクの膜厚が薄くなるので、加工精度が向上し、フィールド電極金属膜７の外周端７Ｅが精度よく形成される。外周端７Ｅが精度よく形成されるので、逆電圧印加時に外周端７Ｅの一周での電界分布が均一化され、耐圧が向上する。

従来の半導体装置１００では、周囲トレンチ３が１の環状である。従来の半導体装置１００において周囲トレンチ３を２重以上に形成しようとすると、各周囲トレンチの内側面、底面にフィールド電極金属膜７が形成される構造が連続するから、チップ面積がさらに大面積化する。
これに対し本実施形態の半導体装置１０１によれば、工程数を増加することなく周囲トレンチを２重の環状に形成することができ、また２重以上にも形成できるから、コスト増、チップ大面積化を抑えて耐圧を向上することができる。

以上本開示の実施形態を説明したが、この実施形態は、例として示したものであり、この他の様々な形態で実施が可能であり、発明の要旨を逸脱しない範囲で、構成要素の省略、置き換え、変更を行うことができる。

１ 半導体基板
２ 半導体層
３Ａ，３Ｂ 周囲トレンチ
４ 内部トレンチ
５ 絶縁膜
６ ポリシリコン
７ フィールド電極金属膜
７Ｅ 外周端
７Ｔ 外周部
８ 裏面電極金属膜
１００ 半導体装置
１０１ 半導体装置（従来技術）
Ｔ１ 最内周の周囲トレンチの内周縁

Claims (5)

1. 第１導電型比較的高濃度の半導体基板と、
   前記半導体基板の表面に積層された第１導電型で比較的低濃度の半導体層と、
   前記半導体層の表面に堀設されて平面視で２重以上の環状に形成された周囲トレンチと、
   前記半導体層の表面に堀設されて平面視で最内周の前記周囲トレンチに囲まれる領域に形成された内部トレンチと、
   前記内部トレンチの内面全体を被膜する絶縁膜と、
   最内周の前記周囲トレンチの内周縁より外側の前記半導体層の表面を被膜する絶縁膜と、
   前記絶縁膜により被膜された前記内部トレンチの内部を埋める導電体と、
   前記絶縁膜により被膜された前記周囲トレンチの内部を埋める導電体と、
   最内周の前記周囲トレンチに囲まれる領域の前記導電体及び前記半導体層の表面を被膜するとともに、当該半導体層の表面とショットキー障壁を形成する電極金属膜と、を備え、
   前記周囲トレンチに被る前記電極金属膜の外周部は、最内周の前記周囲トレンチの内周縁より外側の領域の前記導電体及び前記絶縁膜上に延設され、外周端が最外周の前記周囲トレンチの外側の前記絶縁膜上に配置されている半導体装置。
2. 隣接する前記周囲トレンチ同士の間に延在する前記半導体層の表面上には、前記絶縁膜を介して前記電極金属膜の外周部が敷設されている請求項１に記載の半導体装置。
3. 前記周囲トレンチの深さと前記内部トレンチの深さの差は、前記周囲トレンチの深さの１０％未満である請求項１又は請求項２に記載の半導体装置。
4. 前記周囲トレンチの幅と前記内部トレンチの幅の差は、前記周囲トレンチの幅の１０％未満である請求項３に記載の半導体装置。
5. 請求項１から請求項４のうちいずれか一に記載の半導体装置を製造するにあたり、前記半導体層を堀設して前記周囲トレンチを形成する工程と、前記半導体層を堀設して前記内部トレンチを形成する工程とを同一工程で実施し、当該周囲トレンチに導電体を埋設する工程と、当該内部トレンチに導電体を埋設する工程とを同一工程で実施する半導体装置の製造方法。

Images