JP6554614B1 - ワイドギャップ半導体装置 - Google Patents

ワイドギャップ半導体装置 Download PDF

Info

Publication number
JP6554614B1
JP6554614B1 JP2018541241A JP2018541241A JP6554614B1 JP 6554614 B1 JP6554614 B1 JP 6554614B1 JP 2018541241 A JP2018541241 A JP 2018541241A JP 2018541241 A JP2018541241 A JP 2018541241A JP 6554614 B1 JP6554614 B1 JP 6554614B1
Authority
JP
Japan
Prior art keywords
polysilicon layer
well region
region
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018541241A
Other languages
English (en)
Other versions
JPWO2019116481A1 (ja
Inventor
俊一 中村
俊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6554614B1 publication Critical patent/JP6554614B1/ja
Publication of JPWO2019116481A1 publication Critical patent/JPWO2019116481A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ワイドギャップ半導体装置は、第１導電型のワイドギャップ半導体材料を用いたドリフト層１２と、前記ドリフト層１２に設けられた第２導電型からなるウェル領域２０と、前記ウェル領域２０に設けられたポリシリコン層１５０と、前記ポリシリコン層１５０に設けられた層間絶縁膜６５と、前記層間絶縁膜６５に設けられたゲートパッド１２０と、前記ポリシリコン層１５０に電気的に接続されたソースパッド１１０と、を有する。

Description

本発明は、第１導電型のドリフト層と、ドリフト層に設けられた第２導電型からなるウェル領域と、を有するワイドギャップ半導体装置に関する。
ゲートパッドの下方領域にはｐ型等の第２導電型からなるウェル領域が設けられることが一般的であるが、ＳｉＣ等のワイドギャップ半導体からなるＭＯＳＦＥＴの場合には、スイッチング時の変位電流のために、ゲートパッド下の当該ウェル領域の電位が異常に上昇する場合があった。この点、国際公開公報２０１２／００１８３７では、ゲートパッドの下方領域の第２導電型からなるウェル領域の電位上昇の一因として、当該ウェル領域のシート抵抗が高いことが挙げられている。
また特開２０１５−２１１１５９号公報によれば、ゲートパッド下方のｐ型のウェル領域にｎ型の領域を設けることが提案されているが、このような構成を採用した場合には、寄生バイポーラ動作による電流集中によって破壊されるおそれがある。
他方、特開２０１５−５６５４３号公報では、金属材料からなるショットキー電極をゲートパッドの下方領域に設けることが提案されている。しかしながら、金属材料からなるショットキー電極を用いた場合には、その製造方法がかなり煩雑なものとなり、製造コストがかなり高くなってしまう。
本発明は、ゲートパッドの下方領域において電位が異常に上昇することを防止できる半導体装置を提供する。
［概念１］
本発明によるワイドギャップ半導体装置は、
第１導電型のワイドギャップ半導体材料を用いたドリフト層と、
前記ドリフト層に設けられた第２導電型からなるウェル領域と、
前記ウェル領域に設けられたポリシリコン層と、
前記ポリシリコン層に設けられた層間絶縁膜と、
前記層間絶縁膜に設けられたゲートパッドと、
前記ポリシリコン層に電気的に接続されたソースパッドと、
を備えてもよい。
［概念２］
本発明の概念１によるワイドギャップ半導体装置において、
前記ポリシリコン層と前記ウェル領域はショットキー接触してもよい。
［概念３］
本発明の概念１によるワイドギャップ半導体装置において、
前記ポリシリコン層と前記ウェル領域はオーミック接触してもよい。
［概念４］
本発明の概念１乃至３のいずれか１つによるワイドギャップ半導体装置において、
前記ポリシリコン層は、前記ウェル領域に設けられた低ドープドポリシリコン層と、前記低ドープドポリシリコン層に設けられ、前記低ドープドポリシリコンにおける不純物濃度よりも高い不純物濃度を有する高ドープドポリシリコン層とを有してもよい。
［概念５］
本発明の概念１乃至３のいずれか１つによるワイドギャップ半導体装置において、
前記ポリシリコン層は、前記ウェル領域に設けられたアンドープドポリシリコン層と、前記アンドープドポリシリコン層に設けられたドープドポリシリコン層とを有してもよい。
［概念６］
本発明の概念１乃至５のいずれか１つによるワイドギャップ半導体装置において、
前記ウェル領域と前記ポリシリコン層との間に設けられたフィールド絶縁膜をさらに備えてもよい。
［概念７］
本発明の概念１乃至６のいずれか１つによるワイドギャップ半導体装置は、
前記ポリシリコン層を構成するポリシリコンからなるゲート電極をさらに備えてもよい。
［概念８］
本発明の概念１乃至７のいずれか１つによるワイドギャップ半導体装置において、
前記ウェル領域にソース領域が設けられ、
前記ウェル領域のうち、前記ソース領域に隣接して前記ソースパッドに電気的に接続される領域は、超高濃度第２導電型領域からなってもよい。
本発明において、ゲートパッドの下方領域にソースパッドに電気的に接続されたポリシリコン層が設けられ、当該ポリシリコン層がウェル領域と接触している態様を採用した場合には、ゲートパッドの下方領域のウェル領域において電位が異常に上昇することを防止できる。また、特開２０１５−２１１１５９号公報で示されているような構成で生じ得る寄生バイポーラ動作による電流集中が起こることもない。
図１は、本発明の第１の実施の形態で用いられうる半導体装置の断面図である。 図２は、図１の一部を拡大して示した断面図である。 図３は、本発明の第１の実施の形態で用いられうる半導体装置の断面図であって、図１とは異なる箇所の断面図である。 図４は、本発明の第２の実施の形態で用いられうる半導体装置の断面図である。 図５は、本発明の第３の実施の形態で用いられうる半導体装置の断面図である。
第１の実施の形態
《構成》
本実施の形態では、一例として縦型のＭＯＳＦＥＴを用いて説明する。本実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明するが、このような態様に限られることはなく、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、本実施の形態では、ワイドギャップ半導体として炭化ケイ素を用いて説明するが、このような態様に限られることはなく、ワイドギャップ半導体として窒化ガリウム等を用いてもよい。本実施の形態では、図１の上下方向（ワイドギャップ半導体装置の厚み方向）を上下方向と呼び、上下方向に直交する方向を面方向と呼ぶ。
図１に示すように、本実施の形態の炭化ケイ素半導体装置は、ｎ型の炭化ケイ素半導体基板１１と、炭化ケイ素半導体基板１１の第１の主面（上面）に設けられ、ｎ型の炭化ケイ素材料を用いたドリフト層１２と、ドリフト層１２に設けられたｐ型からなる複数のウェル領域２０と、ウェル領域２０に設けられたｎ型のソース領域３１，３２と、を有してもよい。ウェル領域２０は例えばドリフト層１２に対してｐ型の不純物を注入することで形成され、ソース領域３１，３２は例えばウェル領域２０に対してｎ型の不純物を注入することで形成されてもよい。炭化ケイ素半導体基板１１の第２の主面（下面）にドレイン電極９０が設けられてもよい。セルとして利用される領域の周縁外方には耐圧構造部が設けられてもよい。ドレイン電極９０としては、例えば、チタン、アルミニウム、ニッケル等を用いてもよい。
図２に示すように、炭化ケイ素半導体装置は、ウェル領域２０に設けられたポリシリコン層１５０と、ポリシリコン層１５０に設けられた層間絶縁膜６５と、層間絶縁膜６５に設けられたゲートパッド１２０と、層間絶縁膜６５に設けられたコンタクトホール６９を介してポリシリコン層１５０に電気的に接続されたソースパッド１１０と、を有してもよい。
ソースパッド１１０の下方に位置する層間絶縁膜６５と、ウェル領域２０、ソース領域３１，３２及びドリフト層１２との間には、ゲート絶縁膜６０が設けられてもよい。ソース領域３１，３２の間のゲート絶縁膜６０にはゲート電極１２５が設けられてもよい。ゲート電極１２５はゲートパッド１２０と電気的に接続されてもよい。
ウェル領域２０とポリシリコン層１５０との間にフィールド絶縁膜６２が設けられてもよい。ポリシリコン層１５０はフィールド絶縁膜６２に乗りあがって段差部を形成するようになってもよい。なお、本実施の形態のウェル領域２０における不純物濃度は例えば５×１０１６〜１×１０１９ｃｍ−３であり、超高濃度ｐ型領域（後述するウェルコンタクト領域２１）における不純物濃度は例えば２×１０１９〜１×１０２１ｃｍ−３である。
ポリシリコン層１５０はゲートパッド１２０の下方全体に設けられている必要はなく、図３に示すように、ゲートパッド１２０の下方であってもポリシリコン層１５０が設けられていない領域が存在してもよい。当該領域では、ウェル領域２０の上方にフィールド絶縁膜６２が設けられ、フィールド絶縁膜６２の上方に層間絶縁膜６５が設けられてもよい。また、ポリシリコン層１５０はゲートパッド１２０の下方において、図２の左右方向である幅方向に沿って延在するスリット状に設けられ、スリット状のポリシリコン層１５０の間では、図３に示すように、ウェル領域２０の上方にフィールド絶縁膜６２が設けられ、フィールド絶縁膜６２の上方に層間絶縁膜６５が設けられてもよい。
ドリフト層１２は、炭化ケイ素半導体基板１１の第１の主面にＣＶＤ法等により形成されてもよい。ドリフト層１２におけるｎ型の不純物濃度は、炭化ケイ素半導体基板１１におけるｎ型の不純物濃度よりも小さくなってもよく、ドリフト層１２は低濃度領域（ｎ−）となり、炭化ケイ素半導体基板１１はドリフト層１２よりも高濃度の領域（ｎ）となってもよい。ｎ型の不純物としては例えばＮやＰ等を用いることができ、ｐ型の不純物としては例えばＡｌやＢ等を用いることができる。本実施の形態のドリフト層１２における不純物濃度は例えば１×１０１４〜４×１０１６ｃｍ−３となり、炭化ケイ素半導体基板１１における不純物濃度は例えば１×１０１８〜３×１０１９ｃｍ−３となってもよい。
ゲートパッド１２０は例えばＡｌ等の金属によって形成され、ゲート電極１２５は例えばポリシリコン等によって形成されてもよい。ゲート電極１２５等の上面には層間絶縁膜６５が形成されてもよい。ゲート電極１２５は、ＣＶＤ法、フォトリソグラフィ技術等を用いて形成されてもよい。層間絶縁膜６５は、ＣＶＤ法等によって形成されてもよく、例えば二酸化ケイ素によって形成されてもよい。
ゲート電極１２５がポリシリコンから形成される場合には、ゲート電極１２５とポリシリコン層１５０とは同じポリシリコンから形成されてもよい。ポリシリコンとしては何ら不純物がドープされないアンドープドポリシリコンを用いることもできるが、ｎ型又はｐ型の不純物、例えばリンやボロン等がドープされたドープドポリシリコンを用いることもできる。本実施の形態の「同じポリシリコン」とは、アンドープドポリシリコンであるのかドープドポリシリコンであるのか、またドープドポリシリコンにおいてドープされる不純物の種類やその濃度が同じことを意味しており、同時に作成されることは必要とされない。このため、例えば、ゲート電極１２５をポリシリコンで形成し、その後でポリシリコン層１５０を別途形成した場合であっても、ゲート電極１２５とポリシリコン層１５０で用いられているポリシリコンの種別（アンドープドポリシリコンであるのかドープドポリシリコンであるのか）や不純物の種類及び濃度が同じものであれば、同じポリシリコンとなる。
ゲート電極１２５とポリシリコン層１５０とは異なるポリシリコンから形成されてもよい。例えば、ゲート電極１２５がドープドポリシリコンから形成され、ポリシリコン層１５０がアンドープドポリシリコンから形成されてもよい。また、ゲート電極１２５及びポリシリコン層１５０が共にドープドポリシリコンから形成される場合であっても、ゲート電極１２５ではｎ型のドープドポリシリコンが用いられ、ポリシリコン層１５０ではｐ型のドープドポリシリコンが用いられてもよい。逆に、ゲート電極１２５ではｐ型のドープドポリシリコンが用いられ、ポリシリコン層１５０ではｎ型のドープドポリシリコンが用いられてもよい。また、ゲート電極１２５及びポリシリコン層１５０で用いられる不純物のｎ型又はｐ型が同じ場合であっても、その濃度が異なってもよく、ゲート電極１２５で用いられるドープドポリシリコンの不純物濃度が、ポリシリコン層１５０で用いられるドープドポリシリコンの不純物濃度よりも高くなってもよいし、逆に、ゲート電極１２５で用いられるドープドポリシリコンの不純物濃度が、ポリシリコン層１５０で用いられるドープドポリシリコンの不純物濃度よりも低くなってもよい。
図３に示すように、ポリシリコン層１５０が設けられていない断面では、ウェル領域２０にフィールド絶縁膜６２が設けられ、フィールド絶縁膜６２に層間絶縁膜６５が設けられ、層間絶縁膜６５にゲートパッド１２０が設けられてもよい。また、このような態様とは異なり、ゲートパッド１２０の下方全体にポリシリコン層１５０が設けられ、ゲートパッド１２０の下方にはフィールド絶縁膜６２が設けられなくてもよい。
図２に示すように、ウェル領域２０のうちソース領域３１，３２に隣接してソースパッド１１０に電気的に接続される領域（以下「ウェルコンタクト領域２１」とも言う。）は、超高濃度ｐ型領域（ｐ＋＋）からなってもよい。ソース領域３１，３２は、ゲート電極１２５側に配置された高濃度ｎ型領域（ｎ＋）３１と、高濃度ｎ型領域（ｎ＋）３１に隣接して設けられた超高濃度ｎ型領域（ｎ＋＋）３２とを有してもよい。そして、超高濃度ｎ型領域（ｎ＋＋）３２に隣接してウェルコンタクト領域２１が設けられてもよい。ソース領域３１，３２の超高濃度ｎ型領域（ｎ＋＋）３２及びウェルコンタクト領域２１とソースパッド１１０との間には、ニッケル、チタン又はニッケル若しくはチタンを含有する合金からなる金属層４０が設けられてもよい。なお、本実施の形態における高濃度ｎ型領域（ｎ＋）における不純物濃度は例えば１×１０１８〜２×１０１９ｃｍ−３となり、超高濃度ｎ型領域（ｎ＋＋）における不純物濃度は例えば２×１０１９〜１×１０２１ｃｍ−３となってもよい。また、高濃度ｎ型領域（ｎ＋）３１を設けず、当該領域についても超高濃度ｎ型領域（ｎ＋＋）３２で代用することにしてもよい。
ウェル領域２０の深さは、その底面がドリフト層１２の底面より高い位置に位置づけられており、ドリフト層１２内にウェル領域２０が設けられてもよい。また、ソース領域３１，３２の深さは、その底面がウェル領域２０の底面より高い位置に位置づけられており、ウェル領域２０内にソース領域３１，３２が形成されてもよい。また、ウェルコンタクト領域２１の深さは、その底面がウェルコンタクト領域２１以外のウェル領域２０の底面より高い位置に位置づけられてもよい。
ポリシリコン層１５０とウェル領域２０はショットキー接触してもよい。ソース領域３１，３２の超高濃度ｎ型領域（ｎ＋＋）３２はソースパッド１１０の下方に設けられた金属層４０とオーミック接触してもよい。また、超高濃度ｐ型領域（ｐ＋＋）であるウェルコンタクト領域２１もソースパッド１１０の下方に設けられた金属層４０とオーミック接触してもよい。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態において、ゲートパッド１２０の下方領域にソースパッド１１０に電気的に接続されたポリシリコン層１５０が設けられ、当該ポリシリコン層１５０がウェル領域２０と接触している態様を採用した場合には、ゲートパッド１２０の下方領域のウェル領域２０において電位が異常に上昇することを防止できる。
ｐ型のウェル領域２０と比較してポリシリコン、特にドープドポリシリコンにおけるシート抵抗は桁違いに小さいことから、本実施の形態のようなポリシリコン層１５０を採用することで、シート抵抗を原因として、ｐ型のウェル領域２０で電位が上昇することを抑えることができる。この効果から見ると、ポリシリコン層１５０にドープドポリシリコンを採用した場合には有益である。
ｐ型のウェル領域２０の電位が上昇すると、ポリシリコン層１５０及びｐ型のウェル領域２０との間で形成されたショットキーがＯＮ状態になり、電流がポリシリコン層１５０内を流れる。ポリシリコン層１５０及びｐ型のウェル領域２０とがショットキー接触する場合には、ターンオフ時のみでポリシリコン層１５０が作用し、ターンオン時（この時、ｐ型のウェル領域２０は負バイアスとなるが、ゲート電極１２５の下方に位置するウェル領域２０が空乏状態となるので過電界にはなりにくい。）では、ｐ型のウェル領域２０の抵抗によってｄＶ／ｄｔが高くなりすぎるのを抑制できる。
また、ソースパッド１１０とポリシリコン層１５０、特にドープドポリシリコンとの接触抵抗率は、ｐ型のウェルコンタクト領域２１と金属層４０との接触抵抗率と比較して桁違いで小さいことから、接触抵抗を原因として、ｐ型のウェル領域２０で電位が上昇することも抑えることができる。また、ポリシリコン層１５０とｐ型のウェル領域２０とは接触面積が大きいことから、接触抵抗率は原則問題とならない。
仮にゲートパッド１２０の下方の層間絶縁膜６５の下方に金属材料からなるショットキー電極を用いた場合には、製造方法がかなり煩雑なものとのなり、製造コストがかなり高くなってしまう。他方、ゲートパッド１２０の下方の層間絶縁膜６５の下方にポリシリコン層１５０を設ける場合には、その製造工程は容易なものとなる点で有益である。
ゲート電極１２５がポリシリコンから形成される場合であって、ゲート電極１２５とポリシリコン層１５０とが同じポリシリコンから形成される場合には、ゲート電極１２５を形成する際にポリシリコン層１５０も形成することができることから、製造工程を極めて容易なものにすることができる。つまり、ソース領域３１，３２を含むセル部におけるポリシリコンからなるゲート電極１２５を成膜する際に、ポリシリコン層１５０を形成すればよく、従前から用いられている製造工程と同様の製造工程を採用することができる点で極めて有益である。
なお、本実施の形態では、ｐ型のウェル領域２０とポリシリコン層１５０とがショットキー接触しており、ｎ型のドリフト層１２とポリシリコン層１５０との間でショットキー接触が形成される態様とは、電気的には逆方向の半導体が形成されることになる。
また、図２に示すように、ポリシリコン層１５０がゲートパッド１２０の幅よりも長い距離に設けられる態様を採用することで、ゲートパッド１２０の下方に位置するウェル領域２０の幅方向全体において電位が異常に上昇することを防止できる点で有益である。
製造工程の一例としては、以下のような工程を挙げることができる。
ゲート電極１２５を形成した後で、ゲートパッド１２０の下方に位置する予定のゲート電極１２５を除去してフィールド開口を行う。
次に、ゲートパッド１２０の下方に位置する予定の箇所をポリシリコンで成膜し、ポリシリコン層１５０を形成する。セル領域に位置するゲート電極１２５では、ポリシリコン層１５０を形成するポリシリコンがさらに積層されてもよいし、当該ポリシリコンが積層された後残らないように、例えば酸化膜で予めマスクをした後、ポリシリコン層１５０を成膜し、パターニングしてからマスクを除去してもよい。ポリシリコン層１５０としてドープドポリシリコンを用いる場合には、ゲート電極１２５に積層されたポリシリコン層１５０を除去せず、そのまま用いてもよい。ポリシリコン層１５０としてアンドープドポリシリコンを用いる場合にゲート電極１２５にポリシリコンが積層されるときには、当該ポリシリコンをエッチングによって除去してもよいし、またゲートパッド１２０へのコンタクトを取る部分のみでマスクを行い、アンドープドポリシリコンからなるポリシリコン層１５０が積層されないようにし、ゲート電極１２５の上面が露出するようにパターニングしてもよい。
以上の様にしてポリシリコン層１５０が形成されると、次に層間絶縁膜６５を成膜する。成膜された層間絶縁膜６５にゲートコンタクトホールを形成する際にポリシリコン層１５０の上方に位置する層間絶縁膜６５にもコンタクトホール６９を形成する。
その後、ゲートパッド１２０及びソースパッド１１０を形成し、ゲートコンタクトホールを介してゲートパッド１２０とゲート電極１２５が電気的に接続され、コンタクトホール６９を介してソースパッド１１０とポリシリコン層１５０が電気的に接続される。
本実施の形態では、ポリシリコン層１５０とウェル領域２０がショットキー接触する態様になっている。このようなショットキー接触を実現させるために、ウェル領域２０の不純物濃度を低くし例えば低濃度ｐ型領域（ｐ−）としてもよいし、ポリシリコン層１５０における不純物濃度を低くし、低ドープドポリシリコンを採用してもよい。なお、本実施の形態における低濃度ｐ型領域（ｐ−）における不純物濃度は例えば５×１０１６〜１×１０１９ｃｍ−３である。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
本実施の形態では、図４に示すように、ポリシリコン層１５０が、ウェル領域２０に設けられたに接触するアンドープドポリシリコン層１５１と、アンドープドポリシリコン層１５１に設けられたドープドポリシリコン層１５２とを有している。上記各実施の形態で採用したあらゆる構成を第３の実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
ポリシリコン層１５０としてドープドポリシリコンを用いた場合、特にｎ型のドープドポリシリコンを用いた場合には、ショットキー障壁φBが低くなりすぎることがある。この点、本実施の形態では、ウェル領域２０に接触する層をアンドープドポリシリコン層１５１とすることから、ショットキー障壁φBが低くなりすぎることを防止できる。
本実施の形態では、例えば次のような製造方法を採用することも考えられる。
ゲート電極１２５を形成した後で、ゲートパッド１２０の下方に位置する予定のゲート電極１２５を除去してフィールド開口を行う。
次に、ゲートパッド１２０の下方に位置する予定の箇所にアンドープドポリシリコン層１５１を形成する。その後で、アンドープドポリシリコン層１５１にドープドポリシリコン層１５２を形成する。この際、ゲート電極１２５では、ポリシリコン層１５０を形成するアンドープドポリシリコン層１５１とドープドポリシリコン層１５２が順次形成されてもよいが、アンドープドポリシリコン層１５１による影響を抑制するためにゲート電極１２５に形成されたアンドープドポリシリコン層１５１をエッチング等で除去してもよい。また、ゲート電極１２５のうちゲートパッド１２０と接触する領域だけでアンドープドポリシリコン層１５１が形成されないようにしてもよく、例えばゲート電極１２５のうちゲートパッド１２０と接触する領域だけでアンドープドポリシリコン層１５１を除去してもよい。
また、アンドープドポリシリコン層１５１とドープドポリシリコン層１５２の合計に相当する膜厚のアンドープドポリシリコン層を成膜した後、ドープドポリシリコン層１５２に相当する部分にだけ、例えばイオン注入を行ってドーピングするようにしてもよい。
以上の様にしてポリシリコン層１５０が形成されると、次に層間絶縁膜６５を成膜する。成膜された層間絶縁膜６５にゲートコンタクトホールを形成する際にポリシリコン層１５０の上方に位置する層間絶縁膜６５にもコンタクトホール６９を形成する。
その後、ゲートパッド１２０及びソースパッド１１０を形成し、ゲートコンタクトホールを介してゲートパッド１２０とゲート電極１２５が電気的に接続され、コンタクトホール６９を介してソースパッド１１０とポリシリコン層１５０のドープドポリシリコン層１５２が接触される。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
本実施の形態では、図５に示すように、ポリシリコン層１５０が、ドリフト層１２に接触する低ドープドポリシリコン層１５３と、低ドープドポリシリコン層１５３に設けられ、低ドープドポリシリコン層１５３の不純物濃度よりも不純物濃度の高い高ドープドポリシリコン層１５４とを有している。上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。なお、低ドープドポリシリコン層１５３における不純物濃度は例えば１×１０１５〜５×１０１８ｃｍ−３であり、高ドープドポリシリコン層１５４における不純物濃度は例えば５×１０１８〜１×１０２１ｃｍ−３である。
本実施の形態でも、第２の実施の形態と類似した効果を得ることができ、ウェル領域２０に接触する層を低ドープドポリシリコン層１５３とすることから、ショットキー障壁φBが低くなりすぎることを防止できる。
本実施の形態では、例えば次のような製造方法を採用することも考えられる。
ゲート電極１２５を形成した後で、ゲートパッド１２０の下方に位置する予定のゲート電極１２５を除去してフィールド開口を行う。
次に、ゲートパッド１２０の下方に位置する予定の箇所に低ドープドポリシリコン層１５３を形成する。その後で、低ドープドポリシリコン層１５３に高ドープドポリシリコン層１５４を形成する。この際、ゲート電極１２５では、ポリシリコン層１５０を形成する低ドープドポリシリコン層１５３と高ドープドポリシリコン層１５４が順次形成されてもよいが、低ドープドポリシリコン層１５３による影響を抑制するためにゲート電極１２５に形成された低ドープドポリシリコン層１５３をエッチング等で除去してもよい。また、ゲート電極１２５のうちゲートパッド１２０と接触する領域だけで低ドープドポリシリコン層１５３が形成されないようにしてもよく、例えばゲート電極１２５のうちゲートパッド１２０と接触する領域だけで低ドープドポリシリコン層１５３を除去してもよい。
また、低ドープドポリシリコン層１５３と高ドープドポリシリコン層１５４の合計に相当する膜厚のアンドープドポリシリコン層を成膜した後、高ドープドポリシリコン層１５４に相当する部分にだけ、例えばイオン注入を行ってドーピングするようにしてもよい。
以上の様にしてポリシリコン層１５０が形成されると、次に層間絶縁膜６５を成膜する。成膜された層間絶縁膜６５にゲートコンタクトホールを形成する際にポリシリコン層１５０の上方に位置する層間絶縁膜６５にもコンタクトホール６９を形成する。
その後、ゲートパッド１２０及びソースパッド１１０を形成し、ゲートコンタクトホールを介してゲートパッド１２０とゲート電極１２５が電気的に接続され、コンタクトホール６９を介してソースパッド１１０とポリシリコン層１５０の高ドープドポリシリコン層１５４が接触される。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
本実施の形態では、ポリシリコン層１５０とウェル領域２０がオーミック接触する態様となっている。その他については、上記各実施の形態と同様であり、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
本実施の形態でも、ゲートパッド１２０の下方領域のウェル領域２０において電位が異常に上昇することを防止できる。
ｐ型のウェル領域２０と比較してポリシリコン、特にドープドポリシリコンにおけるシート抵抗は桁違いに小さいことから、本実施の形態のようなポリシリコン層１５０を採用することで、シート抵抗を原因として、ｐ型のウェル領域２０で電位が上昇することを抑えることができる。また、本実施の形態でも、ｐ型のウェル領域２０の電位が上昇すると、電流がポリシリコン層１５０内を流れるようにすることができる。
本実施の形態におけるオーミック接触を実現させるために、ウェル領域２０の不純物濃度を高くし例えば高濃度ｐ型領域（ｐ＋）としてもよいし、ポリシリコン層１５０における不純物濃度を高くし、高ドープドポリシリコンを採用してもよい。なお、本実施の形態における高濃度ｐ型領域（ｐ＋）における不純物濃度は例えば２×１０１９〜１×１０２１ｃｍ−３である。
前述したように、本実施の形態では上記各実施の形態の態様を利用できることから、第２の実施の形態のように、ポリシリコン層１５０がアンドープドポリシリコン層１５１とドープドポリシリコン層１５２とを有し、アンドープドポリシリコン層１５１とｐ型のウェル領域２０とがオーミック接触するようにしてもよいし、第３の実施の形態のように、ポリシリコン層１５０が低ドープドポリシリコン層１５３と高ドープドポリシリコン層１５４とを有し、低ドープドポリシリコン層１５３とｐ型のウェル領域２０とがオーミック接触するようにしてもよい。
なお、第１乃至第３の実施の形態ではポリシリコン層１５０とウェル領域２０がショットキー接触する態様を用いて説明を行い、本実施の形態ではポリシリコン層１５０とウェル領域２０がオーミック接触する態様を用いて説明を行ったが、これに限られることはなく、ポリシリコン層１５０とウェル領域２０がショットキー接触とオーミック接触との中間的な特性であってもよい。
なお、ウェル領域２０と接触するポリシリコン層１５０として高ドープドポリシリコンを用いた場合には、低ドープドポリシリコンを用いた場合と比較してシート抵抗が上昇することを防止できる点では有益である。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１２ ドリフト層
２０ ウェル領域
６２ フィールド絶縁膜
６５ 層間絶縁
１１０ ソースパッド
１２０ ゲートパッド
１５０ ポリシリコン層
１５１ アンドープドポリシリコン層
１５２ ドープドポリシリコン層
１５３ 低ドープドポリシリコン層
１５４ 高ドープドポリシリコン層

Claims (7)

  1. 第１導電型のワイドギャップ半導体材料を用いたドリフト層と、
    前記ドリフト層に設けられた第２導電型からなるウェル領域と、
    前記ウェル領域に設けられたポリシリコン層と、
    前記ポリシリコン層に設けられた層間絶縁膜と、
    前記層間絶縁膜に設けられたゲートパッドと、
    前記ポリシリコン層に電気的に接続されたソースパッドと、
    を備え、
    前記ポリシリコン層と前記ウェル領域はオーミック接触することを特徴とするワイドギャップ半導体装置。
  2. 第１導電型のワイドギャップ半導体材料を用いたドリフト層と、
    前記ドリフト層に設けられた第２導電型からなるウェル領域と、
    前記ウェル領域に設けられたポリシリコン層と、
    前記ポリシリコン層に設けられた層間絶縁膜と、
    前記層間絶縁膜に設けられたゲートパッドと、
    前記ポリシリコン層に電気的に接続されたソースパッドと、
    前記ウェル領域と前記ポリシリコン層との間に設けられたフィールド絶縁膜と、
    を備えたことを特徴とするワイドギャップ半導体装置。
  3. 第１導電型のワイドギャップ半導体材料を用いたドリフト層と、
    前記ドリフト層に設けられた第２導電型からなるウェル領域と、
    前記ウェル領域に設けられたポリシリコン層と、
    前記ポリシリコン層に設けられた層間絶縁膜と、
    前記層間絶縁膜に設けられたゲートパッドと、
    前記ポリシリコン層に電気的に接続されたソースパッドと、
    前記ポリシリコン層を構成するポリシリコンからなるゲート電極と、
    を備えたことを特徴とするワイドギャップ半導体装置。
  4. 前記ポリシリコン層と前記ウェル領域はショットキー接触することを特徴とする請求項２又は３のいずれかに記載のワイドギャップ半導体装置。
  5. 前記ポリシリコン層は、前記ウェル領域に設けられた低ドープドポリシリコン層と、前記低ドープドポリシリコン層に設けられ、前記低ドープドポリシリコンにおける不純物濃度よりも高い不純物濃度を有する高ドープドポリシリコン層とを有していることを特徴とする請求項１乃至３のいずれか１項に記載のワイドギャップ半導体装置。
  6. 前記ポリシリコン層は、前記ウェル領域に設けられたアンドープドポリシリコン層と、前記アンドープドポリシリコン層に設けられたドープドポリシリコン層とを有していることを特徴とする請求項１乃至３のいずれか１項に記載のワイドギャップ半導体装置。
  7. 前記ウェル領域にソース領域が設けられ、
    前記ウェル領域のうち、前記ソース領域に隣接して前記ソースパッドに電気的に接続される領域は、超高濃度第２導電型領域からなることを特徴とする請求項１乃至３のいずれか１項に記載のワイドギャップ半導体装置。

JP2018541241A 2017-12-14 2017-12-14 ワイドギャップ半導体装置 Active JP6554614B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/044820 WO2019116481A1 (ja) 2017-12-14 2017-12-14 ワイドギャップ半導体装置

Publications (2)

Publication Number Publication Date
JP6554614B1 true JP6554614B1 (ja) 2019-07-31
JPWO2019116481A1 JPWO2019116481A1 (ja) 2019-12-19

Family

ID=66820071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541241A Active JP6554614B1 (ja) 2017-12-14 2017-12-14 ワイドギャップ半導体装置

Country Status (6)

Country Link
US (1) US11342435B2 (ja)
EP (1) EP3726586A4 (ja)
JP (1) JP6554614B1 (ja)
CN (1) CN111406323B (ja)
TW (1) TWI688100B (ja)
WO (1) WO2019116481A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024058144A1 (ja) * 2022-09-16 2024-03-21 ヌヴォトンテクノロジージャパン株式会社 半導体装置および実装基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318413A (ja) * 2002-02-19 2003-11-07 Nissan Motor Co Ltd 高耐圧炭化珪素ダイオードおよびその製造方法
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP2015056543A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085705A (ja) * 1999-09-16 2001-03-30 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法
US6365942B1 (en) * 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2008112897A (ja) * 2006-10-31 2008-05-15 Matsushita Electric Ind Co Ltd 半導体集積回路及びその製造方法
CN101548387B (zh) 2007-08-07 2012-03-21 松下电器产业株式会社 碳化硅半导体元件及其制造方法
JP5588670B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置
DE112009005320B4 (de) * 2009-10-14 2024-02-22 Mitsubishi Electric Corporation Leistungshalbleiterbauteil und zugehöriges Verfahren
WO2011125274A1 (ja) * 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2012001837A1 (ja) 2010-06-30 2012-01-05 三菱電機株式会社 電力用半導体装置
US9472405B2 (en) * 2011-02-02 2016-10-18 Rohm Co., Ltd. Semiconductor power device and method for producing same
JP5858933B2 (ja) 2011-02-02 2016-02-10 ローム株式会社 半導体装置
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2014163058A1 (ja) * 2013-03-31 2014-10-09 新電元工業株式会社 半導体装置
US9236458B2 (en) * 2013-07-11 2016-01-12 Infineon Technologies Ag Bipolar transistor and a method for manufacturing a bipolar transistor
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
JP2015211159A (ja) 2014-04-28 2015-11-24 住友電気工業株式会社 炭化珪素半導体装置
JP6424524B2 (ja) * 2014-09-08 2018-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318413A (ja) * 2002-02-19 2003-11-07 Nissan Motor Co Ltd 高耐圧炭化珪素ダイオードおよびその製造方法
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP2015056543A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
CN111406323B (zh) 2024-03-01
JPWO2019116481A1 (ja) 2019-12-19
TW201929230A (zh) 2019-07-16
TWI688100B (zh) 2020-03-11
EP3726586A1 (en) 2020-10-21
US20210074827A1 (en) 2021-03-11
US11342435B2 (en) 2022-05-24
CN111406323A (zh) 2020-07-10
WO2019116481A1 (ja) 2019-06-20
EP3726586A4 (en) 2021-07-21

Similar Documents

Publication Publication Date Title
JP7052330B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP5449094B2 (ja) 半導体装置
JP4683075B2 (ja) 炭化珪素半導体装置およびその製造方法
US10468509B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009094203A (ja) 炭化珪素半導体装置
JP2019165206A (ja) 絶縁ゲート型半導体装置及びその製造方法
US10600864B2 (en) Semiconductor device
US20180366574A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7155641B2 (ja) 半導体装置
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
WO2017187856A1 (ja) 半導体装置
JP6984347B2 (ja) 半導体装置
JP6554614B1 (ja) ワイドギャップ半導体装置
JP7051890B2 (ja) ワイドギャップ半導体装置
JP6293380B1 (ja) 半導体装置
JP7257912B2 (ja) 半導体装置
JP6530567B1 (ja) ワイドギャップ半導体装置
JP7113386B2 (ja) 半導体装置
JP2016046368A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6554614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150