JP2730905B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2730905B2 JP2730905B2 JP63110895A JP11089588A JP2730905B2 JP 2730905 B2 JP2730905 B2 JP 2730905B2 JP 63110895 A JP63110895 A JP 63110895A JP 11089588 A JP11089588 A JP 11089588A JP 2730905 B2 JP2730905 B2 JP 2730905B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- defect
- crystal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 ゲッタリング源を容易に十分形成することができ、デ
バイス特性を向上させることができる半導体装置の製造
方法を提供することを目的とし、 絶縁膜上に非単結晶の半導体層を形成する工程と、前
記非単結晶の半導体層上に開口部を有する反射防止膜を
形成する工程と、エネルギービームを全面に照射するこ
とにより、前記非単結晶の半導体層を再結晶化して欠陥
を有する再結晶半導体層を形成するとともに、前記開口
部内の領域を単結晶化して単結晶領域を形成する工程
と、前記単結晶領域内の欠陥層をアモルファス化するよ
うに、前記単結晶領域に選択的にイオンを注入する工程
と、前記単結晶領域に熱処理を施して前記アモルファス
化された欠陥層を結晶化する工程とを含むことを特徴と
する。
バイス特性を向上させることができる半導体装置の製造
方法を提供することを目的とし、 絶縁膜上に非単結晶の半導体層を形成する工程と、前
記非単結晶の半導体層上に開口部を有する反射防止膜を
形成する工程と、エネルギービームを全面に照射するこ
とにより、前記非単結晶の半導体層を再結晶化して欠陥
を有する再結晶半導体層を形成するとともに、前記開口
部内の領域を単結晶化して単結晶領域を形成する工程
と、前記単結晶領域内の欠陥層をアモルファス化するよ
うに、前記単結晶領域に選択的にイオンを注入する工程
と、前記単結晶領域に熱処理を施して前記アモルファス
化された欠陥層を結晶化する工程とを含むことを特徴と
する。
本発明は、半導体装置の製造方法に係り、詳しくは、
特にSOI構造体のゲッタリング源の製造方法に適用する
ことができ、デバイス特性を向上させることができる半
導体装置の製造方法に関する。
特にSOI構造体のゲッタリング源の製造方法に適用する
ことができ、デバイス特性を向上させることができる半
導体装置の製造方法に関する。
近年、半導体素子の微細化が進む中、集積度の向上と
素子特性の向上をより一層目指して、SOI構造が考え出
されている。これは通常、絶縁膜上に単結晶のSiからな
る半導体層を形成する技術であり、このSOI技術の一手
段に、エネルギービーム（例えば、電子ビーム、レーザ
ビーム等）を用いた再結晶化法がある。この再結晶化法
は、絶縁膜上に形成された非単結晶（例えば、ポリSi）
の半導体層（通常、Siからなる半導体層）にエネルギー
ビームを照射することにより非単結晶の半導体層を溶融
再結晶化するものである。
素子特性の向上をより一層目指して、SOI構造が考え出
されている。これは通常、絶縁膜上に単結晶のSiからな
る半導体層を形成する技術であり、このSOI技術の一手
段に、エネルギービーム（例えば、電子ビーム、レーザ
ビーム等）を用いた再結晶化法がある。この再結晶化法
は、絶縁膜上に形成された非単結晶（例えば、ポリSi）
の半導体層（通常、Siからなる半導体層）にエネルギー
ビームを照射することにより非単結晶の半導体層を溶融
再結晶化するものである。
一方、単結晶のSiからなる半導体層内にデバイスを作
成する場合、素子形成プロセス中に混入し易い素子特性
に有害な不純物（例えば、Na、重金属等）を素子形成領
域（素子活性領域ともいわれる）以外に取り込むという
ゲッタリング技術が開発されている。
成する場合、素子形成プロセス中に混入し易い素子特性
に有害な不純物（例えば、Na、重金属等）を素子形成領
域（素子活性領域ともいわれる）以外に取り込むという
ゲッタリング技術が開発されている。
このため、SOI構造体においても素子形成プロセス中
に混入し易い有害不純物を素子形成領域から除去、消滅
させ、良好な素子特性を得るというゲッタリング技術を
開発する必要がある。
に混入し易い有害不純物を素子形成領域から除去、消滅
させ、良好な素子特性を得るというゲッタリング技術を
開発する必要がある。
例えばバルクSiからなる半導体層内にデバイスを作成
する場合、バルクSiの結晶性の改善と、素子形成プロセ
ス中に混入し易い有害不純物（例えば、Na、重金属等）
を取り除く従来のゲッタリング技術としては、IG（イン
トリンシック・ゲッタリング）技術がある。これは外部
からの操作ではなく、ウエハ内部に微小欠陥をつくり、
ウエハ自体にゲッタリング能力をもたせようとするもの
であり、インターナルゲッタリングとも呼ばれている。
このIG技術としては各種あるが、基本的にはチョクラル
スキー（CZ）法で育成したSi結晶中に含まれる酸素を利
用した酸素析出物を形成してこれを利用するものであ
る。
する場合、バルクSiの結晶性の改善と、素子形成プロセ
ス中に混入し易い有害不純物（例えば、Na、重金属等）
を取り除く従来のゲッタリング技術としては、IG（イン
トリンシック・ゲッタリング）技術がある。これは外部
からの操作ではなく、ウエハ内部に微小欠陥をつくり、
ウエハ自体にゲッタリング能力をもたせようとするもの
であり、インターナルゲッタリングとも呼ばれている。
このIG技術としては各種あるが、基本的にはチョクラル
スキー（CZ）法で育成したSi結晶中に含まれる酸素を利
用した酸素析出物を形成してこれを利用するものであ
る。
第５図（ａ），（ｂ）は従来のゲッタリング源の製造
方法の一例を説明するための図、第６図は従来例のウエ
ハの表面から内部の酸素濃度を示す図である。図示例は
IG技術の一例の多段熱処理法を適用する場合である。
方法の一例を説明するための図、第６図は従来例のウエ
ハの表面から内部の酸素濃度を示す図である。図示例は
IG技術の一例の多段熱処理法を適用する場合である。
これらの図において、１は例えばCZ法で育成したSiか
らなるウエハ（ここでは、断面を示している）で、比抵
抗が例えば10Ωcm、導電型が例えばｐ型、酸素濃度が例
えば1018個／cm-3以上である。２は前記ウエハ１の無欠
陥層で、層厚が例えば10〜20μｍである。３はゲッタリ
ング源で、酸素析出物によるものである。
らなるウエハ（ここでは、断面を示している）で、比抵
抗が例えば10Ωcm、導電型が例えばｐ型、酸素濃度が例
えば1018個／cm-3以上である。２は前記ウエハ１の無欠
陥層で、層厚が例えば10〜20μｍである。３はゲッタリ
ング源で、酸素析出物によるものである。
次に、その製造工程について説明する。
まず、第５図（ａ）に示すように、ウエハ１を例えば
1200℃−２時間、N2ガス中で熱処理を行い、第６図に示
すように、外方拡散（Out Diffusion）によりウエハ１
表面付近の酸素濃度をSi中の固溶度（５×1017個／c
m3）以下に下げる。
1200℃−２時間、N2ガス中で熱処理を行い、第６図に示
すように、外方拡散（Out Diffusion）によりウエハ１
表面付近の酸素濃度をSi中の固溶度（５×1017個／c
m3）以下に下げる。
次に、第５図（ｂ）に示すように、ウエハ１を例えば
650℃−３時間、N2ガス中で熱処理することにより酸素
による析出物の析出核を形成し、その後、1000℃、３時
間、N2ガス中で熱処理することで、固溶度以上に酸素が
含まれているウハエ内部では、析出核を中心に酸素によ
る析出物が成長する。一方、酸素が固溶度以下のウハエ
１表面付近では、析出する酸素がなく一度形成された析
出核が消滅してウハエ１表面付近は析出物が形成されな
い。このとき、ウエハ１表面付近に無欠陥層２が形成さ
れる。
650℃−３時間、N2ガス中で熱処理することにより酸素
による析出物の析出核を形成し、その後、1000℃、３時
間、N2ガス中で熱処理することで、固溶度以上に酸素が
含まれているウハエ内部では、析出核を中心に酸素によ
る析出物が成長する。一方、酸素が固溶度以下のウハエ
１表面付近では、析出する酸素がなく一度形成された析
出核が消滅してウハエ１表面付近は析出物が形成されな
い。このとき、ウエハ１表面付近に無欠陥層２が形成さ
れる。
すなわち、従来法ではゲッタリング源３の製造に結晶
中に過飽和に含まれている酸素が必要である。
中に過飽和に含まれている酸素が必要である。
しかしながら、従来のゲッタリング源の製造方法にあ
っては、結晶中に含まれる酸素を利用する技術である
が、特にSOI構造体のSOI基板（絶縁膜上に形成されたSi
層）には、結晶中に酸素が含まれていないため、酸素析
出物によるゲッタリング源が不十分になり易く、また、
SOI基板自体厚さが0.5〜1.0μｍとうすいため、従来技
術をそのまま適用しても目標とすべきデバイス特性を得
るという点で未だ問題点を残している。
っては、結晶中に含まれる酸素を利用する技術である
が、特にSOI構造体のSOI基板（絶縁膜上に形成されたSi
層）には、結晶中に酸素が含まれていないため、酸素析
出物によるゲッタリング源が不十分になり易く、また、
SOI基板自体厚さが0.5〜1.0μｍとうすいため、従来技
術をそのまま適用しても目標とすべきデバイス特性を得
るという点で未だ問題点を残している。
そこで本発明は、過飽和（高濃度）な酸素原子を必要
とせずゲッタリング源を容易に十分形成することがで
き、デバイス特性を向上させることができる半導体装置
の製造方法を提供することを目的としている。
とせずゲッタリング源を容易に十分形成することがで
き、デバイス特性を向上させることができる半導体装置
の製造方法を提供することを目的としている。
本発明による半導体装置の製造方法は上記目的達成の
ため、絶縁膜上に非単結晶の半導体層を形成する工程
と、前記非単結晶の半導体層上に開口部を有する反射防
止膜を形成する工程と、エネルギービームを全面に照射
することにより、前記非単結晶の半導体層を再結晶化し
て欠陥を有する再結晶半導体層を形成するとともに、前
記開口部内の領域を単結晶化して単結晶領域を形成する
工程と、前記単結晶領域内の欠陥層をアモルファス化す
るように、前記単結晶領域に選択的にイオンを注入する
工程と、前記単結晶領域に熱処理を施して前記アモルフ
ァス化された欠陥層を結晶化する工程とを含むことを特
徴とする。
ため、絶縁膜上に非単結晶の半導体層を形成する工程
と、前記非単結晶の半導体層上に開口部を有する反射防
止膜を形成する工程と、エネルギービームを全面に照射
することにより、前記非単結晶の半導体層を再結晶化し
て欠陥を有する再結晶半導体層を形成するとともに、前
記開口部内の領域を単結晶化して単結晶領域を形成する
工程と、前記単結晶領域内の欠陥層をアモルファス化す
るように、前記単結晶領域に選択的にイオンを注入する
工程と、前記単結晶領域に熱処理を施して前記アモルフ
ァス化された欠陥層を結晶化する工程とを含むことを特
徴とする。
本発明では、絶縁膜上に非単結晶の半導体層が形成さ
れ、非単結晶の半導体層上に開口部を有する反射防止膜
が形成された後、エネルギービームを用いて非単結晶の
半導体層が再結晶化されることにより、非単結晶の半導
体層の開口部内の領域が単結晶化されて単結晶領域が形
成され、単結晶領域内に不純物が選択的に導入されるこ
とにより、単結晶領域内の結晶性を改善するとともに、
開口部領域以外の欠陥領域に形成された欠陥をゲッタリ
ング源として使用する。
れ、非単結晶の半導体層上に開口部を有する反射防止膜
が形成された後、エネルギービームを用いて非単結晶の
半導体層が再結晶化されることにより、非単結晶の半導
体層の開口部内の領域が単結晶化されて単結晶領域が形
成され、単結晶領域内に不純物が選択的に導入されるこ
とにより、単結晶領域内の結晶性を改善するとともに、
開口部領域以外の欠陥領域に形成された欠陥をゲッタリ
ング源として使用する。
したがって、従来法のような高濃度の酸素及び高温熱
処理を用いないで、再結晶の過程で形成される欠陥をゲ
ッタリング源として用いるため、ゲッタリングを十分行
うことができ、デバイス特性を向上させることができ
る。
処理を用いないで、再結晶の過程で形成される欠陥をゲ
ッタリング源として用いるため、ゲッタリングを十分行
うことができ、デバイス特性を向上させることができ
る。
以下、本発明を図面に基づいて説明する。
第１図（ａ）〜（ｅ）は本発明に係る半導体装置の製
造方法の一実施例を説明するための図、第２図は一実施
例のＡ部のゲッタリング源（欠陥）を説明する図、第３
図は一実施例のＢ部の欠陥を説明する図である。
造方法の一実施例を説明するための図、第２図は一実施
例のＡ部のゲッタリング源（欠陥）を説明する図、第３
図は一実施例のＢ部の欠陥を説明する図である。
これらの図において、11は例えばSiからなる基板、12
a、12bは例えばSiO2からなる絶縁膜（絶縁膜12aは本発
明に係る絶縁膜に該当する）、13は例えばポリSiからな
る非単結晶の半導体層（本発明に係る非単結晶の半導体
層に該当する）、13aは再結晶半導体層で、非単結晶の
半導体層13が再結晶化されたものである。13bは上部無
欠陥層、13cは下部欠陥層である。14は例えばSi3N4から
なる窒化膜、15は反射防止膜で（本発明に係る反射防止
膜に該当する）、絶縁膜12bと窒化膜14とから構成さ
れ、特に窒化膜14が反射防止膜としての機能を有し、絶
縁膜12bは後記する選択エッチングを効率よく行うため
に用いているため、絶縁膜12bがなくても本質的な差は
ない。16は開口部（本発明に係る開口部に該当する）、
17は単結晶領域（本発明に係る単結晶領域に該当す
る）、17aは無欠陥の単結晶領域、18はイオン注入用の
マスク、19はアモルファス化された領域、20は欠陥領
域、20aはグレインバウンダリーといわれる欠陥、21a、
21b、21cは欠陥（21a、21bをゲッタリング源として使用
する。）、22はゲート電極、23はソース領域、24はドレ
イン領域、25は例えばAlからなる配線層、26は例えばSi
O2からなる層間絶縁膜である。
a、12bは例えばSiO2からなる絶縁膜（絶縁膜12aは本発
明に係る絶縁膜に該当する）、13は例えばポリSiからな
る非単結晶の半導体層（本発明に係る非単結晶の半導体
層に該当する）、13aは再結晶半導体層で、非単結晶の
半導体層13が再結晶化されたものである。13bは上部無
欠陥層、13cは下部欠陥層である。14は例えばSi3N4から
なる窒化膜、15は反射防止膜で（本発明に係る反射防止
膜に該当する）、絶縁膜12bと窒化膜14とから構成さ
れ、特に窒化膜14が反射防止膜としての機能を有し、絶
縁膜12bは後記する選択エッチングを効率よく行うため
に用いているため、絶縁膜12bがなくても本質的な差は
ない。16は開口部（本発明に係る開口部に該当する）、
17は単結晶領域（本発明に係る単結晶領域に該当す
る）、17aは無欠陥の単結晶領域、18はイオン注入用の
マスク、19はアモルファス化された領域、20は欠陥領
域、20aはグレインバウンダリーといわれる欠陥、21a、
21b、21cは欠陥（21a、21bをゲッタリング源として使用
する。）、22はゲート電極、23はソース領域、24はドレ
イン領域、25は例えばAlからなる配線層、26は例えばSi
O2からなる層間絶縁膜である。
次に、その製造工程について説明する。
まず、第１図（ａ）に示すように、例えば熱酸化によ
り基板11上に例えば膜厚が１μｍの絶縁膜12aを形成し
た後、例えばCVD法により絶縁膜12a上にポリSiを堆積し
て膜厚が例えば4000Åの半導体層13を形成する。これが
本発明に係る絶縁膜上に多結晶の半導体層を形成する工
程に該当する。次いで、例えばCVD法により半導体層13
上に、膜厚が例えば300Åの絶縁膜12b、膜厚が例えば30
0Åの窒化膜14を順次形成し、反射防止膜15を形成す
る。次いで、窒化膜14、絶縁膜12bを選択的にエッチン
グして、例えば10μｍ角の開口部16が形成される。これ
が本発明に係る非単結晶の半導体層上に開口部を有する
反射防止膜を形成する工程に該当する。
り基板11上に例えば膜厚が１μｍの絶縁膜12aを形成し
た後、例えばCVD法により絶縁膜12a上にポリSiを堆積し
て膜厚が例えば4000Åの半導体層13を形成する。これが
本発明に係る絶縁膜上に多結晶の半導体層を形成する工
程に該当する。次いで、例えばCVD法により半導体層13
上に、膜厚が例えば300Åの絶縁膜12b、膜厚が例えば30
0Åの窒化膜14を順次形成し、反射防止膜15を形成す
る。次いで、窒化膜14、絶縁膜12bを選択的にエッチン
グして、例えば10μｍ角の開口部16が形成される。これ
が本発明に係る非単結晶の半導体層上に開口部を有する
反射防止膜を形成する工程に該当する。
次に、第１図（ｂ）に示すように、エネルギービー
ム、例えばCW-Arレーザ（照射条件が例えば波長5145
Å、450℃、10cm/sec、10Wである）を全面に照射するこ
とにより半導体層13を再結晶化して再結晶半導体層13a
を形成するとともに、半導体層13の開口部16内の領域を
単結晶化して単結晶領域17を形成する。これが本発明に
係る非単結晶の半導体層を再結晶化して欠陥を有する再
結晶半導体層を形成するとともに、開口部内の領域を単
結晶化して単結晶領域を形成する工程に該当する。
ム、例えばCW-Arレーザ（照射条件が例えば波長5145
Å、450℃、10cm/sec、10Wである）を全面に照射するこ
とにより半導体層13を再結晶化して再結晶半導体層13a
を形成するとともに、半導体層13の開口部16内の領域を
単結晶化して単結晶領域17を形成する。これが本発明に
係る非単結晶の半導体層を再結晶化して欠陥を有する再
結晶半導体層を形成するとともに、開口部内の領域を単
結晶化して単結晶領域を形成する工程に該当する。
ここで、再結晶半導体層13aのＡ部（反射防止膜15部
分）とＢ部（単結晶領域17の部分）をTEM観察すると、
次のようなゲッタリング源（欠陥のこと）が形成されて
いることが確認できる。
分）とＢ部（単結晶領域17の部分）をTEM観察すると、
次のようなゲッタリング源（欠陥のこと）が形成されて
いることが確認できる。
まず、再結晶半導体層13aのＡ部では第２図に示すよ
うに、再結晶半導体層13aと絶縁膜12aとの界面から成長
している欠陥21b（ここでは、グレインバウンダリー、
ツイニングタイプの結晶欠陥である）と、再結晶半導体
層13aと絶縁膜12bとの界面から成長しているゲッタリン
グ源21a（ここでは、グレインバウンダリー、ツイニン
グタイプの結晶欠陥、歪場等である）とがある。
うに、再結晶半導体層13aと絶縁膜12aとの界面から成長
している欠陥21b（ここでは、グレインバウンダリー、
ツイニングタイプの結晶欠陥である）と、再結晶半導体
層13aと絶縁膜12bとの界面から成長しているゲッタリン
グ源21a（ここでは、グレインバウンダリー、ツイニン
グタイプの結晶欠陥、歪場等である）とがある。
また、再結晶半導体層13aのＢ部では第３図に示すよ
うに、再結晶半導体層13aと絶縁膜12aとの界面から成長
している欠陥21c（ここではツイニングタイプの結晶欠
陥である）がある。
うに、再結晶半導体層13aと絶縁膜12aとの界面から成長
している欠陥21c（ここではツイニングタイプの結晶欠
陥である）がある。
次に、第１図（ｃ）に示すように、反射防止膜15の絶
縁膜12b及び耐酸化膜14を除去した後、レジストをパタ
ーニングしてイオン注入用のマスク18を形成する。次い
で、例えばSi+を単結晶領域17内に選択的にイオン注入
する。具体的には、第３図に示すように、イオン注入が
単結晶領域17の下部欠陥層13c中にあるゲッタリング源2
1cに選択的にイオン注入されることにより、単結晶領域
17の下部欠陥層13cがアモルファス化されて第１図
（ｃ）に示すアモルファス化された領域19が形成され
る。これが本発明に係る単結晶領域内の欠陥層をアモル
ファス化するように、単結晶領域に選択的にイオンを注
入する工程に該当する。注入条件は、例えば１×1015cm
-2、280KeV、Rp＝4441Å、ΔRp＝1275Åであり、ピーク
位置は再結晶半導体層13aと絶縁膜12aの界面になるよう
に適宜設定している。
縁膜12b及び耐酸化膜14を除去した後、レジストをパタ
ーニングしてイオン注入用のマスク18を形成する。次い
で、例えばSi+を単結晶領域17内に選択的にイオン注入
する。具体的には、第３図に示すように、イオン注入が
単結晶領域17の下部欠陥層13c中にあるゲッタリング源2
1cに選択的にイオン注入されることにより、単結晶領域
17の下部欠陥層13cがアモルファス化されて第１図
（ｃ）に示すアモルファス化された領域19が形成され
る。これが本発明に係る単結晶領域内の欠陥層をアモル
ファス化するように、単結晶領域に選択的にイオンを注
入する工程に該当する。注入条件は、例えば１×1015cm
-2、280KeV、Rp＝4441Å、ΔRp＝1275Åであり、ピーク
位置は再結晶半導体層13aと絶縁膜12aの界面になるよう
に適宜設定している。
次に、第１図（ｄ）に示すように、例えば700℃−30
分、N2ガス中でアニール処理し固相成長させて無欠陥の
単結晶領域17aを形成する。これが本発明に係る単結晶
領域に熱処理を施してアモルファス化された欠陥層を結
晶化する工程に該当する。
分、N2ガス中でアニール処理し固相成長させて無欠陥の
単結晶領域17aを形成する。これが本発明に係る単結晶
領域に熱処理を施してアモルファス化された欠陥層を結
晶化する工程に該当する。
そして、マスク18を除去した後、通常行われている例
えばMOSデバイスプロセスにより第１図（ｅ）に示すよ
うな半導体装置が完成する。この第１図（ｅ）の例で
は、無欠陥領域をMOSFETのチャネル領域として使用して
いるが、MOSFETに限らずデバイス自体を単結晶領域17a
中に形成してもよい。
えばMOSデバイスプロセスにより第１図（ｅ）に示すよ
うな半導体装置が完成する。この第１図（ｅ）の例で
は、無欠陥領域をMOSFETのチャネル領域として使用して
いるが、MOSFETに限らずデバイス自体を単結晶領域17a
中に形成してもよい。
すなわち、上記実施例では、再結晶の過程で形成され
る第２図に示すような欠陥21a、21bをゲッタリング源と
して用いているため、従来例のような高濃度の酸素及び
高温熱処理（特に、高温熱処理を行わないのは、製造プ
ロセスの安定性が向上する）を用いないで、SOI構造体
の再結晶半導体層13a内（具体的には欠陥領域20）にゲ
ッタリングを十分行うことができるゲッタリング源を容
易に形成することができ、デバイス特性を向上させるこ
とができる。また、単結晶領域13aの半導体層の結晶性
を良好にすることができる。
る第２図に示すような欠陥21a、21bをゲッタリング源と
して用いているため、従来例のような高濃度の酸素及び
高温熱処理（特に、高温熱処理を行わないのは、製造プ
ロセスの安定性が向上する）を用いないで、SOI構造体
の再結晶半導体層13a内（具体的には欠陥領域20）にゲ
ッタリングを十分行うことができるゲッタリング源を容
易に形成することができ、デバイス特性を向上させるこ
とができる。また、単結晶領域13aの半導体層の結晶性
を良好にすることができる。
第４図（ａ）（ｂ）は本発明に係る半導体装置の製造
方法の他の実施例を説明するための図である。
方法の他の実施例を説明するための図である。
これらの図において、第１図（ａ）〜（ｅ）と同一符
号は同一または相当部分を示し、14aは例えばSiO2から
なる酸化膜で、反射防止膜として機能するものであり、
自己整合イオン注入用マスクとしても使用される。
号は同一または相当部分を示し、14aは例えばSiO2から
なる酸化膜で、反射防止膜として機能するものであり、
自己整合イオン注入用マスクとしても使用される。
次に、その製造工程について説明する。
まず、第４図（ａ）に示すように、第１図で説明した
実施例と同様に基板11上に絶縁膜12a、半導体層13を形
成する。次いで、例えばCVD法により半導体層13上にSiO
2を堆積して膜厚が例えば5600Åの酸化膜14a（反射率が
例えば10％となり、これが反射防止膜15の働きをする）
を形成した後、酸化膜14aを選択的にエッチングして開
口部16を形成する。
実施例と同様に基板11上に絶縁膜12a、半導体層13を形
成する。次いで、例えばCVD法により半導体層13上にSiO
2を堆積して膜厚が例えば5600Åの酸化膜14a（反射率が
例えば10％となり、これが反射防止膜15の働きをする）
を形成した後、酸化膜14aを選択的にエッチングして開
口部16を形成する。
次に、第４図（ｂ）に示すように、エネルギービー
ム、例えばCW-Arレーザを全面に照射することにより半
導体層13を再結晶化して半導体層13の開口部16内の領域
に単結晶領域17を形成する。次いで、酸化膜14aをマス
クとして、例えばSi+を単結晶領域17内に選択的にイオ
ン注入する。注入条件は、例えば１×1015cm-2、280KeV
で、Si中ではRp＝4441Å、ΔRp＝1275Åであり、SiO2中
ではRp＝3100Å、ΔRp＝750Åである。この後、第１図
で説明した同様な工程を得ることにより第１図（ｅ）に
示すような半導体装置が完成する。
ム、例えばCW-Arレーザを全面に照射することにより半
導体層13を再結晶化して半導体層13の開口部16内の領域
に単結晶領域17を形成する。次いで、酸化膜14aをマス
クとして、例えばSi+を単結晶領域17内に選択的にイオ
ン注入する。注入条件は、例えば１×1015cm-2、280KeV
で、Si中ではRp＝4441Å、ΔRp＝1275Åであり、SiO2中
ではRp＝3100Å、ΔRp＝750Åである。この後、第１図
で説明した同様な工程を得ることにより第１図（ｅ）に
示すような半導体装置が完成する。
この実施例では、上記第１実施例と同様な効果を得る
ことができるうえ、工程を簡略化させしかも、単結晶領
域17に対してセルフアライメントで位置ずれなくイオン
注入することができる。
ことができるうえ、工程を簡略化させしかも、単結晶領
域17に対してセルフアライメントで位置ずれなくイオン
注入することができる。
本発明によれば、ゲッタリングを十分行うことが可能
なゲッタリング源を容易に形成することができ、デバイ
ス特性を向上させることができるという効果がある。
なゲッタリング源を容易に形成することができ、デバイ
ス特性を向上させることができるという効果がある。
第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図、第２図及び第３図は一実施例のゲッタリ
ング源（欠陥）を説明する図、第４図は本発明に係る半
導体装置の製造方法の他の実施例を説明する図、第５図
は従来例の製造工程を説明する図、第６図は従来例のウ
エハの表面から内部の酸素濃度を示す図である。 11……基板、12a、12b……絶縁膜、13……半導体層、13
a……再結晶半導体層、14……窒化膜、15……反射防止
膜、16……開口部、17……単結晶領域、17a……無欠陥
の単結晶領域、18……マスク、19……アモルファス化さ
れた領域、20……欠陥領域、20a……欠陥、22……ゲー
ト電極、23……ソース領域、24……ドレイン領域、25…
…配線層、26……層間絶縁膜。
を説明する図、第２図及び第３図は一実施例のゲッタリ
ング源（欠陥）を説明する図、第４図は本発明に係る半
導体装置の製造方法の他の実施例を説明する図、第５図
は従来例の製造工程を説明する図、第６図は従来例のウ
エハの表面から内部の酸素濃度を示す図である。 11……基板、12a、12b……絶縁膜、13……半導体層、13
a……再結晶半導体層、14……窒化膜、15……反射防止
膜、16……開口部、17……単結晶領域、17a……無欠陥
の単結晶領域、18……マスク、19……アモルファス化さ
れた領域、20……欠陥領域、20a……欠陥、22……ゲー
ト電極、23……ソース領域、24……ドレイン領域、25…
…配線層、26……層間絶縁膜。
Claims (1)
- 【請求項１】絶縁膜上に非単結晶の半導体層を形成する
工程と、 前記非単結晶の半導体層上に開口部を有する反射防止膜
を形成する工程と、 エネルギービームを全面に照射することにより、前記非
単結晶の半導体層を再結晶化して欠損を有する再結晶半
導体層を形成するとともに、前記開口部内の領域を単結
晶化して単結晶領域を形成する工程と、 前記単結晶領域内の欠陥層をアモルファス化するよう
に、前記単結晶領域に選択的にイオンを注入する工程
と、 前記単結晶領域に熱処理を施して前記アモルファス化さ
れた欠陥層を結晶化する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110895A JP2730905B2 (ja) | 1988-05-07 | 1988-05-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110895A JP2730905B2 (ja) | 1988-05-07 | 1988-05-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01281735A JPH01281735A (ja) | 1989-11-13 |
| JP2730905B2 true JP2730905B2 (ja) | 1998-03-25 |
Family
ID=14547408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110895A Expired - Fee Related JP2730905B2 (ja) | 1988-05-07 | 1988-05-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730905B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121826A (ja) * | 1982-12-28 | 1984-07-14 | Agency Of Ind Science & Technol | 半導体単結晶膜の製造方法 |
| JPS61125169A (ja) * | 1984-11-22 | 1986-06-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
-
1988
- 1988-05-07 JP JP63110895A patent/JP2730905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01281735A (ja) | 1989-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775641A (en) | Method of making silicon-on-sapphire semiconductor devices | |
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPS643045B2 (ja) | ||
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP2730905B2 (ja) | 半導体装置の製造方法 | |
| JPS6142855B2 (ja) | ||
| JPH04286336A (ja) | 半導体装置の製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6342417B2 (ja) | ||
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPH05190449A (ja) | 半導体薄膜の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |