KR970060392A - 반도체 박막 제작방법 - Google Patents

반도체 박막 제작방법 Download PDF

Info

Publication number
KR970060392A
KR970060392A KR1019970001856A KR19970001856A KR970060392A KR 970060392 A KR970060392 A KR 970060392A KR 1019970001856 A KR1019970001856 A KR 1019970001856A KR 19970001856 A KR19970001856 A KR 19970001856A KR 970060392 A KR970060392 A KR 970060392A
Authority
KR
South Korea
Prior art keywords
silicon film
amorphous silicon
metal element
crystalline silicon
film
Prior art date
Application number
KR1019970001856A
Other languages
English (en)
Other versions
KR100440083B1 (ko
Inventor
순페이 야마자끼
히사시 오타니
아키하루 미야나가
사토시 데라모토
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02864996A external-priority patent/JP3468967B2/ja
Priority claimed from JP03287296A external-priority patent/JP3910229B2/ja
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 순페이 야마자끼
Publication of KR970060392A publication Critical patent/KR970060392A/ko
Application granted granted Critical
Publication of KR100440083B1 publication Critical patent/KR100440083B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

유리 기판 상에 형성된 무정형 실리콘 막에 약간의 니켈을 도입하여 열을 가함으로써 무정형 실리콘 막을 결정화시킨다. 이 상황에서, 니켈 원소는 결정화된 실리콘 막에 잔류한다. 결정화된 실리콘 막의 표면에 무정형 실리콘 막을 형성한 후 열처리한다. 열처리함으로써, 니켈 원소는 무정형 실리콘 막으로 확산되고, 이것을 결정화된 실리콘 막 내의 니켈 농도를 낮출 수 있게 한다.

Description

반도체 박막 제작 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1d도는 본 발명의 제1구체예에 따른 결정성 실리콘 막을 제작하는 공정을 나타내는 도면이다.

Claims (62)

  1. 무정형 실리콘 막에 금속 원소를 도입하는 단계; 상기 무정형 실리콘 막을 결정화하여 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 상기 금속 원소를 상기 내부에 불순물을 함유하는 무정형 실리콘 막으로 확산시키는 단계; 및 상기 내부에 불순물을 함유하는 무정형 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  2. 제1항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  6. 무정형 실리콘 막에 금속 원소를 도입하는 단계; 상기 무정형 실리콘 막을 결정화하여 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 상기 내부에 불순물을 함유하는 무정형 실리콘 막에 상기 금속 원소를 확산시키는 단계; 및 상기 보호막을 식각 저치체롤 사용하면서, 상기 내부에 불순물을 함유하는 무정형 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  7. 제6항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  9. 제6항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  10. 제6항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  11. 금속 원소를 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화하여 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 상기 내부에 불순물을 함유하는 무정형 실리콘 막이 결정화되지 않은 온도에서 열처리하여 상기 금속 원소를 상기 내부에 불순물을 함유하는 무정형 실리콘 막으로 확산시키는 단계; 및 상기 내부에 불순물을 함유하는 무정형 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  12. 제11항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  14. 제11항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  15. 제11항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  16. 기판 상에 무정형 실리콘 막을 형성하는 단계; 금속 원소를 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 상기 기판의 변형점 이하의 온도에서 열처리하여 상기 금속 원소를 상기 내부에 불순물을 함유하는 무정형 실리콘 막으로 확산시키는 단계; 및 상기 보호막을 식각 저지체로서 사용하면서, 상기 내부에 불순물을 함유하는 무정형 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  17. 제16항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  19. 제16항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  20. 제16항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  21. 금속 원소를 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 상기 내부에 불순물을 함유하는 무정형 실리콘 막이 결정화되지 않는 온도에서 열처리하여 상기금속 원소를 상기 결정성 실리콘 막으로부터 상기 내부에 불순물을 함유하는 무정형 실리콘 막으로 확산시키는 단계; 금속 원소가 확산되는 상기 실리콘 막을 제거하는 단계; 및 상기 결정성 실리콘 막에 대하여 가열 및/또는 레이저 광을 조사하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  22. 제21항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  23. 제21항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  24. 제21항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  25. 제21항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  26. 기판 상에 무정형 실리콘 막을 형성하는 단계; 금속 원소를 상기 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 상기 금속 원소를 상기 내부에 불순물을 함유하는 실리콘 막으로 확산시키는 단계; 상기 보호막을 식각 저지체로서 사용하면서, 상기 내부에 불순물을 함유하는 실리콘 막을 제거하는 단계; 상기 보호막을 제거하는 단계; 및 상기 결정성 실리콘 막에 대하여 가열 및/또는 레이저 광을 조사하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  27. 제26항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  28. 제26항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  29. 제26항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  30. 제26항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  31. 금속 원소를 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 할로겐 원소를 포함하는 분위기 하에서 상기 금속 원소를 상기 결정성 실리콘 막에서 제거하거나 감소시키는 단계; 및 상기 불순물을 함유하는 무정형 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  32. 제31항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  33. 제31항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  34. 제31항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  35. 제31항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  36. 금속 원소를 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 할로겐 원소를 포함하는 분위기 하, 상기 내부에 불순물을 함유하는 무정형 실리콘 막이 결정화되지 않는 온도에서 열처리를 실시하여 상기 금속 원소를 상기 결정성 실리콘 막에서 제거하거나 감소시키는 단계; 및 상기 불순물을 함유하는 무정형 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  37. 제36항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  38. 제36항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  39. 제36항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  40. 제36항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  41. 금속 원소를 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 무정형 상태에 있는, 내부에 불순물을 함유하는 실리콘 막을 형성하는 단계; 할로겐 원소를 포함하는 분위기 하에서, 상기 금속 원소를 무정형 상태에 있는 불순물을 함유하는 상기 실리콘 막으로 확산시키는 단계; 및 상기 보호막을 식각 저지체로서 사용하면서, 상기 불순물을 함유하는 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  42. 기판 상에 무정형 실리콘 막을 형성하는 단계; 금속 원소를 상기 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 내부에 불순물을 함유하는 무정형 실리콘 막을 형성하는 단계; 할로겐 원소를 포함하는 분위기 하, 상기 기판의 변형점보다 낮은 온도에서 열처리함으로써 상기 금속 원소를 불순물을 함유하는 상기 실리콘 막으로 확산시키는 단계; 및 상기 보호막을 식각 저지체로서 사용하면서, 상기 불순물을 함유하는 실리콘 막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  43. 제42항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  44. 제42항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  45. 제42항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 무정형 실리콘 막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  46. 제42항에 있어서, 상기 결정성 실리콘 막에 형성된 상기 무정형 실리콘 막의 두께가 상기 결정성 실리콘 막의 두께와 동일하거나 더 두꺼운 것을 특징으로 하는 방법.
  47. 무정형 실리콘 막에 금속 원소를 도입하는 단계; 상기 무정형 실리콘 막을 결정화하여 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막(0x1)을 형성하는 단계; 상기 금속 원소를 상기 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막으로 확산시키는 단계; 및 상기 내부에 불순물을 함유하는 SixGe1-x막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  48. 제47항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  49. 제47항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  50. 제47항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 SixGe1-x막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  51. 무정형 실리콘 막에 금속 원소를 도입하는 단계; 상기 무정형 실리콘 막을 결정화하여 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막(0x1)을 형성하는 단계; 상기 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막 결정화되지 않은 온도에서 열처리를 실시하여 상기 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막에 상기 금속 원소를 확산시키는 단계; 및 상기 보호막을 식각 저지체로 사용하면서, 상기 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  52. 제51항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  53. 제51항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  54. 제51항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 SixGe1-x막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  55. 기판 상에 무정형 실리콘 막을 형성하는 단계; 금속 원소를 상기 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막(0<x<1)을 형성하는 단계; 상기 금속 원소를 상기 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막으로 확산시키는 단계; 및 상기 보호막을 식각 저지체로 사용하면서, 상기 내부에 불순물을 함유하는 SixGe1-x막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  56. 제55항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  57. 제55항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  58. 제55항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 SixGe1-x막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
  59. 기판 상에 무정형 실리콘 막을 형성하는 단계; 금속 원소를 상기 무정형 실리콘 막에 도입하는 단계; 상기 무정형 실리콘 막을 결정화시켜 결정성 실리콘 막을 얻는 단계; 상기 결정성 실리콘 막 상에 보호막을 형성하는 단계; 상기 보호막 상에 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막을 형성하는 단계; 상기 기판의 변형점 이하의 온도에서 열처리하여 상기 금속 원소를 상기 무정형 상태에 있는, 내부에 불순물을 함유하는 SixGe1-x막으로 확산시키는 단계; 및 상기 보호막을 식각 저지체로 사용하면서, 상기 내부에 불순물을 함유하는 SixGe1-x막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 제작방법.
  60. 제59항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu 및 Au에서 선택된 한 종류 또는 여러 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  61. 제59항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택되는 적어도 한 종류의 원소를 포함하는 것을 특징으로 하는 방법.
  62. 제59항에 있어서, 상기 불순물은 산소, 탄소 및 질소로부터 선택된 적어도 한 종류의 원소를 포함하고 상기 SixGe1-x막에서의 상기 불순물 농도가 상기 결정성 실리콘에서의 금속 원소의 농도보다 더 높은 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970001856A 1996-01-23 1997-01-23 반도체박막제작방법 KR100440083B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-28649 1996-01-23
JP02864996A JP3468967B2 (ja) 1996-01-23 1996-01-23 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP03287296A JP3910229B2 (ja) 1996-01-26 1996-01-26 半導体薄膜の作製方法
JP96-32872 1996-01-26

Publications (2)

Publication Number Publication Date
KR970060392A true KR970060392A (ko) 1997-08-12
KR100440083B1 KR100440083B1 (ko) 2004-10-20

Family

ID=26366787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001856A KR100440083B1 (ko) 1996-01-23 1997-01-23 반도체박막제작방법

Country Status (2)

Country Link
US (1) US6048758A (ko)
KR (1) KR100440083B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411321B1 (ko) * 2000-03-07 2003-12-18 미쓰비시덴키 가부시키가이샤 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
US9142405B2 (en) 2010-04-07 2015-09-22 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6451637B1 (en) * 1998-07-10 2002-09-17 L.G. Philips Lcd Co., Ltd. Method of forming a polycrystalline silicon film
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6858898B1 (en) 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003303770A (ja) * 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7365410B2 (en) * 2004-10-29 2008-04-29 Freescale, Semiconductor, Inc. Semiconductor structure having a metallic buffer layer and method for forming
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3216861B2 (ja) * 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
JP3174486B2 (ja) * 1995-09-08 2001-06-11 シャープ株式会社 太陽電池およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411321B1 (ko) * 2000-03-07 2003-12-18 미쓰비시덴키 가부시키가이샤 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
US9142405B2 (en) 2010-04-07 2015-09-22 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device

Also Published As

Publication number Publication date
KR100440083B1 (ko) 2004-10-20
US6048758A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
KR970060392A (ko) 반도체 박막 제작방법
US5915174A (en) Semiconductor device and method for producing the same
KR970060525A (ko) 반도체 장치 및 그 제작 방법
KR100577615B1 (ko) 반도체장치제조방법
TW379360B (en) Method of manufacturing a semiconductor device
US7374978B2 (en) Method of manufacturing semiconductor device
CN1058583C (zh) 半导体的制造方法
JP3306258B2 (ja) 半導体装置の製造方法
KR970060391A (ko) 반도체장치 및 그 제작방법
KR940006183A (ko) 반도체기판 및 그 처리방법
KR950021005A (ko) 반도체막 및 반도체막을 이용한 반도체장치의 제조방법
KR950034493A (ko) 반도체 장치의 제조방법
KR960023273A (ko) 결정실리콘 반도체 및 박막트랜지스터의 제조방법
KR940016544A (ko) 반도체기판의 작성방법 및 고체촬상장치의 제조방법
KR960030318A (ko) 반도체 장치와 그의 제조 방법
KR100611761B1 (ko) 박막트랜지스터 제조 방법
KR100348780B1 (ko) 실리콘박막을결정화하는방법
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH0555259A (ja) 液晶表示装置の製造装置
JP3981532B2 (ja) 半導体装置の製造方法
JPH0411722A (ja) 半導体結晶化膜の形成方法
JP2002083768A5 (ja) 単結晶薄膜の製造方法
JPS57194525A (en) Manufacture of semiconductor device
JPS6231111A (ja) 結晶性半導体薄膜の製造方法
JPS61145818A (ja) 半導体薄膜の熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee