KR100451152B1 - 다결정실리콘박막트랜지스터및그제조방법 - Google Patents
다결정실리콘박막트랜지스터및그제조방법 Download PDFInfo
- Publication number
- KR100451152B1 KR100451152B1 KR1019970074413A KR19970074413A KR100451152B1 KR 100451152 B1 KR100451152 B1 KR 100451152B1 KR 1019970074413 A KR1019970074413 A KR 1019970074413A KR 19970074413 A KR19970074413 A KR 19970074413A KR 100451152 B1 KR100451152 B1 KR 100451152B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- source
- drain
- polysilicon
- insulating film
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- -1 boron ions Chemical class 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 소오스 및 드레인 영역을 채널보다 아래에 위치시켜 측면 전계가 강하게 걸리는 영역과 실제로 전류가 흐르는 영역을 분리시켜 고온 캐리어의 발생을 억제하는 데에 적당한 다결정실리콘 박막트랜지스터 및 그 제조방법을 제공하기 위한 것으로, 이와같은 목적을 달성하기 위한 다결정실리콘 박막트랜지스터 제조방법은 절연성 기판에 다결정실리콘을 섬모양으로 형성하는 공정과, 게이트 절연막을 형성하고 게이트 물질을 증착 및 패터닝하여 게이트 전극을 형성하는 공정과, 상기 다결정실리콘 내에 소스 및 드레인의 불순물 영역을 형성하는 공정과, 상기 다결정실리콘 내 소스 및 드레인의 불순물 영역 위에 이온주입불순물층을 형성하는 공정과, 상기 절연성 기판의 전면에 층간절연막을 형성한 다음, 상기 이온주입불순물층 상부의 층간절연막과 게이트 절연막의 일부분을 제거하여 메탈 컨택홀을 형성하는 공정과, 메탈을 증착 및 패터닝하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 다결정실리콘 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히 고온 캐리어 스트레스를 줄여 소자의 신뢰성을 향상시키기 위한 다결정실리콘 박막트랜지스터 및 그 제조방법에 관한 것이다.
최근 다결정실리콘 박막트랜지스터는 많은 부분에서 응용되고 있다. 특히 액정 디스플레이 소자로 많이 응용되고 있다. 액정 디스플레이에서는 단위 소자 뿐 아니라 다결정실리콘 박막트랜지스터로 회로를 구성하여 디스플레이를 구동하고 있다. 따라서, 회로의 정상 동작을 위해서는 문턱전압, 전자 이동도와 같은 소자의 기본적인 파라미터 뿐 아니라 여라가지 상황에서의 스트레스 특성도 중요시되어야 한다.
그러나, 지금까지는 다결정실리콘 박막트랜지스터의 스트레스에 대해서는 많은 연구가 되어있지 않은 상황이고, 특별한 구조 또한 제시되어 있지 않다. 특히 고온 캐리어 스트레스는 소자의 문턱전압을 변화시켜 설계의 특성을 내는 데 많은 어려움이 있다.
도 1은 종래 다결정실리콘 박막트랜지스터의 구조단면도로서, 이를 참조로 하여 종래 다결정실리콘 박막트랜지스터에 대해 좀 더 상세히 설명하면 다음과 같다.
다결정실리콘(2) 내에 형성된 소스(5) 및 드레인(6) 영역이 채널 영역과 붙어있어 드레인(6) 영역과 채널 영역이 붙어있는 영역에서의 고전계(high field)에 의해 전자-정공(electron-hole) 쌍이 발생하여, 이 전자들이 전계에 의해 에너지를 갖게 되며 게이트 절연막(3)으로 주입되어 전하를 띄게 되고 이 전하들에 의해 소자의 문턱전압이 높아지게 된다.
상기 설명한 바와 같이, 종래 다결정실리콘 박막트랜지스터는 고온 캐리어 스트레스로 인해 소자의 문턱전압이 변화되어 소자의 신뢰성이 저하되는 문제가 있다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 소오스 및 드레인 영역을 채널보다 아래에 위치시켜 측면 전계가 강하게 걸리는 영역과 실제로 전류가 흐르는 영역을 분리시켜 고온 캐리어의 발생을 억제하는 데에 적당한 다결정실리콘 박막트랜지스터 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 다결정실리콘 박막트랜지스터는, 절연성 기판 위에 형성되며 소스 및 드레인의 불순물 영역을 포함하는 다결정실리콘과, 상기 다결정실리콘내 상기 소스 및 드레인의 불순물 영역 위에 형성되는 이온주입불순물층과, 상기 다결정실리콘 위에 게이트 절연막이 형성된 다음 패터닝되어 형성되는 게이트 전극과, 상기 절연성 기판의 전면에 형성된 층간절연막 사이의 컨택홀에 형성되는 메탈을 포함하여 구성된다.
상기와 같은 구조를 이루기 위한 본 발명 다결정실리콘 박막트랜지스터 제조방법은, 절연성 기판에 다결정실리콘을 섬모양으로 형성하는 공정과, 게이트 절연막을 형성하고 게이트 물질을 증착 및 패터닝하여 게이트 전극을 형성하는 공정과, 상기 다결정실리콘 내에 소스 및 드레인의 불순물 영역을 형성하는 공정과, 상기 다결정실리콘 내 소스 및 드레인의 불순물 영역 위에 이온주입불순물층을 형성하는 공정과, 상기 절연성 기판의 전면에 층간절연막을 형성한 다음, 상기 이온주입불순물층 상부의 층간절연막과 게이트 절연막의 일부분을 제거하여 메탈 컨택홀을 형성하는 공정과, 메탈을 증착 및 패터닝하는 공정을 포함하여 이루어진다.
이와같은 본 발명에 대해 첨부도면을 참조하여 좀 더 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 다결정실리콘 박막트랜지스터의 구조단면도이고, 도 3(a) 내지 도 3(c)는 본 발명에 의한 다결정실리콘 박막트랜지스터의 제조방법을 나타낸 구조단면도이다.
먼저, 도 3a에 도시한 바와 같이 석영과 같은 절연성 기판(11)에 다결정실리콘(12)을 섬모양으로 형성한 다음 게이트 절연막(13)을 형성하고 게이트 물질을 증착 및 패터닝하여 게이트 전극(14)을 형성한다.
이후, 도 3b에 도시한 바와 같이 다결정실리콘(12) 내에 소스(15) 및 드레인(16)의 불순물 영역을 형성한 다음, 이 소스(15) 및 드레인(16)의 불순물 영역 위에 이온주입불순물층(17)을 형성한다.
이때, 소스(15) 및 드레인(16)의 불순물 영역은 인 또는 보론 이온을 주입하여 형성하되, 종래의 방법과는 달리 최고 농도를 갖는 깊이를 절연성 기판(11)과 다결정실리콘(12)의 계면에 위치하도록 한다. 그리고, 이온주입불순물층(17)은 소스(15) 및 드레인(16)의 불순물 영역과는 반대의 이온을 1016/cm3 정도 주입하여 형성한다. 또한, 주입된 이온들을 활성화하기 위하여 레이저 또는 600℃ 이하의 온도에서 어닐링한다.
그런 다음, 도 3c에 도시한 바와 같이 절연성 기판(11)의 전면에 층간절연막(18)을 형성하고 상기 이온주입불순물층(17) 상부의 층간절연막(18)과 게이트 절연막(13)의 일부분을 제거하여 메탈 컨택홀을 형성한다. 이때, 메탈 컨택홀은 소스(15) 및 드레인(16)의 불순물 영역까지 식각하여 형성한다. 마지막으로, 메탈(19)을 증착 및 패터닝함으로써 다결정실리콘 박막트랜지스터의 제조를 완료한다.
상기와 같은 방법으로 제조된 도 2의 공정단면도에서 알 수 있는 바와 같이, 고전계 영역과 실제로 전자들이 움직이는 영역이 서로 떨어지게 구성되므로 고온 캐리어들의 발생이 억제된다. 또한, 발생한 고온 캐리어들은 대부분이 드레인(16) 영역으로 들어가 게이트 절연막(13)에 영향을 주지 않게 된다.
상술한 바와 같이, 본 발명은 드레인(16) 근처의 강전계 영역과 전자들이 움직이는 영역을 분리함으로써, 전자들이 고전계 영역을 지나감으로써 발생하는 고온 캐리어의 발생을 억제할 수 있게 되어 소자의 신뢰성을 높일 수 있는 효과가 있다.
도 1은 종래 다결정실리콘 박막트랜지스터의 구조단면도.
도 2는 본 발명에 의한 다결정실리콘 박막트랜지스터의 구조단면도.
도 3a 내지 도 3c는 본 발명에 의한 다결정실리콘 박막트랜지스터의 제조방법을 나타낸 구조단면도.
*도면의 주요부분에 대한 부호의 설명*
11 : 절연성 기판 12 : 다결정실리콘
13 : 게이트 절연막 14 : 게이트 전극
15 : 소스 16 : 드레인
17 : 이온주입불순물층 18 : 층간절연막
19 : 메탈
Claims (5)
- 절연성 기판에 다결정실리콘을 섬모양으로 형성하는 공정과,게이트 절연막을 형성하고 게이트 물질을 증착 및 패터닝하여 게이트 전극을 형성하는 공정과,상기 다결정실리콘 내에 소스 및 드레인의 불순물 영역을 형성하는 공정과,상기 다결정실리콘 내 소스 및 드레인의 불순물 영역 위에 이온주입불순물층을 형성하는 공정과,상기 절연성 기판의 전면에 층간절연막을 형성한 다음, 상기 이온주입불순물층 상부의 층간절연막과 게이트 절연막의 일부분을 제거하여 메탈 컨택홀을 형성하는 공정과,메탈을 증착 및 패터닝하는 공정을 포함하여 이루어지는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 소스 및 드레인 불순물 영역은 인 또는 보론 이온을 이온주입하여 형성하되, 최고 농도를 갖는 깊이를 상기 절연성 기판과 다결정실리콘의 계면에 위치하도록 하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 이온주입불순물층은 상기 소스 및 드레인 불순물 영역과 반대의 이온을 1016/cm3 정도 주입하여 형성하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 메탈 컨택홀은 상기 소스 및 드레인의 불순물 영역까지 식각하여 형성하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터 제조방법.
- 절연성 기판 위에 형성되며 소스 및 드레인의 불순물 영역을 포함하는 다결정실리콘과,상기 다결정실리콘내 상기 소스 및 드레인의 불순물 영역 위에 형성되는 이온주입불순물층과,상기 다결정실리콘 위에 게이트 절연막이 형성된 다음 패터닝되어 형성되는 게이트 전극과,상기 절연성 기판의 전면에 형성된 층간절연막 사이의 컨택홀에 형성되는 메탈을 포함하여 구성된 것을 특징으로 하는 다결정실리콘 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074413A KR100451152B1 (ko) | 1997-12-26 | 1997-12-26 | 다결정실리콘박막트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074413A KR100451152B1 (ko) | 1997-12-26 | 1997-12-26 | 다결정실리콘박막트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990054584A KR19990054584A (ko) | 1999-07-15 |
| KR100451152B1 true KR100451152B1 (ko) | 2005-04-19 |
Family
ID=37301800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970074413A KR100451152B1 (ko) | 1997-12-26 | 1997-12-26 | 다결정실리콘박막트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451152B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803565B1 (ko) * | 2001-08-14 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595117A (ja) * | 1991-10-01 | 1993-04-16 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| KR0162147B1 (ko) * | 1995-08-14 | 1999-02-01 | 김주용 | 박막 트랜지스터 및 그 제조방법 |
| KR100362191B1 (ko) * | 1995-12-07 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의박막트랜지스터및그제조방법 |
-
1997
- 1997-12-26 KR KR1019970074413A patent/KR100451152B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595117A (ja) * | 1991-10-01 | 1993-04-16 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| KR0162147B1 (ko) * | 1995-08-14 | 1999-02-01 | 김주용 | 박막 트랜지스터 및 그 제조방법 |
| KR100362191B1 (ko) * | 1995-12-07 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의박막트랜지스터및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990054584A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JP2000196090A (ja) | ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| KR100451152B1 (ko) | 다결정실리콘박막트랜지스터및그제조방법 | |
| US5977590A (en) | Semiconductor device having insulation gate type field effect transistor of high breakdown voltage | |
| JP2001217418A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP3402548B2 (ja) | 半導体装置の製造方法 | |
| KR960000233B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| JP3348517B2 (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH05243262A (ja) | 半導体装置の製造方法 | |
| JP4160174B2 (ja) | 半導体装置 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| KR20010041092A (ko) | Ｃｍｏｓ 트랜지스터 및 관련 소자의 제조 방법 | |
| KR930011031B1 (ko) | Ldd 제조방법 및 구조 | |
| KR100295687B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR20000039312A (ko) | 액정표시장치의 트랜지스터 제조방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100303356B1 (ko) | 더블 게이트 구조를 갖는 에스오아이 소자 및 그 제조방법 | |
| JPH11233776A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| KR0176148B1 (ko) | 고전압 반도체장치의 제조방법 및 그 구조 | |
| KR100199032B1 (ko) | 전력소자 제조방법 | |
| JPH03112165A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070629 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |