KR20000039312A - 액정표시장치의 트랜지스터 제조방법 - Google Patents
액정표시장치의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20000039312A KR20000039312A KR1019980054620A KR19980054620A KR20000039312A KR 20000039312 A KR20000039312 A KR 20000039312A KR 1019980054620 A KR1019980054620 A KR 1019980054620A KR 19980054620 A KR19980054620 A KR 19980054620A KR 20000039312 A KR20000039312 A KR 20000039312A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- side wall
- active layer
- insulating
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 abstract 4
- 239000012212 insulator Substances 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 description 15
- 239000010409 thin film Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 공정이 단순화된 오버랩 엘디디를 형성함으로써 핫캐리어 스트레스를 저감시킬 수 있는 액정표시장치의 트랜지스터 제조방법에 관한 것으로, 절연기판 상에 활성층을 형성하는 공정과, 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과, 활성층 상에 게이트전극을 마스크로 이용하여 저농도의 제 1도전형 불순물이온을 도핑하는 공정과, 게이트전극 측면에 제 1도전측벽과 제 2절연측벽을 순차적으로 형성하는 공정과, 제 1도전측벽 및 제 2절연측벽을 모두 포함한 게이트전극을 마스크로 이용하여 고농도의 제 1도전형의 불순물이온을 도핑함으로써 활성층 상에 엘디디 및 고농도영역을 형성하는 공정과, 활성층의 고농도영역 및 엘디디영역을 어닐링하여 활성화시키는 공정을 구비한 것이 특징이다.
따라서, 본 발명에서는 별도의 엘디디 형성용 포토공정없이 게이트전극 및 그측벽들을 이용함으로써 엘디디를 형성할 수 있다. 따라서, 포토공정이 불필요함에 따라 포토마스크 사용에 따른 미스어라인을 방지할 수 있고, 또한 전체 제조공정이 단순화된다.
그리고 본 발명에서는 게이트전극 측면의 측벽이 드레인에서 소오스, 소오스에서 드레인 쪽으로 확산이 진행되지 않도록 차단함에 따라, 채널길이를 용이하게 제어할 수 있다.
또한, 본 발명은 핫캐리어 스트레스에 강하며 오프전류 제어효과가 큰 이점이 있다.
Description
본 발명은 액정표시장치의 트랜지스터 제조방법에 관한 것으로, 특히, 공정이 단순화된 엘디디(Lightly Doped Drain) 구조를 형성함으로써 핫캐리어 스트레스(hot carrier stress)를 저감시킬 수 있는 액정표시장치의 트랜지스터 제조방법에 관한 것이다.
박막 트랜지스터 어레이(TFT-Array)는 스위칭소자로서 박막 트랜지스터를 형성한다.
이 박막 트랜지스터는 다결정실리콘 또는 단결정실리콘 등을 이용하여 제조할 수 있으며, 다결정실리콘을 이용한 박막 트랜지스터는 비정질실리콘을 이용한 박막 트랜지스터에 비하여 전자나 정공의 이동도가 높고 CMOS 트랜지스터 구현이 가능하다.
다결정실리콘 박막 트랜지스터를 사용하고 있는 액정표시장치는 유리 등의 절연기판 상에 구동회로부와 화소부가 함께 내장된 구조를 취하고 있다. 상기의 다결정실리콘 박막 트랜지스터를 구동회로부에 제작하는 경우에는 다결정실리콘의 특성상 빠른 주파수에서 스위칭이 가능하여 문제가 없지만, 다결정실리콘 박막 트랜지스터를 화소부에 제작하는 경우에는 다결정실리콘의 특성상 오프상태의 드레인 전류값이 크기 때문에 화소전극의 전위 폭을 크게 함으로써 화면특성을 저하시킨다. 따라서, 최근에는 이러한 화소부에서의 오프전류값를 적절한 수준으로 낮추기 위하여 엘디디 구조 혹은 오프셋 구조 등의 박막 트랜지스터를 적용하고 있다.
도 1a 내지 도 1c는 종래기술에 따른 제 1실시예로, 액정표시장치의 트랜지스터 제조에 있어서, 엘디디 형성을 보이기 위한 공정단면도이다.
도 1a와 같이, 유리 등의 절연기판(100)상에 다결정실리콘(polysilicon) 박막을 형성한 후, 패턴식각하여 활성층(102)을 형성한다.
활성층(102) 형성은 상기의 방법 외에도 절연기판(100) 상에 비정질 실리콘 상태로 박막을 증착한 후에 레이저 등을 이용하여 다결정 상태로 결정화시키는 방법도 있다.
전자의 경우에는 다결정 상태로 증착하기 위하여 절연기판 위에서의 Si원자들의 빠른 이동을 위한 고온의 증착온도가 필요하며, 후자의 경우에는 저온에서 비정질실리콘 박막을 형성한 후 고온에서 액시머 레이저를 이용한 재결정화 방법이 이용된다.
도 1b와 같이, 활성층(102)상에 게이트절연막(104)을 개재시키어 게이트전극(106)을 형성한다. 이 후, 활성층(102)상에 게이트전극(106)을 이온블로킹 마스크(ion blocking mask)로 이용하여 저농도의 제 1도전형 또는 제 2도전형의 불순물이온(108)을 도핑한다. 이 과정에서,
게이트전극(106) 양측의 활성층(106)에는 저농도 불순물영역(a1)이 형성된다.
도 1c와 같이, 활성층(102)상에 포토레지스트를 도포한 후, 게이트전극(106)을 덮도록 패턴식각함으로써 마스크패턴(mask pattern)(110)을 형성한다.
활성층(102)상에 마스크패턴(110)을 이온 블로킹 마스크로 이용하여 고농도의 제 1도전형 또는 제 2도전형 불순물이온(112)을 도핑한다. 이 과정에서, 마스크패턴(110) 양측의 활성층에는 고농도 불순물영역(b1)이 형성되며, 마스크패턴(110) 하부의 활성층에는 잔류된 저농도 불순물영역인 엘디디(c1)가 형성된다.
고농도 불순물영역(b1)은 이 후의 과정을 통해, 소오스/드레인전극(미도시)과 연결된다.
도 1d와 같이, 마스크패턴(110)을 제거한다.
이 후, 상기 구조에 레이저(laser)등을 이용하여 어닐링 공정(120)을 진행시킴으로써 엘디디(c1) 및 고농도 불순물영역(b1)을 활성화시킨다.
상기와 같은 방법에 의해, 게이트전극(106) 양측의 활성층에는 엘디디(c1) 및 이 후 공정을 통해 소오스/드레인전극에 연결되는 고농도 불순물영역(b1)가 형성된다.
즉, 종래기술에 따른 제 1실시예에서는 상기에서 처럼, 1회의 포토 공정을 통해 게이트전극 양측의 활성층에 엘디디를 형성하였다.
도 2a 내지 도 2e는 종래기술에 따른 제 2실시예로, 액정표시장치의 트랜지스터 제조에 있어서, 엘디디 형성을 보이기 위한 공정단면도이다.
도 2a와 같이, 유리 등의 절연기판(200)상에 다결정실리콘 박막을 형성한 후에 식각패턴함으로써 활성층(202)을 형성한다.
도 2b와 같이, 활성층(202)상에 포토레지스트(photoresist)를 도포한 후 소정영역을 덮도록 패턴식각하여 제 1마스크패턴(210)을 형성한다.
활성층(202) 상에 제 1마스크패턴(210)을 이온블로킹 마스크로 이용하여 저농도의 제 1도전형 또는 제 2도전형의 불순물이온(208)을 도핑한다.
이 과정에서, 제 1마스크패턴(210) 양측 활성층에는 저농도의 불순물영역(a2)이 형성된다.
도 2c와 같이, 활성층(202) 상에 제 1마스크패턴(210)을 덮도록 제 2마스크패턴(214)을 형성한다. 제 1마스크패턴(210)과 제 2마스크패턴(214)간의 간격이 이 후 형성될 엘디디 치수가 된다.
활성층(202)상에 제 2마스크패턴(214)을 이온블로킹 마스크로 이용하여 고농도의 제 1도전형 또는 제 2도전형의 불순물이온(212)을 도핑한다. 이 과정에서, 제 2마스크패턴(214) 양측의 활성층에는 고농도의 불순물영역(b2)이 형성된다.
도 2d와 같이, 제 2마스크패턴(214)을 제거한다.
이 후, 활성층(202)에 레이저 어닐링 공정을 진행시킴으로써 엘디디(c2) 및 고농도의 불순물영역(b2)을 활성화시킨다.
도 2e 와 같이, 활성층(202) 상에 게이트절연막(204)을 개재시키어 제 1마스크패턴과 동일 크기인 게이트전극(206)을 형성한다.
즉, 종래기술에 따른 제 2실시예에서는 2회에 걸친 포토 공정을 이용하여 활성층에 엘디디를 형성하였다.
그러나, 상기에서 언급하였던 종래의 제 1, 2실시예에서는 엘디디 형성을 위해 1회 또는 2회의 포토공정이 진행됨에 따라, 포토공정 시의 오정렬을 고려해야 하므로, 엘디디 치수를 조절하기 어렵고, 또한 전체공정이 복잡해졌다.
그리고, 레이저를 이용한 활성화 공정시 확산이 진행됨에 따라, 채널길이(channel length)가 변하므로, 소오스에서 드레인, 드레인에서 소오스 쪽으로의 트랜지스터 특성이 달라진다. 또한, 종래의 제 1실시예에서는 자기정렬(self align)TFT 이므로 핫캐리어 스트레스에 매우 취약한 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 엘디디 형성 공정을 단순화시킬 수 있는 액정표시장치의 트랜지스터 제조방법을 제공하려는 것이다.
본 발명의 다른 목적은 핫캐리어 스트레스에 강한 액정표시장치의 트랜지스터 제조방법을 제공하려는 것이다.
상기 목적들을 달성하고자, 본 발명의 액정표시장치의 트랜지스터 형성방법은 절연기판 상에 활성층을 형성하는 공정과, 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과, 활성층 상에 게이트전극을 마스크로 이용하여 저농도의 제 1도전형 불순물이온을 도핑하는 공정과, 게이트전극 측면에 제 1도전측벽과 제 2절연측벽을 순차적으로 형성하는 공정과, 제 1도전측벽 및 제 2절연측벽을 모두 포함한 게이트전극을 마스크로 이용하여 고농도의 제 1도전형의 불순물이온을 도핑함으로써 활성층 상에 엘디디 및 고농도영역을 형성하는 공정과, 활성층의 고농도영역 및 엘디디영역을 어닐링하여 활성화시키는 공정을 구비한 것이 특징이다.
도 1a 내지 도 1d는 종래기술에 따른 제 1실시예로, 액정표시장치의 트랜지스터 제조에 있어서, 엘디디 형성을 보이기 위한 공정단면도이다.
도 2a 내지 도 2e는 종래기술에 따른 제 2실시예로, 액정표시장치의 트랜지스터 제조에 있어서, 엘디디 형성을 보이기 위한 공정단면도이다.
도 3a 내지 도 3e는 본 발명에 따른 액정표시장치의 트랜지스터 제조에 있어서, 오버랩 엘디디 형성을 보이기 위한 공정단면도이다.
도 4는 본 발명에 따른 일실시예로, 오버랩(overlap) 엘디디 및 비오버랩(non overlap)된 엘디디 형성을 보이기 위한 공정단면도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200, 300, 400. 반도체기판 102, 202, 302, 402. 활성층
104, 204, 304, 404. 게이트절연층 106, 206, 306, 406. 게이트전극
108, 208, 308. 저농도 불순물이온주입
110. 마스크패턴
112, 212, 312. 고농도 불순물이온 주입
a1, a2, a3 . 저농도 불순물영역
b1, b2, b3, b4. 고농도 불순물영역
c1, c2, c3, l, m. 엘디디
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 3a 내지 도 3e는 본 발명에 따른 액정표시장치의 트랜지스터 제조에 있어서, 엘디디 형성을 보이기 위한 공정단면도이다.
도 3a와 같이, 유리 등의 절연기판(300)상에 다결정실리콘을 CVD(Chemical Vapor Deposition)방법으로 증착한 후, 패턴식각함으로써 활성층(302)을 형성한다. 상기 방법 외에도, 비정질실리콘을 증착한 후, 레이저 결정화를 통하여 활성층을 형성할 수도 있다.
도 3b와 같이, 반도체기판(300)상에 활성층(302)을 덮도록 산화실리콘 등을 증착하여 게이트절연막(304)을 형성한다. 그리고, 게이트절연막(304)상에 활성층의 소정영역과 대응된 부분을 덮도록 부게이트전극(306)을 형성한다.
이 후, 활성층(302)상에 부게이트전극(306)을 이온블로킹 마스크로 이용하여 저농도의 제 1도전형 또는 제 2도전형의 불순물이온(308)을 도핑한다. 이 과정에서, 부게이트전극(306) 앵측의 활성층에는 저농도의 불순물영역(a3)이 형성된다. 도면에서는 활성층 상에 n형의 불순물이온이 도핑처리된 것이 도시되었다.
도 3c와 같이, 게이트절연막(304)상에 부게이트전극(306)을 덮도록 금속층(320) 및 절연층(322)을 순차적으로 형성한다. 금속층은 모든 금속이 가능하며, 부게이트전극(306) 형성을 위한 금속과 동일해도 상관없다.
도 3d와 같이, 금속층(320)이 노출되는 시점까지 절연층(322)을 건식식각 방법으로 에치백하여 제 2측벽(322a)을 형성한다. 이 후, 제 2측벽(322a)을 마스크로 하여 금속층을 습식식각 방법으로 제거하여 부게이트전극(306) 측면에 제 1측벽(320a)을 형성한다.
따라서, 도면에 도시되어 있듯이, 부게이트전극(306)측면에는 차례로 제 1측벽(320a)과 제 2측벽(322a)이 형성된다. 본 발명에서는 실제적으로 부게이트전극(306)과 제 1측벽(320a)이 게이트전극이 된다. 따라서, 이하에서 부게이트전극(306)과 제 1측벽(320a)을 주게이트전극라 칭하기로 한다.
그리고, 제 1, 제 2측벽(320a)(322a)을 포함한 부게이트전극(306)을 이온블로킹 마스크로 이용하여 활성층(302) 상에 고농도의 제 1도전형 또는 제 2도전형의 불순물이온(312)을 도핑한다. 상기 도핑 과정을 통해, 활성층(302)에는 엘디디(c3)와 고농도의 불순물영역(b3)이 형성된다. 본 발명에서는 도면에서와 같이, 엘디디(c3)가 주게이트전극(320a)(306) 하부에 오버랩된 구조를 갖는다.
도 3e와 같이, 상기 구조에 레이저 어닐링공정을 진행시키어 엘디디(c3)와 고농도의 불순물영역(b3)을 활성화시킨다.
도 4는 본 발명에 따른 일실시예로, 오버랩(overlap) 엘디디 및 비오버랩(non overlap)된 엘디디 형성을 보이기 위한 공정단면도이다.
도 3d에서와 같은 공정을 통해 형성된 제 1및 제 2측벽(320a)(322a)에 추가로 습식식각 공정을 진행시키면, 도 4와 같은 구조가 형성된다. 즉, 도 4와 같이, 활성층(402)에는 고농도영역(b4)와 저농도영역(c4)인 엘디디가 형성되며, 엘디디는 주게이트전극(406, 420a)과 오버랩된 엘디디인 제 1영역(l)과, 주게이트전극(406, 420a)과 비오버랩(non overlap)된 엘디디인 제 2영역(m)으로 구분된다. 여기에서, 제 2영역(m)은 주게이트전극(406, 420a)이 덮여 있지 않으므로 옵셋(off-set)영역이 된다.
따라서, 본 발명의 오버랩 엘디디 구조 또는 오버랩 엘디디 및 비오버랩 엘디디를 동시에 갖는 구조는 실제적으로 단채널효과를 가지므로 오프전류를 줄일 수 있다.
상술한 바와 같이, 본 발명에서는 별도의 엘디디 형성용 포토공정없이 게이트전극 및 그측벽들을 이용함으로써 엘디디를 형성할 수 있다. 따라서, 포토공정이 불필요함에 따라 포토마스크 사용에 따른 미스어라인을 방지할 수 있고, 또한 전체 제조공정이 단순화된다.
그리고 본 발명에서는 게이트전극 측면의 측벽이 드레인에서 소오스, 소오스에서 드레인 쪽으로 확산이 진행되지 않도록 차단함에 따라, 채널길이를 용이하게 제어할 수 있다.
또한, 본 발명의 오버랩 엘디디 구조 또는 오버랩 엘디디 및 비오버랩 엘디디를 동시에 갖는 구조는 핫캐리어 스트레스에 강하며 오프전류 제어효과가 큰 이점이 있다.
Claims (3)
- 액정표시장치의 트랜지스터 제조방법에 있어서,절연기판 상에 활성층을 형성하는 공정과,상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과,상기 활성층 상에 상기 게이트전극을 마스크로 이용하여 저농도의 제 1도전형 불순물이온을 도핑하는 공정과,상기 게이트전극 측면에 제 1도전측벽과 제 2절연측벽을 순차적으로 형성하는 공정과,상기 제 1도전측벽 및 제 2절연측벽을 모두 포함한 게이트전극을 마스크로 이용하여 고농도의 제 1도전형의 불순물이온을 도핑함으로써 상기 활성층 상에 엘디디 및 고농도영역을 형성하는 공정과,상기 활성층의 고농도영역 및 엘디디영역을 어닐링하여 활성화시키는 공정을 구비한 액정표시장치의 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 제 1도전측벽 및 제 2절연측벽 형성은상기 활성층 상에 상기 게이트전극을 덮도록 도전금속층과 절연층을 순차적으로 형성하는 공정과,상기 절연층을 제거하여 상기 제 2절연측벽을 형성하는 공정과,상기 제 2절연측벽을 마스크로 이용하여 상기 도전금속층을 식각함으로써 상기 게이트전극 측면에 상기 제 1도전측벽을 형성하는 공정을 구비한 것이 특징인 액정표시장치의 트랜지스터 제조방법.
- 청구항 1에 있어서,상기 제 1절연측벽 및 상기 제 2도전측벽에 추가로 식각공정을 진행시킴으로써 상기 활성층 상에 오버랩 엘디디 및 비오버랩된 엘디디를 갖는 것이 특징인 액정표시장치의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054620A KR100308852B1 (ko) | 1998-12-12 | 1998-12-12 | 액정표시장치의트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054620A KR100308852B1 (ko) | 1998-12-12 | 1998-12-12 | 액정표시장치의트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039312A true KR20000039312A (ko) | 2000-07-05 |
| KR100308852B1 KR100308852B1 (ko) | 2002-10-25 |
Family
ID=19562533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980054620A KR100308852B1 (ko) | 1998-12-12 | 1998-12-12 | 액정표시장치의트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308852B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7387920B2 (en) | 2004-04-30 | 2008-06-17 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor array panel |
| KR20190096319A (ko) * | 2011-07-08 | 2019-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2023090766A1 (ko) * | 2021-11-18 | 2023-05-25 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621098A (ja) * | 1992-07-03 | 1994-01-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP3326013B2 (ja) * | 1994-07-14 | 2002-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1998
- 1998-12-12 KR KR1019980054620A patent/KR100308852B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7387920B2 (en) | 2004-04-30 | 2008-06-17 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor array panel |
| KR20190096319A (ko) * | 2011-07-08 | 2019-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2023090766A1 (ko) * | 2021-11-18 | 2023-05-25 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100308852B1 (ko) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100439345B1 (ko) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 | |
| KR100451381B1 (ko) | 박막트랜지스터및그제조방법 | |
| US5989944A (en) | Method of fabricating self-aligned thin film transistor using laser irradiation | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| KR0177785B1 (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
| US20180122955A1 (en) | Semiconductor device and method for manufacturing same | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR19980084468A (ko) | 박막트랜지스터의 제조방법 | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20020080935A (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100590265B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| KR100635067B1 (ko) | 엘디디 구조를 갖는 박막트랜지스터 및 그의 제조방법 | |
| KR100323080B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100274887B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| KR100382455B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100205521B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH0621461A (ja) | 薄膜トランジスタ | |
| KR0129234B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100232218B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030047185A (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |