JP4632902B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4632902B2
JP4632902B2 JP2005242710A JP2005242710A JP4632902B2 JP 4632902 B2 JP4632902 B2 JP 4632902B2 JP 2005242710 A JP2005242710 A JP 2005242710A JP 2005242710 A JP2005242710 A JP 2005242710A JP 4632902 B2 JP4632902 B2 JP 4632902B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
protective film
protrusion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005242710A
Other languages
English (en)
Other versions
JP2007059601A (ja
Inventor
郁未 柏木
政則 関
純一郎 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005242710A priority Critical patent/JP4632902B2/ja
Publication of JP2007059601A publication Critical patent/JP2007059601A/ja
Application granted granted Critical
Publication of JP4632902B2 publication Critical patent/JP4632902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置の製造方法に関する。
チャネル領域の表面にゲート絶縁膜が形成され、さらにゲート絶縁膜の表面にゲート電極が形成された薄膜トランジスタ(TFT:Thin Film Transistor)は、半導体装置で多用されている。TFTを含む半導体装置は、計算機の記憶装置や液晶表示装置などの表示装置において用いられる。たとえば、液晶表示装置においては、アクティブマトリックス型の表示装置の表示部にTFTが用いられている。また、表示領域の外側に配置された画像コントローラにTFTが用いられる。
このようなTFTには、薄膜材料として非晶質の材料が用いられてきた。たとえば、TFTにおいて、ソース領域とドレイン領域に挟まれるチャンネル領域に非晶質の半導体膜が用いられてきた。しかし、近年においては、TFTを高速で駆動するために結晶化させた多結晶の半導体膜が用いられている。
多結晶の半導体膜は、原子配列の揃った結晶を含み、キャリアの移動度が非晶質の半導体膜における移動度よりも数百倍程度大きくなるという特性を有する。しかし、多結晶の半導体膜の結晶粒界の部分では、キャリアの散乱が生じる。このため、チャネル領域のキャリアの移動方向に存在する結晶粒界の数を少なくすることが好ましい。すなわち、結晶粒を大きくすることによって、結晶粒界を少なくすることが好ましい。換言すれば、チャネル領域において、結晶をなるべく単結晶状にすることが好ましい。
結晶粒界が少なく、大きな結晶を有する半導体膜でTFTが形成されることにより、TFTの高性能化が図れるのみでなく、ガラス基板などの基板の表面にプロセッサなどの集積回路を形成することが可能になる。
非晶質の半導体膜の結晶化については、いくつかの方法が提案されている。その中で、パルスレーザを用いた方法においては、短時間に大きなエネルギを半導体膜に投入することができ、半導体膜が表面に配置された基板に損傷を与えることなく、低温での結晶化が可能である。
しかし、レーザ光の照射により、非晶質の半導体膜が厚さ方向の全体にわたって溶融しない場合には、未溶融領域と溶融領域との界面において結晶核が発生する。このような結晶核により、半導体膜の表面に向かって結晶が成長するため、半導体膜の表面に平行な方向(キャリアの移動方向)における結晶の粒径は、ほぼ100〜200nmと小さくなる。
半導体膜の表面に平行な方向の長さが長い結晶粒を形成するためには、非晶質の半導体膜の厚さ方向の全体にわたって半導体膜を溶融させ、結晶核の発生数を少なくすることが好ましい。または、結晶化が行なわれる際に、溶融した半導体膜を適度に温めたり、温度勾配をつけたりすることによって、結晶の成長速度を制御する。このような方法によって結晶の粒径を大きくすることができる。
半導体膜の表面のうち基板が配置されている側の表面から反対側の表面に向かって結晶化が進行する方法(以下、「縦方向成長法」という。)の他に、半導体膜の表面に沿った方向に結晶化が進行する方法(以下、「横方向成長法」という。)がある。
横方向成長法においては、基板の表面に配置された半導体膜の一部にレーザ光を照射して、半導体膜の溶融した部分を形成する。レーザ光を基板に対して相対的に移動することにより、溶融した部分と固体部分との境界を横方向に移動させる。半導体膜の溶融した部分は、横方向に結晶化が進行しながら固化する。このように、横方向への結晶の長さを長くすることができる。
横方向成長法においては、溶融した部分では、固体部分との界面が最も温度が低く、この部分で結晶核が発生しやすい。横方向成長法においては、溶融した部分の端部から溶融した部分の中央部に向かって結晶成長が進む現象を利用している。
横方向成長法を行なうためには、レーザ光の照射の際にマスクを用いる方法、または、レーザ光のビームの形状を制御する方法によって、半導体膜に完全に溶融した部分と固体部分との境界を形成することが必要である。横方向成長法の中には、逐次横方向結晶化(SLS:Sequential Lateral Solidification)法と呼ばれる方法が提案されている(たとえば、特許第3204986号公報参照)。
SLS法においては、横方向成長した結晶粒をつなぐように結晶化を行なうことができ、横方向に径の大きな結晶粒を得ることができる。TFTのチャネル領域におけるキャリアの進行方向と形成される結晶粒の成長方向とを互いに平行にすることによって、キャリアの進行経路に結晶粒界の数を少なくすることができる。このため、キャリアの移動度を高くすることができる。このときのキャリアの移動度は、非晶質の半導体膜に比べて数桁高く、また、縦方向に成長した多結晶の半導体膜に比べて数倍高い。
一方で、半導体膜の表面に生じる凹凸の大きさに応じて、半導体装置の特性に影響があることが知られている。たとえば、特許第2776276号公報においては、チャネル層を構成するポリシリコン膜とゲート絶縁膜との界面における凹凸は、薄膜トランジスタの電気的特性のばらつきに大きな影響を与えることが開示されている。このため、これまでにも、半導体膜の表面の凹凸を小さくして、半導体膜の表面を平坦化させる方法が提案されてきた。
上記の特許第2776276号公報においては、(i)半導体膜の表面に、透過性膜を堆積した後にレーザ光の照射を行なう方法、(ii)半導体膜の表面をフッ素または過酸化水素水を含む溶液でエッチングを行なう方法、(iii)半導体膜の表面を酸性溶液に浸すことにより酸化させる方法、(iv)半導体膜の表面を化学的機械的研磨(CMP:Chemical Mechanical Polish)を行なう方法、(v)半導体膜に対してイオン核種を打ち込むドーピングを行なう方法などが開示されている。これらのうちいずれかの方法により、チャネル部における電子の散乱が抑制され、移動度またはしきい値などの電気的特性が安定して、素子間のばらつきを小さくできると開示されている。
特許第3204986号公報 特許第2776276号公報
結晶成長においては、はじめに固体であった半導体膜の材料が加熱されることによって溶融する。次に、結晶核が発生する。次に、結晶核を起点として結晶成長が行なわれる。成長した結晶粒同士が衝突して、溶融した領域全体が固化する(再結晶化)。
固化の最終段階において、結晶粒同士が衝突する際に、結晶粒界の部分が半導体膜の表面から飛び出して、表面から突出する凸部(突起部)が発現する場合がある。SLS法においては、横方向に結晶成長が行なわれた半導体膜の表面において、突起部が発現してしまい、表面に凹凸が生じる場合があった。
図13に、SLS法において結晶成長が完了したときの半導体膜の概略断面図を示す。一の方向に長手方向を有するように、結晶粒48が形成されている。結晶粒48は、チャネル領域において、キャリアが移動する方向とほぼ平行に長手方向を有するように形成されている。結晶粒48は、半導体膜の完全に溶融している部分と固体部分との界面から溶融している部分の中央に向かって横方向に成長している。
たとえば、照射される領域が長方形のレーザ光を用いた場合には、この長方形のすべての辺に対応する部分に、溶融している部分と固体部分(非溶融部分)との界面が生じて、溶融している部分の中央部に向かって横方向の結晶成長が生じる。ここでは、説明の簡略化のため、上記長方形の短辺に対応する位置から中央部に向かって横方向成長する結晶については記載を省略している。図13に示す結晶粒48は、長手方向がレーザ光の照射される領域の長方形の長辺とほぼ垂直になっている。
横方向成長する過程においては、レーザ光が照射される領域の中央部でも冷却が進む。このため、溶融した半導体膜の部分と半導体膜の真下の基板との界面に、結晶核が生じる。このように生じた結晶核は、半導体膜の厚さ方向(縦方向)に結晶成長が進み、結晶粒49が形成される。結晶粒49は、縦方向に長手方向を有する結晶粒である。このように、横方向に成長した結晶粒48と、縦方向に成長した結晶粒49とが混在する。点50は、半導体膜の表面から飛び出すように発現した突起部の位置である。
図14に、図13におけるA部の拡大概略断面図を示す。点50に示す位置に発現した突起部は、結晶粒界の部分に存在する。すなわち、結晶粒界の部分が屋根状に飛び出して突起部になる。3個以上の結晶粒が一点に衝突した部分においては、より大きな突起部が形成される。長さLは、横方向に成長した結晶粒の長手方向の長さのうち、最大長さである。
図15に、半導体膜に生じる突起部の最大の高さと横方向に成長した結晶粒の粒径(成長距離)の最大長さとの関係を調べたグラフを示す。横軸が横方向に結晶粒が成長した距離であり、縦軸が半導体膜の表面に生じた突起部の高さである。たとえば、結晶粒の成長距離の最大長さが、2μmのときの突起部の高さは、最大で100nm程度である。結晶粒の成長距離の最大長さが、5μmのときの突起部の高さは、最大で200nm程度であった。
結晶粒を横方向に長くすることによって、結晶粒界におけるキャリアの散乱を少なくすることができる。たとえば、TFTにおいては、チャンネル領域でのキャリアの移動度やイオン電流を大きくすることができる。しかしながら、結晶粒を横方向に大きくすることによって、半導体膜の表面に生じる突起部が大きくなり、半導体膜の表面において突起部に起因するキャリアの散乱が生じてしまうという問題があった。
さらに、TFTにおいては、半導体膜の表面に絶縁膜を配置して、キャリアを誘起するためのゲート絶縁膜を形成する。半導体膜の表面に突起部が存在する場合には、この突起部の周辺の絶縁膜が薄くなり、ゲート絶縁膜の信頼性が低下する。すなわち、ゲート絶縁膜の絶縁破壊が生じやすくなってTFTの信頼性が低下するという問題があった。
近年においては、TFTの電流駆動能力を向上とTFTの微細化とが図られている。たとえば、TFTのゲート絶縁膜の薄膜化が図られている。TFTの微細化または薄膜化によって、装置の小型化などを行なうことができる。たとえば、アクティブマトリックス型の液晶表示装置においては、表示部のTFTまたは表示部の外側に配置された画像コントローラのTFTを小さくすることができる。この結果、表示部の開口率を向上させたり、表示部の周辺の額縁領域を小さくする狭額縁化を図ることができたりする。
しかしながら、半導体膜の表面に突起部が存在することにより、ゲート絶縁膜の薄膜化を行なうことができず、突起部がゲート絶縁膜の薄膜化の障害になるという問題があった。
さらに、突起部が多く存在するチャネル領域を有するTFTと、突起部が少ないチャネル領域を有するTFTとではトランジスタ特性に大きな差が生じる場合があった。形成された複数のTFTにおいて、それぞれのTFTの特性のばらつきが大きくなってしまうという問題があった。
従来の技術において、粒径の大きな多結晶半導体膜を形成したところ、突起部の高さは、半導体膜の膜厚の2倍以上になった。従来の技術の方法を用いて、突起部の高さを小さくすることを試みたが、突起部の高さを十分に低くすることはできなかった。または、突起部のみではなく、半導体膜の表面に損傷を与えることがあった。
特許第2776276号公報に開示されている上記の(i)の方法においては、突起部の高さを低減させる効果は小さかった。また、大きなエネルギを有するレーザ光を照射したところ、多結晶の品質が低下した。
特許第2776276号公報に開示されている上記の(ii)、(iii)または(iv)の方法においては、半導体膜の突起部の高さを低くできるが、半導体膜の一部を除去してしまうという問題があった。すなわち、不要な突起部のみを除去することができないという問題があった。上記の(v)の方法においては、半導体膜が損傷され、TFTの電気的特性や信頼性が低下するという問題があった。
本発明は、表面の凹凸の小さな半導体膜を備える半導体装置の製造方法を提供することを目的とする。
本発明に基づく半導体装置の製造方法は、基板の表面に下地膜を配置する工程を含む。上記下地膜の表面に半導体膜を配置する工程と、上記半導体膜の表面に保護膜を配置する保護膜配置工程と、上記保護膜の上方から局所的にレーザ光を照射することにより、上記半導体膜の一部を厚さ方向に溶融する工程を含む。溶融した上記半導体膜の一部を冷却して、上記半導体膜の表面に行な長手方向を有する結晶を形成し、かつ、上記保護膜を突き抜ける上記半導体膜の突起部を発現させる結晶化工程を含む。上記保護膜が上記半導体膜の表面に配置された状態で上記半導体膜を平坦化する平坦化工程を含む。記平坦化工程は、上記突起部の少なくとも一部を除去する工程を含む。
上記発明において好ましくは、上記保護膜配置工程は、上記結晶化工程において上記突起部が上記保護膜を突き抜ける厚さの上記保護膜を配置する工程を含む。
上記発明において好ましくは、上記平坦化工程は、上記突起部および上記突起部の周りの上記保護膜を除去する工程を含む。
上記発明において好ましくは、上記平坦化工程は、化学機械研磨により行なう工程、または、イオンビームを照射する工程のいずれかを含む。
上記発明において好ましくは、上記平坦化工程は、上記突起部を選択的に除去する工程を含む。
上記発明において好ましくは、上記平坦化工程は、上記半導体膜が上記保護膜より選択的に除去される溶液を用いてエッチングを行なう工程、または、上記半導体膜が上記保護膜より選択的に除去される反応性ガスを用いてエッチングを行なう工程を含む。
上記発明において好ましくは、上記平坦化工程は、上記突起部の表面を酸化する工程と、上記突起部の表面に形成された酸化膜を除去する工程とを含む。
本発明によれば、表面の凹凸の小さな半導体膜を備える半導体装置の製造方法を提供することができる。
(実施の形態1)
本発明者らは、検討を重ねて、半導体膜の表面に配置される絶縁膜の膜厚などを調整した場合に、半導体膜の表面に発現する突起部が絶縁膜を突き抜けることを見出した。この場合、半導体膜の一部が絶縁膜を貫通してしまうために、上記の特許第2776276号公報に記載の透過性膜とゲート絶縁膜とを兼用することは困難である。
しかしながら、本発明者らは、この絶縁膜を半導体膜の保護のための膜として利用することを想到して、半導体膜の損傷を防止しながら、突起部を効果的に除去することを見出した。
図1から図8を参照して、本発明に基づく実施の形態1における半導体装置の製造方法について説明する。本実施の形態においては、表面に平行な方向に長手方向を有する結晶粒を有する半導体膜を備える半導体装置の製造方法について説明する。
図1は、本実施の形態における半導体装置の製造方法の概略工程図である。本実施の形態においては、はじめに基板の表面に下地膜を配置する。下地膜の表面に、半導体膜を配置する。次に、半導体膜の表面に保護膜を配置する保護膜配置工程を行なう。
次に、保護膜の上方から局所的にレーザ光を照射する。レーザ光の照射によって、半導体膜の一部を厚さ方向に溶融する。次に、溶融した半導体膜の一部を冷却して、半導体膜の表面にほぼ平行な長手方向を有する結晶を形成する結晶化工程を行なう。このときに、半導体膜の表面に突起部が発現する。次に、突起部の少なくとも一部を除去して半導体膜の表面を平坦化する平坦化工程を行なう。最後に保護膜の除去を行なう。
以下この工程の順番に沿って、それぞれの工程について説明する。
(下地膜および半導体膜の形成)
図2に、レーザ光が照射される半導体デバイスの概略断面図を示す。半導体デバイス25の形成においては、はじめに、基板11の表面に下地膜としての下地絶縁膜12を配置する。次に、下地絶縁膜12の表面に半導体膜13を配置する。
基板11としては、絶縁性を有する基板であることが好ましい。基板11としては、ガラス基板や石英基板などを用いることができる。特に、基板11としては、汎用的な材料であり、また、安価であるガラス基板が好ましい。また、表示装置のように大きな表面積を有する基板が必要である場合においても、容易に入手できるためガラス基板が好ましい。本実施の形態においては、基板11としてガラス基板を用いている。
下地膜としての下地絶縁膜12には、窒化シリコン膜、酸窒化シリコン膜または酸化シリコン膜などを用いることができる。下地絶縁膜12を形成することにより、レーザ光によって半導体膜13を溶融する工程において、溶融した半導体膜13の熱的影響が、基板11に及ぶことを抑制できる。また、下地絶縁膜12を形成することにより、基板11から半導体膜13への不純物の拡散を抑制できる。すなわち、下地膜にバッファ層としての機能を備えることができる。
下地膜は、任意の厚さで形成できるが、50nm以上200nm以下程度の膜厚であることが好ましい。下地絶縁膜12の形成においては、プラズマエンハンスト化学気相堆積(PECVD)、蒸着、またはスパッタリングなどの方法によって、原料化合物を基板11の表面に配置することによって形成できる。本実施の形態においては、下地絶縁膜12として、基板11の表面に150nmの厚さで二酸化シリコン膜を形成した。
半導体膜13には、半導体の特性を有する材料を用いることができる。半導体膜13としては、たとえば、アモルファスシリコン膜が好ましい。半導体膜13としてアモルファスシリコン膜を用いることにより、後の結晶化工程において、結晶粒径を大きくすることができ、形成される半導体装置の特性が顕著に向上する。
半導体膜13の材料としては、アモルファスシリコンのような非晶質の半導体に限られず、微結晶や多結晶などの結晶性を有する半導体であってもよい。さらに、半導体膜13の材質としては、ゲルマニウムなどの他の元素を含み、シリコンを主成分とする材質であってもよい。
半導体膜13の形成においては、PECVD、触媒化学気相堆積(Cat−CVD)、蒸着、またはスパッタリング法などによって形成できる。半導体膜13としては、10nm以上100nm以下の膜厚が好ましいが、この形態に限られず、任意の厚さで形成することができる。本実施の形態においては、半導体膜13として、アモルファスシリコンの半導体膜を厚さが50nmになるように形成した。
(保護膜の形成)
次に、半導体膜13の表面に、保護膜14を形成する。保護膜14としては、後のレーザ光の照射工程において、保護膜14が溶融せずに、かつ、照射されるレーザ光の反射率が低い(反射されにくい)膜であればよい。
保護膜14としては、二酸化シリコンを主成分とする材料で形成されていることが好ましい。この方法により、安定性の優れた保護膜を形成することができる。また、保護膜の膜厚設計を容易に行なうことができる。保護膜14の形成においては、PECVD法、蒸着法、またはスパッタリング法などにより形成することができる。
保護膜14の厚さを変化させると、照射するレーザ光に対して保護膜14が反射膜になったり反射防止膜になったりする場合がある。このため、保護膜14を、実質的に反射膜にならない厚さで形成することが好ましい。
また、照射するレーザ光に対して、半導体膜の反射率よりも低い反射率を有する反射防止膜を形成することが好ましい。この方法により、レーザ光の利用効率を上げることができる。また、保護膜の厚さは、レーザ光の波長や半導体膜の材質に依存するため、適宜、実施する形態に応じた膜厚を設定することが好ましい。
保護膜14の形成においては、後の半導体膜13の結晶化工程において、半導体膜13の表面に発現する突起部の少なくとも一部が、保護膜14を突き抜けるような厚さで形成することが好ましい。すなわち、少なくとも一部の突起部が、保護膜14の表面から露出するような膜厚で形成することが好ましい。保護膜14の厚さは、実施する形態に依存するが、ほぼ10nm以上200nm以下の範囲内である。
保護膜14の配置においては、半導体膜13の表面の一部分または半導体膜13の表面全体に配置する。本実施の形態においては、半導体膜13の表面全体に、保護膜14としての二酸化シリコン膜を、厚さが30nmになるように形成した。
(レーザ光の照射)
次に、図2を参照して、矢印61に示すように、保護膜14の表面に向かって、レーザ光を照射する。
図3に、本実施の形態において半導体膜の溶融および結晶化に用いられる第1のレーザ光照射装置の模式的なブロック図を示す。レーザ光照射装置は、半導体デバイス25を配置するためのステージ38を備える。レーザ光照射装置は、第1レーザ発振器31を備える。レーザ光照射装置は、第1レーザ発振器31で発振されたレーザ光が、半導体デバイス25に照射されるように形成されている。ステージ38は、移動可能に形成されている。ステージ38は、半導体デバイス25に到達するレーザ光の位置を変更できるように形成されている。
レーザ光照射装置は、可変減衰器32、ビーム整形光学機器33、均一照明光学機器34、フィールドレンズ35、マスク36、投影レンズ37およびミラー39を備える。第1レーザ発振器31から発振されたレーザ光は、エネルギ量が可変減衰器32によって調整される。ビーム整形光学機器33と均一照明光学機器34とは、第1レーザ発振器31から発振されたレーザ光を所定の寸法に整形して、均一な強度の光を形成する。
また、フィールドレンズ35をレーザ光が透過することにより、光学系を像側テレセントリック光学系にすることができる。レーザ光がマスク36を通ることによって、所望の領域のみをレーザ光が通過する。さらに、レーザ光が投影レンズ37を通ることによって、レーザ光が所定の倍率で半導体デバイス25の表面に照射される。半導体デバイス25の表面におけるレーザ光の形状としては、たとえば、矩形である。
レーザ光の光路には、必要に応じてミラー39を配置する。ミラー39を配置することにより、レーザ光の進行する向きを変更したり、レーザ光の向きを逆転させたりすることができる。ミラー39の設置箇所や数量に制限はなく、レーザ光照射装置の光学設計や機構設計に応じて配置することができる。
また、レーザ光の断面形状を整形する方法には、任意の方法を採用することができる。たとえば、回折光学素子や非球面光学素子を採用することができる。
マスク36をレーザ光が通ることにより、レーザ光を半導体デバイスの所望の領域のみに照射することができる。または、マスク36をレーザ光が通ることにより、レーザ光のうち、所望の強度分布を有する範囲の光のみを使用することができる。マスク36は、目的に応じて配置される。マスク36は、配置されなくても構わない。
レーザ光照射装置は、制御器29を備える。制御器29は、矢印62に示すように第1レーザ発振器31を制御できるように形成されている。また、制御器29は、矢印63に示すように、ステージ38の移動を制御できるように形成されている。
第1レーザ発振器31としては、基板に損傷を与えないように、固体の半導体膜に対する吸収係数が大きい紫外線領域から可視光領域の波長を有するレーザ光を発振できることが好ましい。第1レーザ発振器31としては、たとえば、エキシマレーザやYAGレーザなどの固体レーザが好適である。本実施の形態においては、第1レーザ発振器として、パルスレーザ発振器を用いている。また、本実施の形態においては、波長が308nmのエキシマレーザを用いて繰返し周波数100Hzで照射を行なった。また、レーザ光のパルス幅は50nsで照射を行なった。
レーザ光は、1回の照射によって固体の状態である半導体膜を溶融でき、かつ、半導体膜を凝集させたり、基板に損傷を与えたりしないように、エネルギ量を設定することが好ましい。特に、レーザ光のエネルギ量においては、半導体膜の厚さ方向全体にわたって、半導体膜を溶融できることが好ましい。このエネルギ量は、半導体膜の材質、半導体膜の膜厚、結晶化を行なう領域の面積などに依存する。レーザ光のエネルギ量は、半導体装置の製造の形態に対応させて、適切な量にすることが好ましい。本実施の形態においては、レーザ光のエネルギ量を0.4J/cm2以上0.7J/cm2以下に設定した。
本実施の形態においては、半導体デバイス25が配置されているステージ38を移動させながら、レーザ光の照射を繰返している。本実施の形態におけるステージ38の移動方向は、形成されるべき結晶粒の長手方向に沿った方向である。たとえば、TFTのチャネル領域を形成するための半導体膜においては、ソース領域とドレイン領域とを結ぶ方向に沿って、ステージ38を移動する。この方法により、ソース領域とドレイン領域とを結ぶ方向に沿って長手方向を有する結晶粒を形成することができ、特性の優れたTFTを製造することができる。
第1レーザ発振器31で発振されたレーザ光により、半導体デバイス25の半導体膜の表面に矩形状にレーザ光が照射される。半導体膜は、矩形状の形状に対応した形状で溶融する。半導体膜は、厚さ方向全体に溶融する。本実施の形態においては、上記矩形状の長手方向に垂直な方向にステージ38が移動する。ステージ38が移動することにより、レーザ光が照射される位置が徐々に移動する。半導体膜においては、溶融した部分がステージの移動方向に移動する。溶融した部分と固体部分との境界からステージ38の移動方向に沿って、横方向に結晶成長する。このように、半導体膜の主表面にほぼ平行な長手方向を有する結晶粒を形成することができる。
本実施の形態においては、レーザ光照射装置のステージを移動させることによりレーザ光を照射する位置を移動したが、この形態に限られず、レーザ光を照射するための光学系を駆動することにより、半導体デバイスにおけるレーザ光の照射位置を変更しても構わない。また、レーザ光の照射位置の移動方向については、形成されるべき結晶粒の長手方向に限られず、任意の移動方向に対して本願発明を適用することができる。
図4に、本実施の形態における他のレーザ光照射装置としての第2のレーザ光照射装置の模式的なブロック図を示す。第2のレーザ光照射装置においては、半導体デバイスに対して、複数のレーザ光を照射するように形成されている。本発明においては、第2のレーザ光照射装置のように複数のレーザ光が照射されるレーザ光照射装置を用いても構わない。
第2のレーザ光照射装置において、第1のレーザ光は、半導体膜に吸収される波長を有し、半導体膜を溶融できるエネルギ量を有する。第2のレーザ光は、基板に吸収される波長を有する補助ビームとしてのレーザ光である。補助ビームを用いて基板を加熱しながら結晶成長を行なうことにより、半導体の結晶成長の成長速度を遅くすることができ、より大きな結晶粒を形成することができる。または、半導体膜の基板が配置されている側から反対側に向かって縦方向に結晶成長する結晶粒の発現を抑制することができる。
第2のレーザ光照射装置は、第1のレーザ光を照射するために、本実施の形態における第1のレーザ光照射装置の構成を備える。さらに、第2のレーザ光照射装置は、第2のレーザ光を照射するための機器を備える。第2のレーザ光照射装置は、第2レーザ発振器41、可変減衰器42、ビーム整形光学機器43、均一照明光学機器44およびミラー45を備える。第2のレーザ光を照射するための光学機器の構成は、第1のレーザ光を照射するための光学機器の構成と同様である。
第2のレーザ光照射装置は、制御器30を備える。制御器30は、第1レーザ発振器31およびステージ38の制御の他に、矢印64に示すように第2レーザ発振器41の制御が行なえるように形成されている。第2のレーザ光を照射するための光学機器において、必要に応じて、ミラー39が配置されたり、回折光学素子などが用いられたりしても構わないことは、第1のレーザ光照射装置と同様である。
第2のレーザ光は、たとえば、半導体デバイス25の表面において、矩形状に照射される。第2のレーザ光を照射する領域は、第1のレーザ光を照射する領域を含むように設定されることが好ましい。第2のレーザ光が照射される面積は、半導体デバイス25の表面において、第1のレーザ光が照射される面積よりも大きく設定されることが好ましい。この方法を採用することにより、第1のレーザ光により溶融されるすべての部分に対して、第2のレーザ光を照射することができる。溶融する領域のほぼ全体にわたって、結晶化の速度を遅くすることができ、結晶粒の大きさを均一にすることができる。この結果、半導体装置の特性のばらつきを抑制することができる。
また、第2のレーザ光は、半導体デバイス25の表面において、均一な光強度分布を有することが好ましい。この方法を採用することにより、結晶化の速度を均一に遅くすることができ、結晶粒の大きさを均一にすることができる。この結果、半導体装置の特性のばらつきを抑制することができる。
第2レーザ発振器41としては、基板または溶融した半導体膜に吸収されて、これらのいずれかを加熱する作用を有するアシストレーザ発振器が好ましい。たとえば、第2レーザ発振器41としては、可視域から赤外域の範囲内の波長を有するレーザ光を発振できることが好ましい。
第2レーザ発振器41としては、たとえば、波長が532nmのYAGレーザ、波長が1064nmのYAGレーザ、波長が10.6μmの炭酸ガスレーザなどが好ましい。第2レーザ発振器41としては、パルス照射を行なうレーザまたは連続照射を行なうレーザのいずれでも構わない。本実施の形態においては、基板としてのガラス基板に吸収される9μm以上11μm以下の範囲内の波長を有し、パルス照射が行なわれる炭酸ガスレーザを用いている。
レーザ光のエネルギ量においては、第1のレーザ光と第2のレーザ光のエネルギ量の合計が、半導体膜を溶融でき、かつ、半導体膜を凝集させたり基板に損傷を与えなかったりするように、設定されることが好ましい。このエネルギ量は、第1のレーザ光照射装置と同様に、半導体膜の材質や膜厚などに依存するため、それぞれの製造方法において、適切なエネルギ量を設定することが好ましい。
また、第2のレーザ光は、単独で半導体デバイスに照射を行なったときに、非晶質の半導体膜を融点以上に加熱することができない照度および照射時間で照射されることが好ましい。すなわち、第2のレーザ光は、単独で照射を行なったときに、非晶質の半導体膜が融点まで加熱されない条件で照射されることが好ましい。第2のレーザ光は、半導体の温度の低下を遅くすることができ、固化するまでの時間を長くすることを目的としているため、上記のようなエネルギ量を有する第2のレーザ光で足りる。
本実施の形態においては、第1のレーザ光のエネルギを、0.2J/cm2以上0.5J/cm2以下とした。また、第2のレーザ光のパルス幅を30μs以上200μs以下として、エネルギを0.75J/cm2以上1.0J/cm2以下に設定した。
本実施の形態においては、第1のレーザ光は、半導体デバイスの主表面にほぼ垂直な方向から照射されている。第2のレーザ光は、半導体デバイスの主表面に対して、傾斜した方向から照射を行なっている。第1のレーザ光および第2のレーザ光を照射する角度は、この形態に限られず、任意の角度を採用することができる。
図5は、第2のレーザ光照射装置において、それぞれのレーザ光を照射するときのタイミングチャートである。横軸が時間を示し、縦軸はレーザ光の強度を示す。強度波形51は第1のレーザ光の強度を示し、強度波形52は第2のレーザ光の強度を示す。
第2のレーザ光の強度は、第1のレーザ光の強度よりも小さい。強度波形52に示すように、第2のレーザ光は、時間が略0で照射が開始され、ほぼ時間t3まで照射が継続されている。これに対して、第1のレーザ光は、時間t1でレーザ光の照射が開始され、時間t2まで照射が継続されている。
第1のレーザ光の照射が開始される時間t1は、第2のレーザ光が照射される時間よりも遅い。第1のレーザ光の照射が終了する時間t2は、第2のレーザ光の照射が完了する時間t3よりも早い。このように、第1のレーザ光は、第2のレーザ光が照射されている時間内において照射されることが好ましい。
第1のレーザ光が照射されることによって半導体膜は溶融し、その後の冷却により結晶化しながら固化する。このときに、第1のレーザ光に加えて第2のレーザ光が照射されることにより、半導体膜の溶融した部分の温度低下を遅くすることができ、結晶核の発生数を少なくすることができる。または、結晶化の速度を低下させることができ(結晶化が完了するまでの時間を長くすることができ)るため、結晶の成長距離を長くすることができる。
第2のレーザ光照射装置においては、第1のレーザ光と第2のレーザ光とは、照射時期が同期制御され、一定の繰返し周波数で発振される。この第1のレーザ光の所定回の照射と第2のレーザ光の所定回の照射とを1サイクルとする。半導体デバイスにおける照射位置を定めて、1サイクル以上の照射を行なったのちに、所定の送り距離の分だけ照射位置をずらした後に、レーザ光の照射を再度1サイクル行なう。本実施の形態においては、デバイスが載置されているステージを動かすことによってレーザ光を照射する位置をずらしている。この照射を繰返すことにより、半導体デバイスの所望の領域の結晶化を行なうことができる。
(平坦化工程)
レーザ光の照射による溶融および冷却による結晶化が行なわれた半導体膜の表面には、多数の突起部が発現している。本実施の形態における突起部の高さは、最大で略250nmである。
図6に、半導体膜の表面に発現した突起部の部分の拡大概略断面図を示す。半導体膜13の表面には、突起部17が形成されている。突起部17の中には、保護膜14を突き抜けているものがある。すなわち、突起部17には、保護膜14を突き破って一部分が露出しているものが含まれる。突起部17の周りには、保護膜14の周辺部22が形成されている。周辺部22は、保護膜14の主表面から突起部17に沿って盛り上がった部分である。
レーザ光の照射と結晶化とを行なう工程において、大きな結晶粒を形成するほど突起部は高くなる。このため、形成する結晶粒の大きさに合わせて、保護膜の膜厚を設定することが好ましい。すなわち、保護膜14は、多くの突起部が保護膜の表面から飛び出すような厚さで設定されることが好ましい。
次に、突起部の少なくとも一部を除去するための平坦化工程を行なう。本実施の形態においては、突起部を除去するためのウェットエッチングを行なう。
ウェットエッチングを行なうときのエッチング液としては、半導体膜と保護膜との間に選択比を有し、半導体膜が優先的にエッチングされる溶液が好ましい。たとえば、本実施の形態においては、フッ酸と硝酸とを含む溶液が挙げられる。また、エッチング液は、突起部が十分に小さくなるまでエッチングを行なっても、保護膜が除去されて半導体膜が露出することがないような選択比を有することが好ましい。エッチング液の選定においては、半導体膜の材質、保護膜の材質およびこれらの膜厚を考慮して選定することが好ましい。
図7に、ウェットエッチングを行なった後の突起部の部分の拡大概略断面図を示す。突起部17が、保護膜14よりも選択的にエッチングされ、突起部17が、小さくなっている。また、保護膜14の周辺部22もエッチングされて小さくなる。保護膜14は、エッチングされることにより、厚さが薄くなっている。しかしながら、半導体膜13の主表面は、保護膜14によって覆われている。このため半導体膜13の突起部17以外の領域は、エッチングの影響を受けずに保護されている。
半導体膜の結晶化を行なったときに、突起部の表面が酸化される場合がある。この場合に、表面が酸化されたままの状態でエッチングを行なうと、酸化膜によってエッチングが阻害され、突起部を効果的に除去できない場合がある。このため、結晶化工程の後には、突起部の表面の酸化膜を除去するための溶液を用いて、短時間のウェットエッチングを行なうことが好ましい。たとえば、フッ酸を含む溶液によって、エッチングを行なうことが好ましい。この方法により、結晶化工程で形成された突起部の表面の酸化膜を除去することができ、後のウェットエッチングで効果的に突起部を除去することができる。
結晶化工程で形成された酸化膜の除去のためのエッチングを長時間行なうと、半導体膜の表面の保護膜を除去してしまうことがあり、エッチング液やエッチング時間などのエッチング条件は、酸化膜の除去を行なうために必要最小限の時間で行なうことが好ましい。すなわち、酸化膜が除去されるとすぐにエッチングを終了することが好ましい。実施する形態に合せて酸化膜を除去する時間を設定することが好ましい。
本実施の形態においては、突起部の酸化膜の除去を行なうために、フッ素を含む水溶液を用いてエッチングを行なった。保護膜が半導体膜の酸化物である二酸化シリコン膜であるため、保護膜も同時にエッチングされた。しかしながら、酸化膜を除去するためのエッチングを数秒程度と短い時間で行なったため、保護膜は必要な膜厚が残存した。
または、突起部を除去するためのウェットエッチングを行なったときに、化学反応によって生じた副産物的なパッシベーション膜で突起部の表面が覆われる場合がある。このような場合には、パッシベーション膜を除去する工程と、突起部を除去するためのウェットエッチングとを繰返すことによって、突起部を効果的に除去することができる。
本実施の形態においては、ウェットエッチングによって突起部の少なくとも一部を除去したが、この形態に限られず、ドライエッチングなどの他の方法によっても同様の効果を得ることができる。
たとえば、保護膜に比べて、半導体膜が優先的にエッチングされる選択比を有する反応性ガスを用いてドライエッチングを行なう。このような反応性ガスとしては、たとえば四フッ化炭素と酸素との混合ガスが挙げられる。このような反応ガスを用いてドライエッチングを行なうことにより、ウェットエッチングと同様に、半導体膜を保護するために必要な厚さの保護膜を残した状態で、突起部を効果的に除去することができる。
(保護膜の除去)
次に、半導体膜の表面に残存する保護膜を除去する。保護膜の除去においては、短時間で行なうことができ、また、半導体膜に損傷を与えないウェットエッチングが好ましい。保護膜を除去するためのウェットエッチングにおいては、半導体膜よりも保護膜が優先的に除去される選択比を有するエッチング液を用いることが好ましい。
また、エッチングの選択比によっては、保護膜の膜厚が制約を受けることがあるため、保護膜の材質や厚さ、半導体膜の材質や厚さ、保護膜を除去するエッチング液を適宜設定することが好ましい。本実施の形態においては、フッ酸を含む水溶液を用いて保護膜を除去するためのウェットエッチングを行なった。
図8に、保護膜を除去した後の半導体デバイスの概略断面図を示す。半導体デバイス15は、保護膜は除去されて半導体膜13の表面は平坦化されている。本実施の形態においては、保護膜の除去と共に突起部17がさらに小さくなる。半導体膜13の表面においては、小さな突起部17が残る場合がある。しかしながら、突起部17は、大部分がエッチングにより除去され、高さが十分に低くなっている。この半導体膜13を用いることにより、良好な特性を示す半導体装置を製造することができる。
本実施の形態においては、半導体膜の表面に保護膜を配置する保護膜配置工程を含む。保護膜の上方から局所的にレーザ光を照射することにより、半導体膜の一部を厚さ方向に溶融する工程と、半導体膜の表面にほぼ平行な長手方向を有する結晶を形成する結晶化工程を含む。結晶化工程は、発現する半導体膜の突起部が保護膜を突き抜ける工程を含む。さらに、半導体膜の表面に形成される突起部の少なくとも一部を除去して、半導体膜を平坦化する平坦化工程を含む。この方法により、半導体膜の表面の凹凸を小さくすることができ、特性の優れた半導体装置を提供することができる。
また、保護膜配置工程は、結晶化工程において、突起部が保護膜を突き抜ける厚さの保護膜を配置する工程を含む。この方法により、保護膜の表面から半導体膜の突起部を露出させることができ、ウェットエッチングやドライエッチングなどによって、突起部を容易に除去することができる。また、突起部を選択的に除去することができる。
また、平坦化工程は、突起部を選択的に除去する工程を含む。この方法により、保護膜がエッチングにより除去されることを抑制できる。また、半導体膜を保護しながら、効果的に突起部を除去することができる。
また、平坦化工程は、半導体膜の突起部の表面を酸化する工程と、突起部の表面に形成された酸化膜を除去する工程とを含んでいてもよい。前述のとおり、結晶化工程において、突起部の表面が酸化される場合があるが、このような場合においても、酸化膜を予め除去することにより、効果的に突起部の除去を行なうことができる。
また、本実施の形態においては、突起部の一部が残存するように平坦化工程を行なったが、この形態に限られず、突起部が完全に除去されるまで平坦化工程を行なっても構わない。
(実施の形態2)
図9および図10を参照して、本発明に基づく実施の形態2における半導体装置の製造方法について説明する。本実施の形態においては、平坦化工程以降の工程が実施の形態1と異なる。
図9に、結晶化を行なった後の半導体膜の突起部の部分の拡大概略断面図を示す。半導体膜13は、突起部18を有する。突起部18は、保護膜14を突き抜けるように形成されている。突起部18は、先端部が露出している。
次に、本実施の形態においては、半導体デバイスの表面を酸化する酸化工程を行なう。この酸化は、意図的に行なう。特に、半導体デバイスの表面のうち突起部17を酸化する酸化工程を行なう。
突起部17の表面を酸化する方法としては、たとえば、乾燥酸素を用いるドライ酸化、加湿酸化、水蒸気酸化、加圧酸化、プラズマ酸化、または酸性溶液を用いたウェット酸化などを用いることができる。
突起部の表面を酸化する工程においては、突起部以外の部分も酸化される場合がある。半導体を含む膜としては保護膜が挙げられる。本実施の形態においては、保護膜は、二酸化シリコン膜であるために酸化速度は非常に遅い。これに対して、半導体膜の突起部は、保護膜を突き抜けて露出しているために酸化速度が速い。たとえ、結晶化を行なった際に突起部の表面が酸化されていたとしても、この酸化膜は僅かな厚さであるため、二酸化シリコン膜の酸化よりも突起部の酸化が選択的に進行する。
このように、本実施の形態においては、半導体膜の突起部を優先的に酸化することができる。突起部の表面を酸化する工程においては、上述のいずれの酸化方法においても、半導体膜の突起部を優先的に酸化して、基板や他の積層された膜に、可能な限り影響を与えないように行なうことが好ましい。
次に、突起部の酸化膜を除去する工程を行なう。本実施の形態においては、ウェットエッチングを行なう。エッチング液としては、たとえば、フッ酸を含む水溶液を用いる。このウェットエッチングは、短時間で足りる。酸化膜の除去においてウェットエッチングを長時間行なうと、保護膜を除去してしまう場合がある。このため、エッチング液の濃度やエッチングを行なう時間などは、実施する形態に対応させて設定することが好ましい。
さらに、本実施の形態においては、上述の突起部の表面を酸化する工程と、形成された酸化膜を除去する工程とを繰返し行なう。この方法を採用することにより、突起部をより効果的に除去することができる。
図10に、本実施の形態において、突起部の表面を酸化する工程と、突起部の表面に形成された酸化膜を除去する工程とを行なった時の概略断面図を示す。突起部18は、高さが十分に低くなっている。また、保護膜14は、ウェットエッチングの繰返しにより、その厚さが薄くなっている。本実施の形態においては、突起部18の頂部は、酸化膜になっているため、保護膜14との区別は実質的に困難になっている。
この後に、実施の形態1と同様に、保護膜14を除去することによって、表面が平坦化された半導体膜を得ることができる。
上記以外の方法および効果については、実施の形態1と同様であるのでここでは説明を繰返さない。
(実施の形態3)
図11および図12を参照して、本発明に基づく実施の形態3における半導体装置の製造方法について説明する。
本実施の形態においては、保護膜配置工程において保護膜を70nmの膜厚で形成した後に結晶化工程を行なった。また、本実施の形態においては、平坦化工程以降の工程が実施の形態1および2と異なる。
図11に、結晶化工程を行なった後の半導体膜の突起部の部分の拡大概略断面図を示す。半導体膜13は、突起部19を有する。突起部19は、保護膜20を突き抜けるように形成されている。保護膜20は、突起部19の周りに、保護膜の主表面から盛り上がる周辺部を有する。
本実施の形態の平坦化工程は、機械的に半導体膜の突起部を除去する。本実施の形態においては、CMP(化学的機械的研磨)法またはイオンミリング法によって半導体膜13の表面の突起部19を除去する。
たとえば、CMP法を用いて、保護膜20の主表面から垂直な方向に沿って研磨を行なうと、はじめに保護膜20を突き抜けた突起部19の一部を除去できる。さらに、研磨を継続して、保護膜20および突起部19を同時に除去する。すなわち、本実施の形態における平坦化工程は、突起部19と突起部19の周りの保護膜20とを除去する工程を含む。
図12に、研磨が完了したときの突起部の部分の概略拡大断面図を示す。突起部19の大部分は、保護膜20とともに除去されて、高さが低くなっている。半導体膜13は、保護膜20に保護されている。このように、機械的な方法によって突起部の少なくとも一部の除去を行なうことができる。
また、イオンビームを照射するイオンミリング法を用いて、同様の研削を行なったところ、CMP法と同様に突起部19の高さを十分に低くすることができた。突起部19以外の半導体膜13の部分は、保護膜20によって保護されているため、半導体膜への損傷を防止することができた。
本実施の形態においては、CMP法またはイオンミリング法などの平坦化が行なえる条件によって、形成する保護膜の厚さを定める。また、半導体膜の膜厚や突起部の高さなどを考慮して、適宜どの程度まで突起部の除去を行なうか定めることが好ましい。
次に、実施の形態1および2と同様に、保護膜20を除去することによって、表面が平坦化された半導体膜を形成することができる。
本実施の形態においては、保護膜の表面全体にわたって除去を行なったが、この形態に限られず、突起部が発現している領域のみを除去しても構わない。また、本実施の形態においては、突起部の一部が残存するように平坦化工程を行なったが、突起部が完全に除去されるまで平坦化工程を行なっても構わない。
その他の方法および効果については、実施の形態1および2と同様であるのでここでは説明を繰返さない。
上記の実施の形態に係るそれぞれの図面において、同一または相当する部分には、同一の符号を付している。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明に基づく半導体装置の製造方法の概略工程図である。 実施の形態1におけるレーザ光の照射を行なうときの半導体デバイスの概略断面図である。 第1のレーザ光照射装置のブロック図である。 第2のレーザ光照射装置のブロック図である。 第2のレーザ光照射装置において、第1のレーザ光と第2のレーザ光とを照射する時期を説明するタイミングチャートである。 実施の形態1における突起部の部分の第1の拡大概略断面図である。 実施の形態1における突起部の部分の第2の拡大概略断面図である。 実施の形態1において、表面が平坦化された半導体膜を有する半導体デバイスの拡大概略断面図である。 実施の形態2における突起部の部分の第1の拡大概略断面図である。 実施の形態2における突起部の部分の第2の拡大概略断面図である。 実施の形態3における突起部の部分の第1の拡大概略断面図である。 実施の形態3における突起部の部分の第2の拡大概略断面図である。 横方向に成長した結晶粒を説明するための概略断面図である。 横方向に成長した結晶粒を説明するための拡大概略断面図である。 横方向に結晶粒が成長したときに発現する突起部の高さを示すグラフである。
符号の説明
11 基板、12 下地絶縁膜、13 半導体膜、14,20 保護膜、15 半導体デバイス、17〜19 突起部、22 周辺部、25 半導体デバイス、29,30 制御器、31 第1レーザ発振器、32 可変減衰器、33 ビーム整形光学機器、34 均一照明光学機器、35 フィールドレンズ、36 マスク、37 投影レンズ、38 ステージ、39 ミラー、41 第2レーザ発振器、42 可変減衰器、43 ビーム整形光学機器、44 均一照明光学機器、45 ミラー、48,49 結晶粒、50 点、51,52 強度波形、61〜64 矢印、L 長さ、t1〜t3 時間。

Claims (7)

  1. 基板の表面に下地膜を配置する工程と、
    前記下地膜の表面に半導体膜を配置する工程と、
    前記半導体膜の表面に保護膜を配置する保護膜配置工程と、
    前記保護膜の上方から局所的にレーザ光を照射することにより、前記半導体膜の一部を厚さ方向に溶融する工程と、
    溶融した前記半導体膜の一部を冷却して、前記半導体膜の表面に行な長手方向を有する結晶を形成し、かつ、前記保護膜を突き抜ける前記半導体膜の突起部を発現させる結晶化工程と、
    前記保護膜が前記半導体膜の表面に配置された状態で前記半導体膜を平坦化する平坦化工程と
    を含み、
    記平坦化工程は、前記突起部の少なくとも一部を除去する工程を含む、半導体装置の製造方法。
  2. 前記保護膜配置工程は、前記結晶化工程において前記突起部が前記保護膜を突き抜ける厚さで前記保護膜を配置する工程を含む、請求項1に記載の半導体装置の製造方法。
  3. 前記平坦化工程は、前記突起部および前記突起部の周りの前記保護膜を除去する工程を含む、請求項1に記載の半導体装置の製造方法。
  4. 前記平坦化工程は、化学機械研磨により行なう工程、または、イオンビームを照射する工程のいずれかを含む、請求項3に記載の半導体装置の製造方法。
  5. 前記平坦化工程は、前記突起部を選択的に除去する工程を含む、請求項1に記載の半導体装置の製造方法。
  6. 前記平坦化工程は、前記半導体膜が前記保護膜より選択的に除去される溶液を用いてエッチングを行なう工程、または、前記半導体膜が前記保護膜より選択的に除去される反応性ガスを用いてエッチングを行なう工程を含む、請求項5に記載の半導体装置の製造方法。
  7. 前記平坦化工程は、前記突起部の表面を酸化する工程と、
    前記突起部の表面に形成された酸化膜を除去する工程と
    を含む、請求項1に記載の半導体装置の製造方法。
JP2005242710A 2005-08-24 2005-08-24 半導体装置の製造方法 Expired - Fee Related JP4632902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005242710A JP4632902B2 (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005242710A JP4632902B2 (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007059601A JP2007059601A (ja) 2007-03-08
JP4632902B2 true JP4632902B2 (ja) 2011-02-16

Family

ID=37922827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242710A Expired - Fee Related JP4632902B2 (ja) 2005-08-24 2005-08-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4632902B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776276B2 (ja) * 1994-11-10 1998-07-16 日本電気株式会社 薄膜トランジスタの製造方法
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466928A (en) * 1987-09-07 1989-03-13 Fujitsu Ltd Manufacture of recrystallized silicon substrate
JP2799888B2 (ja) * 1989-10-31 1998-09-21 京セラ株式会社 半導体素子の製造方法
JPH03293719A (ja) * 1990-04-11 1991-12-25 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10261799A (ja) * 1997-03-18 1998-09-29 Sony Corp 半導体基板の製造方法及び半導体装置の製造方法
JPH11251599A (ja) * 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776276B2 (ja) * 1994-11-10 1998-07-16 日本電気株式会社 薄膜トランジスタの製造方法
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007059601A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
US10515983B2 (en) Semiconductor device and semiconductor device production system
JP4864596B2 (ja) 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
KR101025776B1 (ko) 레이저 조사장치, 레이저 조사방법 및 반도체장치의제작방법
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
KR20020032551A (ko) 박막 반도체 장치의 제조 방법
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
JP2005064453A (ja) 薄膜トランジスタ及びその製造方法
US6861668B2 (en) Thin film transistor (TFT) and method for fabricating the TFT
JP4632902B2 (ja) 半導体装置の製造方法
JP2006295097A (ja) 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置
JP4860116B2 (ja) 結晶性半導体膜の作製方法
JP2005276944A (ja) 半導体デバイス、その製造方法および製造装置
JP4503246B2 (ja) 半導体装置の作製方法
JP2004158584A (ja) 多結晶質シリコン膜製造装置及びそれを用いた製造方法並びに半導体装置
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JP2005228808A (ja) 半導体デバイスの製造方法
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
JP2005158943A (ja) 半導体膜の製造方法
JP2004119902A (ja) 結晶性半導体膜およびその形成方法、並びに半導体装置およびその製造方法
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2005123475A (ja) 半導体薄膜とその製造方法およびその薄膜を用いた薄膜トランジスタ
JP2005158942A (ja) 半導体膜の製造方法および製造装置
JP2005166813A (ja) 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees