KR101223098B1 - 표시장치 및 이의 제조방법 - Google Patents

표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR101223098B1
KR101223098B1 KR1020040072304A KR20040072304A KR101223098B1 KR 101223098 B1 KR101223098 B1 KR 101223098B1 KR 1020040072304 A KR1020040072304 A KR 1020040072304A KR 20040072304 A KR20040072304 A KR 20040072304A KR 101223098 B1 KR101223098 B1 KR 101223098B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
electrode
alignment key
forming
Prior art date
Application number
KR1020040072304A
Other languages
English (en)
Other versions
KR20060023454A (ko
Inventor
손우성
박민욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020040072304A priority Critical patent/KR101223098B1/ko
Priority to JP2004298535A priority patent/JP4775836B2/ja
Priority to TW094129871A priority patent/TW200634379A/zh
Priority to CNB2005100991857A priority patent/CN100510873C/zh
Priority to US11/223,338 priority patent/US7629613B2/en
Publication of KR20060023454A publication Critical patent/KR20060023454A/ko
Priority to US12/582,867 priority patent/US8049222B2/en
Application granted granted Critical
Publication of KR101223098B1 publication Critical patent/KR101223098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

상판 및 하판의 미스 얼라인을 방지하여 표시품질을 향상시키기 위한 표시장치 및 이의 제조방법이 개시된다. 표시장치는 제1 기판, 제2 기판, 제1 얼라인 키 및 제2 얼라인 키를 포함한다. 제1 기판은 제1 표시영역 및 제1 주변영역을 가지고, 제2 기판은 제2 표시영역 및 제2 주변영역을 갖는다. 제1 얼라인 키는 제1 주변영역에 형성되고, 제1 금속패턴 및 제2 금속패턴을 포함하고, 제2 얼라인 키는 제1 얼라인 키에 대응하도록 제2 기판의 제2 주변영역에 형성된다. 따라서, 이전 레이어들의 오버레이 틀어짐에 따른 영향을 받지 않고서 제1 및 제2 얼라인 키가 형성되어, 제1 기판과 제2 기판의 얼라인 미스 발생을 방지할 수 있다.

Description

표시장치 및 이의 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명에 따른 액정표시장치를 개념적으로 나타낸 단면도이다.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 나타낸 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 4는 도 1에 도시된 컬러필터 기판을 나타낸 평면도이다.
도 5는 도 4의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 6은 도 2 및 도 4에 도시된 제1 및 제2 얼라인 키의 얼라인 상태를 나타낸 도면이다.
도 7a 내지 도 7f는 도 1에 도시된 박막 트랜지스터 기판의 제조공정을 나타낸 단면도들이다.
도 8a 내지 도 8d는 도 1에 도시된 컬러필터 기판의 제조 공정을 나타낸 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 박막 트랜지스터 기판 200 : 컬러필터 기판
700 : 제1 얼라인 키 702 : 제1 금속패턴
704 : 제1 투명 전극패턴 710 : 제2 얼라인 키
712 : 제2 금속패턴 714 : 제2 투명 전극패턴
본 발명은 표시장치 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 상판 및 하판의 미스 얼라인을 방지하여 표시품질을 향상시키기 위한 표시장치 및 이의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판에 대향하는 컬러필터 기판, 그리고 양 기판 사이에 개재되어 전기적인 신호가 인가됨에 따라 광의 투과 여부를 결정하는 액정을 갖는 액정표시패널을 구비한다. 또한, 액정표시장치는 상기 액정표시패널의 하부에 구성되어 상기 액정표시패널에 광을 제공하는 백라이트 어셈블리를 포함한다.
여기서, 상기 박막 트랜지스터 기판에는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor) 및 화소전극이 형성되고, 상기 컬러필터 기판에는 블랙 매트릭스, 컬러필터 및 상기 화소전극에 대향하는 공통전극이 형성된다.
또한, 상기 박막 트랜지스터 기판과 상기 컬러필터 기판에는 두 기판의 합착시 얼라인을 위한 얼라인 키가 각각 형성된다. 즉, 상기 박막 트랜지스터 기판 상의 얼라인 키는 상기 박막 트랜지스터의 게이트 전극, 소오스 또는 드레인 전극을 형성하기 위한 금속막이 패터닝되어 형성된다. 또한, 상기 컬러필터 기판 상의 얼라인 키는 상기 블랙 매트릭스를 형성하기 위한 절연막이 패터닝되어 형성된다.
따라서, 상기한 구성의 박막 트랜지스터 기판과 컬러필터 기판은 상기 얼라인 키에 의해 실제 구동영역인 화소전극과 공통전극의 정확한 대응을 위한 얼라인 공정을 수행한 후 합착된다.
그러나, 상기 박막 트랜지스터 기판과 컬러필터 기판의 제조시 노광 장치 등에 의한 오차에 의해 각 레이어들 간의 오버레이(Overlay) 틀어짐이 발생하고, 기판의 대형화에 따른 박막 트랜지스터 및 컬러필터 공정 중에 기판의 변형이 커짐으로 인해, 상기 얼라인 키들에 의해 상기 화소전극과 공통전극의 정확한 대응을 위한 얼라인 공정을 수행하는 경우 상기 박막 트랜지스터 기판과 컬러필터 기판간의 얼라인 미스가 발생한다.
상기한 얼라인 미스를 해결하기 위하여, 상기 화소전극과 공통전극 형성을 위한 투명전극에 의해 얼라인 키를 형성하는 경우, 상기 투명전극에 의해 형성된 상기 얼라인 키를 얼라인 계측장치가 인식하지 못하여 박막 트랜지스터 기판과 컬러필터 기판간의 얼라인 공정을 제대로 수행할 수 없는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 표시패널의 상판과 하판간의 정확한 얼라인을 수행할 수 있는 얼라인 키를 갖는 표시장치를 제공함에 있다.
본 발명의 다른 목적은 상기한 표시장치를 제조하기 위한 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 표시장치는 제1 기판, 제2 기판, 제1 얼라인 키 및 제2 얼라인 키를 포함한다. 상기 제1 기판은 제1 표시영역 및 상기 제1 표시영역을 둘러싸는 제1 주변영역을 가지고, 제2 기판은 상기 제1 기판에 대향하고, 상기 제1 표시영역에 대향하는 제2 표시영역 및 상기 제1 주변영역에 대향하는 제2 주변영역을 갖는다. 상기 제1 얼라인 키는 상기 제1 기판의 제1 주변영역에 형성되고, 제1 금속패턴 및 제2 금속패턴을 포함하고, 상기 제2 얼라인 키는 상기 제1 얼라인 키에 대응하도록 상기 제2 기판의 제2 주변영역에 형성된다.
여기서, 상기 제1 금속패턴은 불투명하고, 상기 제2 금속패턴은 투명하다.
본 발명의 다른 목적을 달성하기 위하여 제1 패턴을 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 갖는 제1 기판상의 상의 상기 주변영역에 형성하고, 상기 제1 패턴 상에 제2 패턴을 형성한다. 이어, 상기 제1 패턴 및 상기 제2 패턴을 동시에 패터닝하여 얼라인 키를 상기 제1 기판의 주변영역에 형성하고, 상기 얼라인 키에 의해 상기 제1 기판과 상기 제1 기판에 대향하는 제2 기판을 상호 얼라인시킨다.
이러한 표시장치 및 이의 제조방법에 따르면, 제1 기판의 마지막 레이어인 화소전극 형성시 제1 얼라인 키가 형성되고, 제2 기판의 마지막 레이어인 공통전극 형성시 제2 얼라인 키가 형성되므로, 이전 레이어들의 오버레이 틀어짐에 따른 영향을 받지 않고서 제1 및 제2 얼라인 키가 형성되어, 제1 기판과 제2 기판의 얼라인 미스 발생을 방지할 수 있다.
삭제
삭제
삭제
삭제
이하, 본 발명의 바람직한 실시예에 따른 표시장치 및 이의 제조방법을 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 액정표시장치를 개념적으로 나타낸 단면도이다.
도 1을 참조하면, 본 발명에 따른 액정표시장치는 박막 트랜지스터 기판(100), 컬러필터 기판(200), 박막 트랜지스터 기판(100)과 컬러필터 기판(200) 사이에 형성된 액정층(300)으로 이루어져 영상을 표시하는 액정표시패널(400)을 포함한다. 또한, 본 발명에 따른 액정표시장치는 박막 트랜지스터 기판(100)의 하부에 구성되어 박막 트랜지스터 기판(100) 및 컬러필터 기판(200)에 광을 제공하는 광 발생장치(500)를 더 포함한다.
여기서, 액정표시패널(400)은 영상이 표시되는 표시영역(DA)과, 상기 표시영역(DA)을 외곽에서 둘러싸는 실라인 영역(SA)으로 구분된다.
상기 박막 트랜지스터 기판(100)은 제1 절연기판(110) 상의 표시영역(DA)에 형성되는 다수의 박막 트랜지스터(도시되지 않음)가 형성된 박막 트랜지스터층(120), 박막 트랜지스터층(120) 상에 형성된 보호막(130) 및 보호막(130) 상에 형성되고, 박막 트랜지스터층(120)에 전기적으로 연결되는 화소전극(140)을 포함한다.
여기서, 박막 트랜지스터층(140)에 형성된 상기 박막 트랜지스터는 게이트 전극, 소오스 전극 및 드레인 전극을 포함하고, 상기 드레인 전극은 화소전극(140)과 전기적으로 연결된다. 이때, 상기 게이트 전극, 소오스 전극 및 드레인 전극은 크롬(Cr)과 같은 금속물질에 의해 형성된다.
한편, 컬러필터 기판(200)은 제2 절연기판(210) 상에 형성된 컬러필터층(220) 및 컬러필터층(220) 상에 형성된 공통전극(230)을 포함한다. 이때, 컬러필터층(220)은 적색, 녹색, 청색 색화소 및 상기 적색, 녹색, 청색 색화소 사이로 광이 누설되는 것을 차단하기 위한 블랙 매트릭스를 포함한다. 상기 블랙 매트릭스는 크롬(Cr) 및 크롬 산화물 등의 무기 절연막에 의해 형성된다.
상기 컬러필터 기판(200)은 상기 블랙 매트릭스가 무기 절연막에 의해 형성되므로, 상기 적색, 녹색, 청색 색화소 간의 단차를 줄이기 위한 별도의 평탄화막이 불필요하다.
상기 박막 트랜지스터 기판(100)과 컬러필터 기판(200)은 실라인 영역(SA)에 형성되는 결합부재(600)에 의해 견고하게 결합된다. 이때, 결합부재(600)는 실런트가 소정 두께로 도포되어 형성되는 실라인으로, 이하에서는 실라인이라 칭한다.
상기 실라인(600)은 박막 트랜지스터 기판(100)과 컬러필터 기판(200) 사이에 소정 높이의 셀 갭(Cell Gap)을 유지하기 위한 소정 높이를 가지도록 형성된다. 상기 셀 갭 내에 액정층(300)이 형성된다.
또한, 박막 트랜지스터 기판(100)의 실라인 영역(SA)에는 박막 트랜지스터 기판(100)과 컬러필터 기판(200)의 얼라인을 위한 제1 얼라인 키(700)가 형성되고, 컬러필터 기판(200)의 실라인 영역(SA)에는 제1 얼라인 키(700)에 대응하는 제2 얼 라인 키(710)가 형성된다.
상기 제1 얼라인 키(700)는 제1 금속패턴(702) 및 제1 금속패턴(702) 상에 형성된 제1 투명 전극패턴(704)으로 이루어진다. 이때, 제1 금속패턴(702)은 상기 박막 트랜지스터의 게이트 전극, 소오스 전극 또는 드레인 전극 형성 공정시 동일 물질에 의해 형성된다. 또한, 제1 투명 전극패턴(704)은 화소전극(140) 형성 공정시 동일 물질에 의해 형성된다.
여기서, 상기 박막 트랜지스터의 게이트 전극, 소오스 전극 또는 드레인 전극은 크롬(Cr)에 의해 형성되고, 화소전극(140)은 인듐 틴 옥사이드(Indium Tin Oxide ; 이하 ITO 라 칭함) 또는 인듐 징크 옥사이드(Indium Zinc Oxide ; 이하 IZO 라 칭함)에 의해 형성된다. 상기 크롬은 상기 ITO 또는 IZO를 식각하는 식각액에 의해 식각된다.
즉, 제1 금속패턴(702)은 크롬에 의해 형성되고, 제1 투명 전극패턴(704)은 ITO 또는 IZO에 의해 형성되므로, 제1 금속패턴(702)은 상부에 형성된 제1 투명 전극막(704)의 식각시 동시에 식각된다.
상기 제2 얼라인 키(710)는 제2 금속패턴(712) 및 제2 금속패턴(712) 상에 형성된 제2 투명 전극패턴(714)으로 이루어진다. 이때, 제2 금속패턴(712)은 컬러필터층(220)의 블랙 매트릭스 형성 공정시 동일 물질에 의해 형성된다. 또한, 제2 투명 전극패턴(714)은 공통전극 형성시 동일 물질에 의해 형성된다.
여기서, 컬러필터층(220)의 블랙 매트릭스는 크롬(Cr)에 의해 형성되고, 공 통전극(230)은 ITO 또는 IZO에 의해 형성된다. 상기 크롬은 ITO 또는 IZO를 식각하는 식각액에 의해 식각된다.
즉, 제2 금속패턴(712)은 크롬에 의해 형성되고, 제2 투명 전극패턴(714)은 ITO 또는 IZO에 의해 형성되므로, 제2 금속패턴(712)은 상부에 형성된 제2 투명 전극패턴(714)의 식각시 동시에 식각된다.
여기서는 제1 투명 전극막(704) 및 제2 투명 전극막(714) 식각시 동일 식각액에 의해 식각되는 제1 금속패턴(702) 및 제2 금속막(712)이 크롬으로 형성된 경우를 예로 들었으나, 제1 금속패턴(702) 및 제2 금속막(712)이 ITO 또는 IZO의 식각액에 의해 동시에 식각되는 다른 물질로 형성될 수 있다.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 나타낸 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 2 및 도 3을 참조하면, 박막 트랜지스터 기판(100)의 네 개의 모서리 영역 즉, 실라인 영역(SA)에는 제1 얼라인 키(700)가 형성된다. 상기 제1 얼라인 키(700)는 소정 두께를 갖는 정사각형의 고리 형상을 갖는다.
또한, 박막 트랜지스터 기판(100)의 표시영역(DA)에는 박막 트랜지스터(310)가 형성된다. 상기 박막 트랜지스터(310)는 제1 절연기판(110) 상에 순차적으로 형성되는 게이트 전극(311), 게이트 절연막(312), 액티브층(313), 소오스 전극(314) 및 드레인 전극(315)으로 이루어진다.
상기 박막 트랜지스터(310) 상부에는 보호막(130)이 형성되고, 보호막(130) 상부에는 ITO 또는 IZO에 의한 화소전극(140)이 형성된다. 이때, 게이트 절연막 (312), 보호막(130) 및 화소전극(140)은 박막 트랜지스터 기판(100) 전면에 형성된다. 즉, 게이트 절연막(312), 보호막(130) 및 화소전극(140)은 표시영역(DA) 뿐만 아니라 실라인 영역(SA)에도 형성된다. 상기 게이트 절연막(312) 및 보호막(130)은 전극 패드 형성시 실라인 영역(SA)에 형성된 부분이 제거된다. 또한, 화소전극(140)은 소정의 콘택홀을 통해 박막 트랜지스터(310)의 드레인 전극(315)과 전기적으로 연결된다.
한편, 실라인 영역(SA)에는 박막 트랜지스터(310)의 게이트 전극(311) 형성 공정시 또는 소오스 전극(314) 및 드레인 전극(315) 형성 공정시 동일한 금속물질 즉, 크롬이 정사각형 형태로 패터닝되어 제1 금속패턴(702)이 형성된다.
또한, 표시영역(DA) 및 제1 금속패턴(702)이 형성된 실라인 영역(SA)에는 화소전극(140) 형성 공정시 동일한 금속물질 즉, ITO 또는 IZO에 의한 제1 투명 전극패턴(704)이 형성된다. 이어, 제1 투명 전극패턴(704)은 정사각형의 고리 형상을 갖도록 패터닝된다. 이때, 제1 투명 전극패턴(704)의 패터닝을 위한 식각 공정시 제1 금속패턴(702)도 식각되므로, 제1 금속패턴(702)도 제1 투명 전극막(704)과 동일한 정사각형의 고리 형상을 갖는다.
따라서, 제1 얼라인 키(700)는 제1 금속패턴(702) 및 제1 투명 전극패턴(704)에 의해 형성된다. 이때, 제1 얼라인 키(700)의 제1 투명 전극패턴(704)은 하부에 형성된 제1 금속패턴(702)에 의해 인식이 가능하다.
이처럼, 박막 트랜지스터 기판(100)의 마지막 레이어인 화소전극(140) 형성 공정시 제1 얼라인 키(700)가 형성되므로, 이전 레이어들의 오버레이 틀어짐에 따 른 영향을 받지 않는 제1 얼라인 키(700)를 형성할 수 있다.
도 4는 도 1에 도시된 컬러필터 기판을 나타낸 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 4 및 도 5를 참조하면, 컬러필터 기판(200)의 네 개의 모서리 영역 즉, 실라인 영역(SA)에 제2 얼라인 키(710)가 형성된다. 상기 제2 얼라인 키(710)는 도 2의 제1 얼라인 키(700)에 대응하는 정사각형 형상을 갖는다. 이때, 제2 얼라인 키(710)는 제1 얼라인 키(700)에 의해 둘러싸이는 형상을 갖는다.
또한, 컬러필터 기판(200)의 표시영역(DA)에는 컬러필터층(220)이 형성된다. 상기 컬러필터층(220)은 제2 절연기판(210) 상에 순차적으로 형성된 블랙 매트릭스(222) 및 컬러필터(224)로 이루어진다. 이때, 컬러필터(224)는 적색, 녹색, 청색 색화소들을 포함한다. 상기 블랙 매트릭스(222)는 크롬 및 크롬 산화물 등의 무기 절연물질에 의해 형성된다.
상기 컬러필터(224) 상부에는 ITO 또는 IZO에 의한 공통전극(230)이 형성된다. 이때, 공통전극(230)은 표시영역(DA) 및 실라인 영역(SA)에 형성된다.
한편, 실라인 영역(SA)에는 블랙 매트릭스(222) 형성 공정시 동일한 금속물질 즉, 크롬에 의한 제2 금속패턴(712)이 형성된다.
또한, 표시영역(DA) 및 제2 금속패턴(712)이 형성된 실라인 영역(SA)에는 공통전극(230) 형성 공정시 동일한 금속물질 즉, ITO 또는 IZO에 의한 제2 투명 전극패턴(714)이 형성된다. 이어, 제2 투명 전극패턴(714)은 정사각형 형상을 갖도록 패터닝된다. 이때, 제2 투명 전극막(714)의 패터닝을 위한 식각 공정시 제2 금속패턴(712)도 식각되므로, 제2 금속패턴(712)도 제2 투명 전극패턴(714)과 동일한 정사각형 형상을 갖는다.
따라서, 제2 얼라인 키(710)는 제2 금속패턴(712) 및 제2 투명 전극패턴(714)에 의해 형성된다. 이때, 제2 얼라인 키(710)의 제2 투명 전극패턴(714)은 하부에 형성된 제2 금속패턴(712)에 의해 인식이 가능하다.
이처럼, 컬러필터 기판(200)의 마지막 레이어인 공통전극(230) 형성 공정시 제2 얼라인 키(710)가 형성되므로, 이전 레이어들의 오버레이 틀어짐에 따른 영향을 받지 않는 제2 얼라인 키(710)를 형성할 수 있다.
상기한 바와 같이, 제1 및 제2 얼라인 키(700,710)는 이전 레이어들의 오버레이 틀어짐에 따른 영향을 받지 않도록 형성되므로, 제1 및 제2 얼라인 키(700,710)에 의해 박막 트랜지스터 기판(100)과 컬러필터 기판(200)의 얼라인 공정시 실제 구동영역인 화소전극(140)과 공통전극(230)의 얼라인이 정확히 이루어질 수 있다. 이때, 제1 및 제2 얼라인 키(700,710)는 하부에 형성된 제1 및 제2 금속패턴(702,712)에 의해 얼라인 계측장치에 의한 인식이 가능하다.
도 6은 도 2 및 도 4에 도시된 제1 및 제2 얼라인 키의 얼라인 상태를 나타낸 도면이다.
도 6을 참조하면, 제1 얼라인 키(700)는 소정 두께를 갖는 정사각형 띠 형상을 가지고, 제2 얼라인 키(710)는 정사각형 형상을 가지며, 제1 얼라인 키(700)의 중심 영역에 형성된다.
여기서, 소정의 얼라인 계측장치는 제2 얼라인 키(710)가 제1 얼라인 키 (700)의 중심 영역에서 어느 정도를 벗어나는 지를 계측함에 따라 박막 트랜지스터 기판(100)과 컬러필터 기판(200)의 얼라인 정도를 판단한다.
본 발명은 제1 얼라인 키(700)가 정사각형의 띠 형상을 가지고, 제2 얼라인 키(710)가 제1 얼라인 키(700)의 내부에 위치하는 정사각형 형상을 가지는 경우를 예로 설명하였으나, 다양한 형상을 가질 수 있음은 자명하다.
상기한 구성의 제1 및 제2 얼라인 키를 갖는 박막 트랜지스터 기판 및 컬러필터 기판의 제조공정을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 7a 내지 도 7f는 도 1에 도시된 박막 트랜지스터 기판의 제조공정을 나타낸 단면도들이다.
도 7a를 참조하면, 제1 절연기판(110) 전면에 크롬(Cr)으로 이루어진 제1 금속층(도시되지 않음)을 스퍼터링 방법에 의해 증착한 후, 패터닝하여 게이트 전극(311) 및 제1 금속패턴(702)을 형성한다. 이때, 게이트 전극(311)은 표시영역(DA)에 형성되고, 제1 금속패턴(702)은 제1 얼라인 키(700)가 형성되는 실라인 영역(SA)에 형성된다. 여기서, 제1 금속패턴(702)은 추후에 형성되는 소오스 전극(314) 및 드레인 전극(315) 형성 공정에서 형성될 수 있다.
도 7b를 참조하면, 게이트 전극(411)이 형성된 제1 절연기판(110)의 전면에 실리콘 질화물을 증착하여 게이트 절연막(312)을 형성한다. 이어, 게이트 절연막(312) 상에 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 증착한 후 패터닝하여 액티브층(313)을 형성한다.
상기 결과물의 전면에 크롬(Cr)으로 이루어진 제2 금속층(도시되지 않음)을 스퍼터링 방법에 의해 증착한 후, 상기 제2 금속층을 패터닝하여 소오스 전극(314)과 드레인 전극(315)을 형성한다. 이로써, 제1 절연기판(110) 상의 표시영역(DA)에 게이트 전극(311), 게이트 절연막(312), 액티브 층(313), 소오스 전극(314) 및 드레인 전극(315)을 포함하는 박막 트랜지스터(310)가 형성된다.
도 7c를 참조하면, 박막 트랜지스터(310)가 형성된 제1 절연기판(400)의 전면에는 실리콘 질화막(SiNx)과 같은 무기물질을 스핀-코팅 방법이나 화학 기상 증착 방법 (chemical vapor deposition, CVD)을 통해 도포하여 보호막(130)을 형성한다. 즉, 보호막(130)은 표시영역(DA) 및 실라인 영역(SA)에 형성된다.
도 7d에 도시된 바와 같이, 보호막(120) 상에는 소정의 패턴이 형성되어 있는 제1 마스크(800)가 형성된다. 이때, 제1 마스크(800)는 드레인 전극(315)의 일부분을 노출시키기 위한 제1 개구부(810) 및 제1 금속패턴(702)과 이에 인접하는 영역을 노출시키기 위한 제2 개구부(820)를 갖는다.
이어, 보호막(130)을 노광한 후 소정의 현상액을 이용하여 현상한다. 그러면, 보호막(130)에는 제1 개구부(165)에 의해 노광된 영역에 콘택홀(320)이 형성된다. 또한, 제2 개구부(820)에 의해 실라인 영역(SA)에 형성된 제1 금속패턴(702) 상부 및 이에 인접하는 영역의 게이트 절연막(312) 및 보호막(130)이 제거되어, 제1 금속패턴(702)과 제1 절연기판(110)의 일부가 노출된다.
도 7e를 참조하면, 콘택홀(320)을 갖는 보호막(130)이 형성된 제1 절연기판(110) 전면에 ITO 또는 IZO와 같은 투명 도전막을 균일한 두께로 증착하여 제1 투 명전극층(830)을 형성한다. 상기 제1 투명전극층(830)은 표시영역(DA) 및 실라인 영역(SA)에 형성된다. 또한, 화소전극(140)은 콘택홀(320)을 통해 박막 트랜지스터(310)의 드레인 전극(315)과 전기적으로 접속된다.
도 7f에 도시된 바와 같이, 제1 투명전극층(830)이 형성된 제1 절연기판(110) 상에는 소정의 패턴을 갖는 제2 마스크(850)가 형성된다. 이때, 제2 마스크(850)는 화소영역에만 화소전극(140)을 형성하기 위한 제1 폐쇄부(860), 제1 얼라인 키(700)를 형성하기 위한 제2 폐쇄부(870)를 포함한다. 이때, 제2 폐쇄부(870)는 제1 얼라인 키(700)의 형상에 대응하는 정사각형의 띠 형상을 갖는다.
이어, 제1 투명전극층(830)을 노광한 후 소정의 현상액을 이용하여 현상한다. 그러면, 제1 투명전극층(140)이 식각되어 표시영역(DA) 중 화소영역에만 화소전극(140)이 형성된다. 또한, 실라인 영역(SA)에서는 제2 폐쇄부(870)에 대응하는 영역에만 제1 투명전극층(830)이 남아서 정사각형의 고리 형상을 갖는 제1 투명 전극패턴(704)이 형성된다.
이때, 제1 금속패턴(702)도 제1 투명전극층(140)을 현상하는 현상액에 의해 식각되므로, 제1 투명 전극막(704)과 동일한 형상 즉, 정사각형의 고리 형상을 갖도록 식각된다. 따라서, 제1 금속패턴(702) 및 제1 금속패턴(702) 상에 형성된 제1 투명 전극패턴(704)에 의한 제1 얼라인 키(700)가 형성된다.
도 8a 내지 도 8d는 도 1에 도시된 컬러필터 기판의 제조 공정을 나타낸 단면도들이다.
도 8a에 도시된 바와 같이, 제2 절연기판(210)의 전면에 크롬(Cr) 또는 크롬 산화물로 이루어진 제3 금속층(도시되지 않음)을 스퍼터링 방법에 의해 증착한 후, 상기 제3 금속층을 패터닝하여 블랙 매트릭스(222) 및 제2 금속패턴(712)을 형성한다. 이때, 블랙 매트릭스(222)는 표시영역(DA)에 형성되고, 제2 금속패턴(712)은 실라인 영역(SA)에 형성된다.
도 8b를 참조하면, 블랙 매트릭스(222)가 형성된 제2 절연기판(210) 상의 표시영역(DA)에 적색 염료 또는 적색 안료가 포함된 제1 포토 레지스터(도시되지 않음)가 균일한 두께로 도포된다. 이후, 상기 제1 포토 레지스터를 패터닝하여 적색 색화소 패턴을 형성한다.
다음, 녹색 염료 및 녹색 안료가 포함된 제2 포토 레지스터(도시되지 않음)를 제2 절연기판(210) 상에 형성한 후 상기 제2 포토 레지스터를 패터닝하여 녹색 색화소 패턴을 형성한다.
이어, 청색 염료 및 청색 안료가 포함된 제3 포토 레지스터(도시되지 않음)를 제2 절연기판(210) 상에 형성한 후, 상기 제3 포토 레지스터를 패터닝하여 청색 색화소 패턴을 형성한다.
상기 적색, 녹색, 청색 색화소 패턴은 인접하는 색화소 패턴과 블랙 매트릭스(222) 상에서 소정의 간격으로 이격되어 있다. 이로써, 제2 절연기판(210) 상에 블랙 매트릭스(222) 및 적색, 녹색, 청색 색화소 패턴을 갖는 컬러필터(224)로 이루어진 컬러필터층(220)이 완성된다.
도 8c를 참조하면, 컬러필터층(220)이 형성된 제2 절연기판(210) 전면에 ITO 또는 IZO와 같은 투명 도전막을 균일한 두께로 증착하여 제2 투명전극층(900)을 형 성한다. 상기 제2 투명전극층(900)은 표시영역(DA) 및 실라인 영역(SA)에 형성된다.
도 8d에 도시된 바와 같이, 제2 투명전극층(900)이 형성된 제2 절연기판(210) 상에는 소정의 패턴을 갖는 제3 마스크(910)가 형성된다. 이때, 제3 마스크(910)는 화소영역에만 공통전극(230)을 형성하기 위한 제3 폐쇄부(920) 및 제2 얼라인 키(710)를 형성하기 위한 제4 폐쇄부(930)를 포함한다. 이때, 제4 폐쇄부(930)는 제2 얼라인 키(710)의 형상에 대응하는 정사각형 형상을 갖는다.
이어, 제2 투명전극층(900)을 노광한 후 소정의 현상액을 이용하여 현상한다. 그러면, 제2 투명전극층(900)이 식각되어 표시영역(DA)에서는 화소영역에만 공통전극(230)이 형성된다. 또한, 실라인 영역(SA)에서는 제4 폐쇄부(930)에 대응하는 영역에만 제2 투명전극층(900)이 남아서 정사각형 형상을 갖는 제2 투명 전극패턴(714)이 형성된다. 이때, 제2 금속패턴(712)도 제2 투명전극층(900)을 현상하는 현상액에 의해 식각되므로, 제2 투명 전극패턴(714)과 동일한 형상 즉, 정사각형 형상을 갖도록 식각된다. 따라서, 제2 금속패턴(712) 및 제2 금속패턴(712) 상에 형성된 제2 투명 전극패턴(714)에 의한 제2 얼라인 키(710)가 형성된다.
본 발명에서는 컬러필터 기판(200) 상에 오버코팅층이 없는 경우를 예로 들었으나, 컬러필터(222)의 R,G,B 색화소 패턴간의 단차를 줄이기 위한 오버코팅층이 형성된 경우에도 적용될 수 있다.
즉, 컬러필터 기판(200)의 에지쪽에 형성되는 포토레지스트층을 제거하는 공정(EBR)에 의해 컬러필터 기판(200)의 실라인 영역에서의 오버코팅층이 제거된다. 따라서, 컬러필터 기판(200)의 실라인 영역 즉, 제2 얼라인 키가 형성되는 영역에는 제2 금속패턴(712)과 제2 투명 전극패턴(714) 만이 위치하므로, 제2 투명 전극패턴(714)을 식각하는 공정시 제2 금속패턴(712)도 동시에 식각되어 제2 얼라인 키(710)가 형성된다.
상술한 바와 같이, 본 발명은 박막 트랜지스터 기판과 컬러필터 기판간의 얼라인을 위한 제1 및 제2 얼라인 키를 포함한다. 상기 제1 얼라인 키는 화소전극 형성을 위한 제1 투명전극층에 의해 형성된 제1 투명 전극패턴 및 제1 투명 전극패턴 하부에 형성된 제1 금속패턴으로 이루어된다. 제2 얼라인 키는 공통전극 형성을 위한 제2 투명전극층에 의해 형성된 제2 투명 전극패턴 및 제2 투명 전극패턴 하부에 형성된 제2 금속패턴으로 이루어진다.
그러므로, 본 발명은 박막 트랜지스터 기판의 마지막 레이어인 화소전극 형성시 제1 얼라인 키가 형성되고, 컬러필터 기판의 마지막 레이어인 공통전극 형성시 제2 얼라인 키가 형성되므로, 이전 레이어들의 오버레이 틀어짐에 따른 영향을 받지 않고서 제1 및 제2 얼라인 키가 형성된다.
따라서, 본 발명은 박막 트랜지스터 기판과 컬러필터 기판의 제조 공정시 발생하는 레이어들 간의 오버레이 틀어짐에 영향을 받지 않는 제1 및 제2 얼라인 키에 의해 실제 구동영역인 화소전극과 공통전극을 대응시키는 얼라인 공정을 수행하므로, 얼라인 미스의 발생을 방지할 수 있는 효과가 있다.
또한, 본 발명은 제1 및 제2 투명 전극패턴 하부에 형성된 제1 및 제2 금속패턴에 의해 소정의 얼라인 계측장치에 의해 인식이 가능하므로, 박막 트랜지스터 기판과 컬러필터 기판간의 얼라인 공정을 정확히 수행할 수 있어, 표시장치의 표시품질을 향상시킬 수 있다.
본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (28)

  1. 제1 표시영역 및 상기 제1 표시영역을 둘러싸는 제1 주변영역을 갖는 제1 기판;
    상기 제1 기판에 대향하고, 상기 제1 표시영역에 대향하는 제2 표시영역 및 상기 제1 주변영역에 대향하는 제2 주변영역을 갖는 제2 기판;
    상기 제1 기판의 제1 주변영역에 형성되고, 제1 금속패턴 및 상기 제1 금속 패턴 상에 배치된 제2 금속패턴을 포함하는 제1 얼라인 키; 및
    상기 제1 얼라인 키에 대응하도록 상기 제2 기판의 제2 주변영역에 형성된 제2 얼라인 키를 포함하고,
    상기 제1 및 제2 금속패턴들은 동시에 식각되어 상기 제1 얼라인 키가 형성되고,
    상기 제1 금속패턴은 불투명하고, 상기 제2 금속패턴은 투명한 것을 특징으로 하는 표시장치.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 기판은 게이트 전극, 드레인 전극 및 소오스 전극을 갖는 스위칭 소자를 포함하고, 상기 게이트 전극은 상기 제1 금속패턴과 동일한 물질로 이루어진 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서, 상기 제1 기판은 상기 드레인 전극과 전기적으로 연결되고, 상기 제2 금속패턴과 동일한 물질로 이루어진 투명전극을 더 포함하는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서, 상기 제1 금속패턴 및 상기 제2 금속패턴은 동일한 형상을 갖는 것을 특징으로 하는 표시장치.
  6. 제4항에 있어서, 상기 제1 금속패턴은 크롬(Cr)로 이루어지고, 상기 제2 금속패턴은 ITO 또는 IZO로 이루어진 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 상기 제1 기판은 게이트 전극, 드레인 전극 및 소오스 전극을 갖는 스위칭 소자를 포함하고, 상기 소오스 전극은 상기 제1 금속패턴과 동일한 물질로 이루어진 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서, 상기 제1 기판은 상기 드레인 전극과 전기적으로 연결되는 투명전극을 더 포함하고, 상기 투명전극은 상기 제2 금속패턴과 동일한 물질로 이루어진 것을 특징으로 하는 표시장치.
  9. 제1항에 있어서, 상기 제2 얼라인 키는 불투명한 제3 금속패턴 및 투명한 제4 금속패턴을 포함하는 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서, 상기 제2 기판은 컬러필터 및 상기 컬러필터 사이에 형성된 광 차단층으로 이루어진 컬러필터층을 포함하고, 상기 광 차단층은 상기 제3 금속패턴과 동일한 물질로 이루어진 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서, 상기 제2 기판은 상기 제4 금속패턴과 동일한 물질로 이루어진 투명 공통전극을 더 포함하는 표시장치.
  12. 제1항에 있어서, 상기 제1 얼라인 키 및 상기 제2 얼라인 키 중에서 선택된 얼라인 키는 선택되지 않은 키에 의해 실질적으로 둘러싸이는 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서, 상기 선택된 얼라인 키는 개구된 프레임 형상을 가지고, 상기 선택되지 않은 얼라인 키는 상기 개구에 대응하는 동일한 형상을 갖는 것을 특징으로 하는 표시장치.
  14. 제1 기판 및 상기 제1 기판에 대향하는 제2 기판을 포함하고, 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 갖는 디스플레이 패널; 및
    상기 주변영역에 형성되고, 불투명한 제1 패턴 및 상기 제1 패턴 상에 배치되고 투명한 제2 패턴을 가지며, 상기 제1 기판과 상기 제2 기판을 얼라인 시키기 위한 얼라인 키부를 포함하고,
    상기 제1 및 제2 패턴들은 동시에 식각되어 상기 얼라인 키부가 형성되는 표시장치.
  15. 제14항에 있어서, 상기 제1 기판은
    게이트 전극, 소오스 전극 및 드레인 전극을 갖는 스위칭 소자; 및
    상기 드레인 전극과 전기적으로 연결된 투명전극을 포함하고,
    상기 제1 패턴은 상기 게이트 전극, 소오스 전극 및 드레인 전극 중 어느 하나의 전극을 이루는 물질을 포함하고,
    상기 제2 패턴은 상기 투명전극을 이루는 물질을 포함하는 것을 특징으로 하는 표시장치.
  16. 제15항에 있어서, 상기 제1 패턴은 크롬(Cr)으로 이루어지고, 상기 제2 패턴은 ITO 또는 IZO로 이루어진 것을 특징으로 하는 표시장치.
  17. 제14항에 있어서, 상기 제2 기판은 광 차단층, 컬러필터 및 공통전극을 포함하고,
    상기 제1 패턴은 상기 광 차단층을 이루는 물질을 포함하고,
    상기 제2 패턴은 상기 공통전극을 이루는 물질을 포함하는 것을 특징으로 하는 표시장치.
  18. 제14항에 있어서, 상기 제1 패턴과 상기 제2 패턴은 동일한 형상을 갖는 것을 특징으로 하는 표시장치.
  19. 제18항에 있어서, 상기 제1 패턴은 크롬(Cr)을 포함하고, 상기 제2 패턴은 ITO 또는 IZO를 포함하는 것을 특징으로 하는 표시장치.
  20. 제14항에 있어서, 상기 얼라인 키부는
    상기 제1 기판 상에 형성된 제1 얼라인 키; 및
    상기 제1 얼라인 키에 대응하도록 상기 제2 기판 상에 형성된 제2 얼라인 키를 포함하는 것을 특징으로 하는 표시장치.
  21. 제20항에 있어서, 상기 제2 얼라인 키는 상기 제1 얼라인 키를 둘러싸는 것을 특징으로 하는 표시장치.
  22. 제1 패턴을 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 갖는 제1 기판상의 상의 상기 주변영역에 형성하는 단계;
    상기 제1 패턴 상에 제2 패턴을 형성하는 단계;
    상기 제1 패턴 및 상기 제2 패턴을 동시에 패터닝하여 얼라인 키를 상기 제1 기판의 주변영역에 형성하는 단계; 및
    상기 얼라인 키에 의해 상기 제1 기판과 상기 제1 기판에 대향하는 제2 기판을 상호 얼라인시키는 단계를 포함하는 표시장치의 제조방법.
  23. 제22항에 있어서, 상기 얼라인 키는
    상기 표시영역에 게이트 전극, 소오스 전극 및 드레인 전극을 갖는 스위칭 소자를 형성하고, 상기 주변영역에 상기 게이트 전극, 소오스 전극 및 드레인 전극 중 어느 하나의 전극을 이루는 물질을 포함하는 상기 제1 패턴을 형성하는 단계;
    상기 드레인 전극과 전기적으로 연결되고, 광학적으로 투명하고 전기적으로 도전성을 갖는 층을 형성하는 단계; 및
    상기 광학적으로 투명하고 전기적으로 도전성을 갖는 층과 상기 제1 패턴을 동시에 식각하는 단계에 의해 형성된 것을 특징으로 하는 표시장치의 제조방법.
  24. 제23항에 있어서, 상기 얼라인 키는
    상기 표시영역에 광 차단층을 형성하고, 상기 주변영역에 상기 제1 패턴을 형성하는 단계;
    상기 드레인 전극과 전기적으로 연결되고 광학적으로 투명하고 전기적으로 도전성을 갖는 층을 형성하는 단계; 및
    상기 광학적으로 투명하고 전기적으로 도전성을 갖는 층과 상기 제1 패턴을 동시에 패터닝하는 단계에 의해 형성된 것을 특징으로 하는 표시장치의 제조방법.
  25. 제22항에 있어서, 상기 제1 패턴과 상기 제2 패턴은 동일한 식각액에 의해 식각되는 것을 특징으로 하는 표시장치의 제조방법.
  26. 제1 표시영역 및 상기 제1 표시영역을 둘러싸는 제1 주변영역을 가지고, 상기 제1 주변영역에 형성되며 불투명한 제1 패턴 및 투명한 제2 패턴을 갖는 제1 얼라인 키를 갖는 제1 기판을 형성하는 단계;
    제2 표시영역 및 상기 제2 표시영역을 둘러싸는 제2 주변영역을 가지고, 상기 제2 주변영역에 형성되며 불투명한 제3 패턴 및 투명한 제4 패턴을 갖는 제2 얼라인 키를 갖는 제2 기판을 형성하는 단계; 및
    상기 제1 및 제2 얼라인 키에 의해 제1 표시영역과 상기 제1 주변영역에 상기 제2 표시영역과 상기 제2 주변영역이 각각 대향하도록 상기 제1 기판과 상기 제2 기판을 얼라인시키는 단계를 포함하고,
    상기 제1 및 제2 패턴들은 동시에 식각되어 상기 제1 얼라인 키가 형성되는 표시장치의 제조방법.
  27. 제26항에 있어서, 상기 제1 기판은
    상기 제1 표시영역에 게이트 전극, 소오스 전극 및 드레인 전극을 갖는 스위칭 소자를 형성하고, 상기 제1 주변영역에 상기 게이트 전극, 소오스 전극 및 드레인 전극 중 어느 하나의 전극을 이루는 물질을 포함하는 상기 제1 패턴을 형성하는 단계;
    상기 제1 표시영역에 상기 드레인 전극과 전기적으로 연결되는 투명전극을 형성하고, 상기 제1 주변영역에 상기 투명전극을 이루는 물질을 포함하는 상기 제2 패턴을 상기 제1 주변영역에 형성하는 단계; 및
    상기 제1 및 제2 패턴을 동시에 식각하여 상기 제1 얼라인 키를 형성하는 단계에 의해 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  28. 제26항에 있어서, 상기 제2 기판은
    상기 제2 표시영역에 광 차단층을 형성하고, 상기 제2 주변영역에 상기 광 차단층을 이루는 물질을 포함하는 상기 제3 패턴을 형성하는 단계;
    상기 제2 표시영역에 투명전극을 형성하고, 상기 제2 주변영역에 상기 투명전극을 이루는 물질을 포함하는 상기 제4 패턴을 형성하는 단계; 및
    상기 제3 및 제4 패턴을 동시에 식각하여 상기 제2 얼라인 키를 형성하는 단계에 의해 형성되는 것을 특징으로 하는 표시장치의 제조방법.
KR1020040072304A 2004-09-09 2004-09-09 표시장치 및 이의 제조방법 KR101223098B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040072304A KR101223098B1 (ko) 2004-09-09 2004-09-09 표시장치 및 이의 제조방법
JP2004298535A JP4775836B2 (ja) 2004-09-09 2004-10-13 表示装置及びその製造方法
TW094129871A TW200634379A (en) 2004-09-09 2005-08-31 Display device and method of manufacturing the same
CNB2005100991857A CN100510873C (zh) 2004-09-09 2005-09-07 显示装置及其制造方法
US11/223,338 US7629613B2 (en) 2004-09-09 2005-09-09 Display device and method of manufacturing the same
US12/582,867 US8049222B2 (en) 2004-09-09 2009-10-21 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072304A KR101223098B1 (ko) 2004-09-09 2004-09-09 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20060023454A KR20060023454A (ko) 2006-03-14
KR101223098B1 true KR101223098B1 (ko) 2013-01-17

Family

ID=36158511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072304A KR101223098B1 (ko) 2004-09-09 2004-09-09 표시장치 및 이의 제조방법

Country Status (5)

Country Link
US (2) US7629613B2 (ko)
JP (1) JP4775836B2 (ko)
KR (1) KR101223098B1 (ko)
CN (1) CN100510873C (ko)
TW (1) TW200634379A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055643A (ko) * 2013-11-13 2015-05-22 엘지디스플레이 주식회사 얼라인 키를 포함하는 표시패널 및 그 제조방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR101255508B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법
KR101308751B1 (ko) * 2006-12-29 2013-09-12 엘지디스플레이 주식회사 액정표시소자의 오버레이키 및 이를 형성하는 방법
KR101396759B1 (ko) * 2006-12-29 2014-05-16 엘지디스플레이 주식회사 컬러플렉서블 표시장치 및 그 제조방법
KR101329779B1 (ko) * 2007-04-12 2013-11-15 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101280505B1 (ko) * 2008-03-03 2013-07-05 엘지디스플레이 주식회사 표준 셀을 이용한 우네리 측정 장비 및 그 측정 방법
KR20100073356A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 컬러 전기 영동 표시 장치 및 이의 제조 방법
CN101710212B (zh) * 2009-03-27 2012-11-28 深超光电（深圳）有限公司 加强面板组合对位的结构及其方法
RU2481608C1 (ru) * 2009-04-30 2013-05-10 Шарп Кабусики Кайся Способ изготовления жидкокристаллической панели, стеклянная подложка для жидкокристаллической панели и жидкокристаллическая панель, включающая в себя стеклянную подложку
EP2426550A4 (en) * 2009-04-30 2013-04-03 Sharp Kk METHOD FOR PRODUCING A LIQUID CRYSTAL DISPLAY PANEL, GLASS SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY PANEL, AND A LIQUID CRYSTAL DISPLAY PANEL EQUIPPED WITH THE GLASS COMPONENT FOR A LIQUID CRYSTAL DISPLAY PANEL
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) * 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
US9062830B2 (en) * 2010-03-03 2015-06-23 Cree, Inc. High efficiency solid state lamp and bulb
KR101048931B1 (ko) * 2010-04-01 2011-07-12 삼성모바일디스플레이주식회사 터치 스크린 패널
US9143668B2 (en) * 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
TWI444943B (zh) * 2011-03-11 2014-07-11 E Ink Holdings Inc 彩色顯示裝置
CN102707486B (zh) * 2012-05-31 2015-07-15 深圳市华星光电技术有限公司 彩色滤光片基板及其制造方法
US20140085576A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Light Guide Plates and Optical Films with Mating Alignment Features
CN105474760B (zh) * 2013-08-28 2019-03-08 3M创新有限公司 具有用于精确配准的基准标记的电子组件
US9412873B1 (en) * 2013-09-16 2016-08-09 Amazon Technologies, Inc. Alignment features for improved alignment of layered components of a device display
CN103474438A (zh) * 2013-09-26 2013-12-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及液晶面板
KR101542965B1 (ko) * 2013-12-30 2015-08-07 현대자동차 주식회사 반도체 기판의 접합 방법
KR102163358B1 (ko) * 2014-07-21 2020-10-12 엘지디스플레이 주식회사 디스플레이 장치
CN105845555B (zh) * 2015-01-14 2019-07-02 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
KR102296074B1 (ko) * 2017-05-19 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102107384B1 (ko) * 2017-10-31 2020-05-07 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시장치
US20190129262A1 (en) * 2017-10-31 2019-05-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and liquid crystal display device
CN108376678B (zh) * 2018-01-31 2019-11-05 昆山国显光电有限公司 Oled面板以及检测阴极层偏位的方法
CN110148606B (zh) * 2018-04-18 2021-03-02 友达光电股份有限公司 显示面板及其制造方法
CN109143669B (zh) * 2018-09-19 2023-11-03 京东方科技集团股份有限公司 曲面显示面板及其制作方法、显示装置
CN109300965B (zh) * 2018-10-26 2021-07-02 昆山国显光电有限公司 显示面板、显示装置及显示面板的制造方法
CN109686248B (zh) * 2018-11-29 2020-05-12 武汉华星光电技术有限公司 显示面板
KR20200117093A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
KR20210016129A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210041674A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 색변환 표시판 및 이를 포함하는 표시 장치
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US11522983B2 (en) 2019-12-03 2022-12-06 Apple Inc. Handheld electronic device
CN112987362A (zh) * 2019-12-17 2021-06-18 上海仪电显示材料有限公司 液晶显示基板及其形成方法、液晶显示面板及其形成方法
KR20210157939A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041017A (ko) * 1998-12-21 2000-07-15 구본준 액정표시장치의 합착 키
JP2001075119A (ja) * 1999-09-07 2001-03-23 Canon Inc 位置合わせ用認識マーク構造及び液晶素子
JP2002303859A (ja) 2001-12-25 2002-10-18 Seiko Epson Corp 液晶表示装置の製造方法
KR20030011985A (ko) * 2001-07-30 2003-02-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192721A (ja) * 1987-10-05 1989-04-12 Seiko Epson Corp 液晶表示装置
JPH045618A (ja) * 1990-04-23 1992-01-09 Seiko Epson Corp 液晶表示パネル
JP3284432B2 (ja) 1994-11-16 2002-05-20 セイコーエプソン株式会社 液晶装置及びその製造方法
JPH08146371A (ja) 1994-11-18 1996-06-07 Sony Corp 液晶表示装置およびその製造方法
JPH10123549A (ja) * 1996-10-25 1998-05-15 Sharp Corp 液晶表示素子
JPH1195231A (ja) * 1997-09-22 1999-04-09 Toshiba Electronic Engineering Corp 液晶表示装置
JP3733233B2 (ja) * 1998-02-18 2006-01-11 セイコーエプソン株式会社 液晶パネル、電子機器および液晶パネルの製造方法
JPH11239952A (ja) * 1998-02-25 1999-09-07 Nippon Seiko Kk アライメント検出装置
JPH11260701A (ja) * 1998-03-13 1999-09-24 Tokyo Inst Of Technol 電子ビーム露光の位置合わせマーク
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP3823677B2 (ja) * 2000-04-05 2006-09-20 セイコーエプソン株式会社 電気光学装置の製造方法及び製造装置
JP4768147B2 (ja) * 2001-04-27 2011-09-07 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造装置
JP2003156735A (ja) * 2001-11-20 2003-05-30 Toppan Printing Co Ltd 反射型液晶表示装置用カラーフィルター基板
JP2003161948A (ja) * 2001-11-26 2003-06-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003215527A (ja) * 2002-01-28 2003-07-30 Nec Kagoshima Ltd 表示パネル組立時のアライメント方法
JP2003229455A (ja) * 2002-02-01 2003-08-15 Seiko Epson Corp 電気光学パネル、電気光学装置、電子機器、および、電気光学パネルの製造方法
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041017A (ko) * 1998-12-21 2000-07-15 구본준 액정표시장치의 합착 키
JP2001075119A (ja) * 1999-09-07 2001-03-23 Canon Inc 位置合わせ用認識マーク構造及び液晶素子
KR20030011985A (ko) * 2001-07-30 2003-02-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2002303859A (ja) 2001-12-25 2002-10-18 Seiko Epson Corp 液晶表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055643A (ko) * 2013-11-13 2015-05-22 엘지디스플레이 주식회사 얼라인 키를 포함하는 표시패널 및 그 제조방법
KR102182881B1 (ko) 2013-11-13 2020-11-26 엘지디스플레이 주식회사 얼라인 키를 포함하는 표시패널 및 그 제조방법

Also Published As

Publication number Publication date
JP4775836B2 (ja) 2011-09-21
US20060049408A1 (en) 2006-03-09
TW200634379A (en) 2006-10-01
CN1746735A (zh) 2006-03-15
US7629613B2 (en) 2009-12-08
US8049222B2 (en) 2011-11-01
US20100038650A1 (en) 2010-02-18
JP2006079036A (ja) 2006-03-23
CN100510873C (zh) 2009-07-08
KR20060023454A (ko) 2006-03-14

Similar Documents

Publication Publication Date Title
KR101223098B1 (ko) 표시장치 및 이의 제조방법
JP3498020B2 (ja) アクティブマトリックス基板及びその製造方法
KR101711474B1 (ko) 표시패널 및 이의 제조 방법
US6803975B2 (en) Liquid crystal display panel and manufacturing method thereof
KR101158872B1 (ko) 액정표시장치 및 그 제조방법
US20060232728A1 (en) Liquid crystal display and fabricating method thereof
KR20050053356A (ko) 능동 매트릭스형 액정 디스플레이 장치의 제조 방법
GB2420866A (en) Liquid crystal display device with bubble trap
US20060268205A1 (en) Color filter substrate having a panel identification and manufacturing method thereof
US7312840B1 (en) Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof
JP2002296618A (ja) 液晶表示装置およびその製造方法
KR100626347B1 (ko) 티에프티 엘시디 판넬의 제작방법
US7696027B2 (en) Method of fabricating display substrate and method of fabricating display panel using the same
KR20070072183A (ko) 액정표시소자 및 제조방법
KR20080092566A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100670062B1 (ko) 액정 표시 장치용 색 필터 기판 및 그 제조 방법
JPH07175088A (ja) 液晶パネル用基板とその製造方法
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
JPH10160920A (ja) カラーフィルタ及びその製造方法
KR100621608B1 (ko) 티에프티 엘시디 판넬 제조방법
KR20060008002A (ko) 액정표시패널 및 그 제조방법
JPH09258206A (ja) カラーフィルタ層付駆動基板の製造方法
KR100729766B1 (ko) 색 필터 기판 및 그 제조 방법
KR100670056B1 (ko) 광시야각 액정 표시 장치용 기판 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8