JP2006079036A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2006079036A
JP2006079036A JP2004298535A JP2004298535A JP2006079036A JP 2006079036 A JP2006079036 A JP 2006079036A JP 2004298535 A JP2004298535 A JP 2004298535A JP 2004298535 A JP2004298535 A JP 2004298535A JP 2006079036 A JP2006079036 A JP 2006079036A
Authority
JP
Japan
Prior art keywords
electrode
pattern
substrate
display device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004298535A
Other languages
English (en)
Other versions
JP4775836B2 (ja
Inventor
Min-Wook Park
パク・ミン−ウク
Woo-Sung Sohn
宇 成 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006079036A publication Critical patent/JP2006079036A/ja
Application granted granted Critical
Publication of JP4775836B2 publication Critical patent/JP4775836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133354Arrangements for aligning or assembling substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract


【課題】 上板及び下板のミスアラインを防止して表示品質を向上させる表示装置、及びその製造方法を提供する。
【解決手段】 表示パネルは、表示領域及び表示領域を囲む周辺領域で構成され、第1基板及び第1基板に対向する第2基板を有し、アラインキー部は周辺領域に形成され、金属膜パターン及び金属膜パターン上に積層された透明電極膜パターンで構成され、第1基板と第2基板との互いに対する位置合わせを行う。アラインキー部は、第1アラインキー及び第2アラインキーを含む。第1基板の最後レイヤーである画素電極の形成時に第1アラインキーが形成され、第2基板の最後レイヤーである共通電極の形成時に第2アラインキーが形成されるので、第1アラインキー及び第2アラインキーが形成される前に積層されたレイヤーのオーバーレイ捩れの影響を受けないように第1アラインキー及び第2アラインキーが形成され、第1基板と第2基板のミスアラインの発生を防止することができる。
【選択図】 図2

Description

本発明は表示装置及びその製造方法に関し、より詳細には表示パネルの上板及び下板のミスアラインを防止して、表示品質を向上させるための表示装置及びその製造方法に関するものである。
一般に、液晶表示装置は、薄膜トランジスタ基板、前記薄膜トランジスタ基板に対向するカラーフィルター基板、そして両基板間に配置され電気的な信号が印加されることにより、光の透過可否を決定する液晶を有する液晶表示パネルを具備する。又、液晶表示装置は、前記液晶表示パネルの下部に形成され前記液晶表示パネルに光を提供するバックライトアセンブリを含む。
ここで、前記薄膜トランジスタ基板には、スイッチング素子である薄膜トランジスタ及び画素電極が形成され、前記カラーフィルター基板には、ブラックマトリックス、カラーフィルター、及び前記画素電極に対向する共通電極が形成される。
又、前記薄膜トランジスタ基板と前記カラーフィルター基板には、二つの基板の合着時の位置合わせ(alignment、アライメント)のためのアラインキーがそれぞれ形成される。具体的には、前記薄膜トランジスタ基板上のアラインキーは、前記薄膜トランジスタのゲート電極、ソース電極、又はドレイン電極を形成するための金属膜がパターニングされ形成される。又、前記カラーフィルター基板上のアラインキーは、前記ブラックマトリックスを形成するための絶縁膜がパターニングされ形成される。
従って、上述した構成の薄膜トランジスタ基板とカラーフィルター基板は、前記アラインキーにより実際の駆動領域である画素電極と共通電極とを正確に整合させるための位置合わせ工程を行った後に合着される。
しかし、前記薄膜トランジスタ基板とカラーフィルター基板の製造時、露光装置等による誤差によって、各レイヤー間のオーバーレイ(Overlay)捩れが発生し、基板の大型化による薄膜トランジスタ及びカラーフィルター製造工程中に、基板の変形が大きくなるため、前記アラインキーにより前記画素電極と共通電極との正確な対応のための位置合わせ工程を行う場合、前記薄膜トランジスタ基板とカラーフィルター基板との位置のずれ(ミスアライン)が発生する。
上述したミスアラインを解決するために、前記画素電極と共通電極を形成するための透明電極によりアラインキーを形成する場合、前記透明電極により形成された前記アラインキーをアライン計測装置が認識しないので、薄膜トランジスタ基板とカラーフィルター基板との間の位置合わせの工程を正確に行うことができないという問題点がある。
従って、本発明は上述した問題点を解決するためのものであって、本発明の目的は、表示パネルの上板と下板との正確な位置合わせ(alignment、アライメント)を行うことができるアラインキーを有する表示装置を提供することにある。
本発明の他の目的は、上述した表示装置を製造するための製造方法を提供することにある。
前述した目的を達成するための本発明の表示装置は、第1基板及び前記第1基板に対向する第2基板を有し、表示領域及び前記表示領域を囲む周辺領域で構成された表示パネルを備え、アラインキー部は前記周辺領域に形成されている。また、アラインキーは、第1パターン及び前記第1パターン上に積層された第2パターンで構成され、前記第1基板と第2基板との互いに対する位置合わせを行う。
ここで、前記第1基板は、第1電極、第2電極、及び第3電極を有するスイッチング素子と、及び前記第1電極、第2電極、及び第3電極のうちいずれか一つと電気的に連結される透明電極とを含み、前記第1パターンは、前記第1電極、第2電極、及び第3電極のうち、いずれか一つの電極を構成する物質を含み、前記第2パターンは、前記透明電極と同じ物質で構成される。
又、前記第2基板は、光遮断層、カラーフィルター、及び透明電極を含み、前記第1パターンは、前記光遮断層を構成する物質を含み、前記第2パターンは前記透明電極と同じ物質を含む。
本発明の他の目的を達成するために、本発明の表示装置の製造方法によれば、第1パターンを第1基板上の表示領域を囲む周辺領域に形成し、前記第1パターン上に第2パターンを形成する。その後、前記第1及び第2パターンを同時にパターニングして、アラインキーを前記第1基板の周辺領域に形成し、前記アラインキーにより前記第1基板と前記第2基板との互いに対する位置合わせを行う。
このような表示装置及びその製造方法によると、第1基板には最後のレイヤーである透明電極、即ち、画素電極の形成時にアラインキーが形成され、第2基板には最後のレイヤーである透明電極、即ち、共通電極形成時にアラインキーが形成されるので、アラインキー形成前に積層されるレイヤーのオーバーレイ捩れによる影響を受けずにアラインキーが形成され、第1基板と第2基板のミスアラインを防止することができる。
以下、本発明の好ましい実施例による表示装置及びその製造方法を添付図面を参照して詳細に説明する。
図1は、本発明による液晶表示装置を概念的に示す断面図である。
図1を参照すると、本発明による液晶表示装置は、薄膜トランジスタ基板100、カラーフィルター基板200、及び薄膜トランジスタ基板100とカラーフィルター基板200との間に形成された液晶層300で構成され、映像を表示する液晶表示パネル400を含む。又、本発明による液晶表示装置は、薄膜トランジスタ基板100の下部に形成され、薄膜トランジスタ基板100及びカラーフィルター基板200に光を提供する光発生装置500を更に含む。
ここで、液晶表示パネル400は、映像が表示される表示領域DAと、前記表示領域DAを外部で囲むシールライン(seal line)領域SAとに区分される。
前記薄膜トランジスタ基板100は、第1絶縁基板110上の表示領域DAに形成される多数の薄膜トランジスタ(図示せず)が形成された薄膜トランジスタ層120、薄膜トランジスタ層120上に形成された保護膜130、及び保護膜130上に形成され薄膜トランジスタ層120に電気的に連結される画素電極140を含む。
ここで、薄膜トランジスタ層140に形成された前記薄膜トランジスタは、ゲート電極、ソース電極、及びドレイン電極を含み、前記ドレイン電極は、画素電極140と電気的に連結される。この際、前記ゲート電極、ソース電極、及びドレイン電極は、クロム(Cr)のような金属物質により形成される。
一方、カラーフィルター基板200は、第2絶縁基板210上に形成されたカラーフィルター層220、及びカラーフィルター層220上に形成された共通電極230を含む。この際、カラーフィルター層220は、赤色(R)、緑色(G)、青色(B)の色画素、及び前記赤色、緑色、青色の色画素の間への光の漏洩を防止するためのブラックマトリックスを含む。前記ブラックマトリックスは、クロム(Cr)及びクロム酸化物等の無機絶縁膜により形成される。
前記カラーフィルター基板200は、前記ブラックマトリックスが無機絶縁膜により形成されるので、前記赤色、緑色、青色の色画素間の段差を減少させるための別の平坦化膜は必要ではない。
前記薄膜トランジスタ基板100とカラーフィルター基板200は、シールライン領域SAに形成される結合部材600により堅固に結合される。この際、結合部材600は、シーラントが所定の厚さで塗布されシールラインとして形成される。以下、結合部材をシールラインと称する。
前記シールライン600は、薄膜トランジスタ基板100とカラーフィルター基板200との間に所定高さのセルギャップを維持するための所定の高さを有するように形成される。前記セルギャップ内に液晶層300が形成される。
又、薄膜トランジスタ基板100のシールライン領域SAには、薄膜トランジスタ基板100とカラーフィルター基板200の位置合わせのための第1アラインキー700が形成され、カラーフィルター基板200のシールライン領域SAには、第1アラインキー700に対応する第2アラインキー710が形成される。
前記第1アラインキー700は、第1金属膜パターン702及び第1金属膜パターン702上に形成された第1透明電極膜パターン704で構成される。この時、第1金属膜パターン702は、前記薄膜トランジスタのゲート電極、ソース電極、又はドレイン電極の形成工程時に、薄膜トランジスタの各電極と同じ物質により形成される。又、第1透明電極膜パターン704は、画素電極140の形成工程時に、画素電極140と同じ物質により形成される。
ここで、前記薄膜トランジスタのゲート電極、ソース電極、又はドレイン電極は、クロム(Cr)により形成され、画素電極140は、インジウムティンオキサイド(Indium Tin Oxide;以下、ITO)又はインジウムジンクオキサイド(Indium Zinc Oxide;以下、IZO)により形成される。前記クロムにより形成された層は、前記ITO又はIZOにより形成された層をエッチングするエッチング液によりエッチング可能である。
即ち、第1金属膜パターン702はクロムにより形成され、第1透明電極膜パターン704はITO又はIZOにより形成されるので、第1金属膜パターン702は、上部に形成された第1透明電極膜パターン704のエッチングと同時にエッチングされる。
前記第2アラインキー710は、第2金属膜パターン712及び第2金属膜パターン712上に形成された第2透明電極膜パターン714で構成される。この際、第2金属膜パターン712は、カラーフィルター層220のブラックマトリックスの形成工程時に、ブラックマトリックスと同じ物質により形成される。又、第2透明電極膜パターン714は、共通電極230の形成時に、共通電極と同じ物質により形成される。
ここで、カラーフィルター層220のブラックマトリックスはクロムにより形成され、共通電極230はITO又はIZOにより形成される。前記クロムにより形成された層はITO又はIZOにより形成された層をエッチングするエッチング液によりエッチング可能である。
即ち、第2金属膜パターン712はクロムにより形成され、第2透明電極膜パターン714はITO又はIZOにより形成されるので、第2金属膜パターン712は上部に形成された第2透明電極膜パターン714のエッチング時に同時にエッチングされる。
ここでは、第1透明電極膜パターン704及び第2透明電極膜パターン714のエッチング時に同じエッチング液によりエッチングできるように第1金属膜パターン702及び第2金属膜712がクロムで形成された場合を例として説明したが、第1金属膜パターン702及び第2金属膜712をITO又はIZOのエッチング液により第1透明電極膜パターン704及び第2透明電極膜パターン714と同時にエッチングすることができる他の物質で形成することができる。
図2は、図1に図示された薄膜トランジスタ基板を示す平面図であり、図3は、図2のI−I′による断面図である。
図2及び図3を参照すると、薄膜トランジスタ基板100の4個の角領域、即ち、シールライン領域SAには第1アラインキー700が形成される。前記第1アラインキー700は所定厚さを有する正方形の環形状を有する。
又、薄膜トランジスタ基板100の表示領域DAには、薄膜トランジスタ310が形成される。前記薄膜トランジスタ310は、第1絶縁基板110上に順次に形成されるゲート電極311、ゲート絶縁膜312、アクティブ層313、ソース電極314、及びドレイン電極315で構成される。
前記薄膜トランジスタ310の上部には保護膜130が形成され、保護膜130の上部にはITO又はIZOにより画素電極140が形成される。この際、ゲート絶縁膜312、保護膜130、及び画素電極140は、薄膜トランジスタ基板100の全面に形成される。即ち、ゲート絶縁膜312、保護膜130、及び画素電極140は、表示領域DAのみならず、シールライン領域SAにも形成される。このとき、シールライン領域に形成されたゲート絶縁膜312及び保護膜130は、その後の工程で除去される。又、画素電極140は、所定のコンタクトホールを通じて薄膜トランジスタ310のドレイン電極315と電気的に連結される。
一方、シールライン領域SAには、薄膜トランジスタ310のゲート電極311の形成工程時又はソース電極314及びドレイン電極315の形成工程時に、これらの電極と同じ金属物質、即ち、クロムが正方形にパターニングされ、第1金属膜パターン702が形成される。
又、表示領域DA及び第1金属膜パターン702が形成されたシールライン領域SAには、画素電極140の形成工程時に、画素電極140と同じ金属物質、即ち、ITO又はIZOにより第1透明電極膜パターン704が形成される。その後、第1透明電極膜パターン704は、正方形の環形状を有するようにパターニングされる。この際、第1透明電極膜パターン704のパターニングのためのエッチング工程時、第1金属膜パターン702もエッチングされるので、第1金属膜パターン702も第1透明電極膜704と同じ正方形の環形状を有する。
第1アラインキー700は、第1金属膜パターン702及び第1透明電極膜パターン704により形成される。この際、第1アラインキー700の第1透明電極膜パターン704は、下部に形成された第1金属膜パターン702により認識が可能である。
このように薄膜トランジスタ基板100の最後のレイヤーである画素電極140の形成工程時に第1アラインキー700が形成されるので、画素電極140が形成される前に積層されるレイヤーのオーバーレイによる捩れの影響を受けない第1アラインキー700を形成することができる。
図4は、図1に図示されたカラーフィルター基板を示す平面図であり、図5は、図4のII−II´に沿って切断した断面図である。
図4及び図5を参照すると、カラーフィルター基板200の4個の角領域、即ち、シールライン領域SAに第2アラインキー710が形成される。前記第2アラインキー710は、図2に示した正方形の環形状の第1アラインキー700の内側形状に対応する正方形形状を有する。すなわち、第2アラインキー710は、第1アラインキー700により囲まれる形状を有する。
又、カラーフィルター基板200の表示領域DAには、カラーフィルター層220が形成される。前記カラーフィルター層220は、第2絶縁基板210上に順次に形成されたブラックマトリックス222及びカラーフィルター224で構成される。カラーフィルター224は、赤色、緑色、青色の色画素を含む。前記ブラックマトリックス222は、クロム及びクロム酸化物等の無機絶縁物質により形成される。
前記カラーフィルター224の上部には、ITO又はIZOにより共通電極230が形成される。この際、共通電極230は、表示領域DA及びシールライン領域SAに形成される。
一方、シールライン領域SAには、ブラックマトリックス222の形成工程時、ブラックマトリックス222と同じ金属物質、即ち、たとえばクロムにより、第2金属膜パターン712が形成される。
又、表示領域DA及び第2金属膜パターン712が形成されたシールライン領域SAには、共通電極230の形成工程時、同じ金属物質、即ち、ITO又はIZOによる第2透明電極膜パターン714が形成される。その後、第2透明電極膜パターン714は、正方形形状を有するようにパターニングされる。第2透明電極膜714のパターニングのためのエッチング工程時には、第2金属膜パターン712もエッチングされるので、第2金属膜パターン712も第2透明電極膜パターン714と同じ正方形形状を有する。
従って、第2アラインキー710は、第2金属膜パターン712及び第2透明電極膜パターン714により形成される。この際、第2アラインキー710の第2透明電極膜パターン714は、下部に形成された第2金属膜パターン712により認識が可能である。
このように、カラーフィルター基板200の最後のレイヤーである共通電極230の形成工程時、第2アラインキー710が形成されるので、共通電極230が形成される前に積層される層のオーバーレイ捩れの影響を受けない第2アラインキー710を形成することができる。
上述したように、第1アラインキー700及び第2アラインキー710は、これらのキーを形成する前に積層される層のオーバーレイ捩れによる影響を受けないように形成されるので、第1アラインキー700及び第2アラインキー710により、薄膜トランジスタ基板100とカラーフィルター基板200の位置合わせ工程時には、実際の駆動領域である画素電極140と共通電極230の位置合わせを正確に行うことができる。この際、第1アラインキー700及び第2アラインキー710は、下部に形成された第1金属膜パターン702及び第2金属膜パターン712により、アライン計測装置による認識が可能である。
図6は、図2及び図4に図示された第1アラインキー及び第2アラインキーの、位置合わせ時の状態を示す図である。
図6を参照すると、第1アラインキー700は、所定厚さを有する正方形の帯形状を有し、第2アラインキー710は、正方形形状を有し、第1基板及び第2基板を組み立てるときに第2アラインキー710が第1アラインキー700の中心領域に配置されるように形成される。
ここで、所定のアライン計測装置は、第2アラインキー710が第1アラインキー700の中心領域からどの程度外れているかを計測することにより、薄膜トランジスタ基板100とカラーフィルター基板200の位置合わせの程度を判断する。
本発明は第1アラインキー700が正方形の環形状を有し、第2アラインキー710が第1アラインキー700の内部に位置する正方形形状を有する場合を例として説明したが、多様な形状を有することができるのは自明である。
上述した構成の第1アラインキー及び第2アラインキーを有する薄膜トランジスタ基板及びカラーフィルター基板の製造工程を添付図面を参照して詳細に説明する。
図7乃至図12は、図1に図示した薄膜トランジスタ基板の製造工程を示す断面図である。
図7を参照すると、第1絶縁基板110の全面にクロムからなる第1金属層(図示せず)をスパッタリング方法により蒸着した後、パターニングしてゲート電極311及び第1金属膜パターン702を形成する。この際、ゲート電極311は、表示領域DAに形成され、第1金属膜パターン702は、第1アラインキー700が形成されるシールライン領域SAに形成される。ここで、第1金属膜パターン702は、後に形成されるソース電極314及びドレイン電極315の形成工程で形成してもよい。
図8を参照すると、ゲート電極411が形成された第1絶縁基板110の全面にシリコン窒化物を蒸着して、ゲート絶縁膜312を形成する。その後、ゲート絶縁膜312上に非晶質シリコン膜及びnドーピングされた非晶質シリコン膜を蒸着した後、パターニングしたアクティブ層313を形成する。
アクティブ層313を形成した部分にクロムからなる第2金属層(図示せず)をスパッタリング方法により蒸着した後、前記第2金属層をパターニングしてソース電極314及びドレイン電極315を形成する。これにより、第1絶縁基板110上の表示領域DAにゲート電極311、ゲート絶縁膜312、アクティブ層313、ソース電極314、及びドレイン電極315を含む薄膜トランジスタ310が形成される。
図9を参照すると、薄膜トランジスタ310が形成された第1絶縁基板100の全面に、シリコン窒化膜(SiNx)のような無機物質をスピン−コーティング法や化学気相蒸着法(CVD)を用いて塗布し、保護膜130を形成する。即ち、保護膜130は表示領域DA及びシールライン領域SAに形成される。
図10に示すように、保護膜130上には所定のパターンが形成されている第1マスク800が形成される。この際、第1マスク800は、ドレイン電極315の一部分を露出させるための第1開口部810、及び第1金属膜パターン702とこれに隣接する領域を露出させるための第2開口部820を有する。
その後、保護膜130を露光した後、所定の現像液を用いて現像が行われる。これにより、保護膜130には第1開口部165により露光された領域にコンタクトホール320が形成される。又、第2開口部820によりシールライン領域SAに形成された第1金属膜パターン702の上部及びこれに隣接する領域のゲート絶縁膜312及び保護膜130が除去され、第1金属膜パターン702と第1絶縁基板110の一部が露出される。
図11を参照すると、コンタクトホール320を有する保護膜130が形成された第1絶縁基板110の全面に、ITO又はIZOのような透明導電膜が均一な厚さで蒸着されて、第1透明電極層830が形成される。前記第1透明電極層830は、表示領域DA及びシールライン領域SAに形成される。又、第1透明電極層830の画素電極140に相当する部分は、コンタクトホール320を通じて薄膜トランジスタ310のドレイン電極315と電気的に接続される。
そして、図12に示すように、第1透明電極層830が形成された第1絶縁基板110上には、所定のパターンを有する第2マスク850が形成される。この際、第2マスク850は、画素領域にのみ画素電極140を形成するための第1閉鎖部860、第1アラインキー700を形成するための第2閉鎖部870を含む。この際、第2閉鎖部870は、第1アラインキー700の形状に対応する正方形の環形状を有する。
その後、第1透明電極層830を露光した後、所定の現像液を用いて現像することにより、第1透明電極層140がエッチングされ、表示領域DAのうちの画素領域にのみ画素電極140が形成される。又、シールライン領域SAでは、第2閉鎖部870に対応する領域にのみ第1透明電極層830が残り、正方形の環形状を有する第1透明電極膜パターン704が形成される。
この際、第1金属膜パターン702も第1透明電極層140を現像する現像液によりエッチングされるので、第1透明電極膜704と同じ形状、即ち、正方形の環形状を有するようにエッチングされる。従って、第1金属膜パターン702及び第1金属膜パターン702上に形成された第1透明電極膜パターン704から第1アラインキー700が形成される。
図13乃至図16は、図1に図示されたカラーフィルター基板の製造工程を示す断面図である。
図13に示すように、第2絶縁基板210の全面にクロム又はクロム酸化物からなる第3金属層(図示せず)をスパッタリング法により蒸着した後、前記第3金属層をパターニングしてブラックマトリックス222及び第2金属膜パターン712を形成する。この際、ブラックマトリックス222は表示領域DAに形成され、第2金属膜パターン712はシールライン領域SAに形成される。
図14を参照すると、ブラックマトリックス222が形成された第2絶縁基板210上の表示領域DAに、赤色染料又は赤色顔料が含まれた第1フォトレジスト(図示せず)が均一な厚さで塗布される。その後、前記第1フォトレジストをパターニングして、赤色の色画素パターンを形成する。
その後、緑色染料及び緑色顔料が含まれた第2フォトレジスト(図示せず)を第2絶縁基板210上に形成した後、前記第2フォトレジストをパターニングして、緑色の色画素パターンを形成する。
その後、青色染料及び青色顔料が含まれた第3フォトレジスト(図示せず)を第2絶縁基板210上に形成した後、前記第3フォトレジストをパターニングして、青色の色画素パターンを形成する。
前記赤色、緑色、青色色画素パターンは、隣接する色画素パターンと、ブラックマトリックス222上で、所定の間隔で離隔されている。これにより、第2絶縁基板210上にブラックマトリックス222及び赤色、緑色、青色の色画素パターンを有するカラーフィルター224からなるカラーフィルター層220が完成する。
図15を参照すると、カラーフィルター層220が形成された第2絶縁基板210の全面に、ITO又はIZOのような透明導電膜を均一な厚さで蒸着して、第2透明電極層900を形成する。前記第2透明電極層900は、表示領域DA及びシールライン領域SAに形成される。
図16に示すように、第2透明電極層900が形成された第2絶縁基板210上には、所定のパターンを有する第3マスク910が形成される。この際、第3マスク910は、画素領域にのみ共通電極230を形成するための第3閉鎖部920及び第2アラインキー710を形成するための第4閉鎖部930を含む。この際、第4閉鎖部930は、第2アラインキー710の形状に対応する正方形形状を有する。
その後、第2透明電極層900を露光した後、所定の現像液を用いて現像する。そうすると、第2透明電極層900がエッチングされ、表示領域DAでは画素領域にのみ共通電極230が形成される。又、シールライン領域SAでは、第4閉鎖部930に対応する領域にのみ第2透明電極層900が残り、正方形形状を有する第2透明電極膜パターン714が形成される。この際、第2金属膜パターン712も第2透明電極層900を現像する現像液によりエッチングされるので、第2透明電極膜パターン714も同じ形状、即ち、正方形形状を有するようにエッチングされる。従って、第2金属膜パターン712及び第2金属膜パターン712上に形成された第2透明電極膜パターン714による第2アラインキー710が形成される。
上述した実施形態では、カラーフィルター基板200上にオーバーコーティング層がない場合を例として本発明を説明したが、カラーフィルター222のR、G、B色画素パターン間の段差を減少させるためのオーバーコーティング層が形成された場合にも同様に本発明を適用することができる。
即ち、カラーフィルター基板200のエッジ側に形成されるフォトレジスト層を除去する工程EBRにより、カラーフィルター基板200のシールライン領域でのオーバーコーティング層が除去される。従って、カラーフィルター基板200のシールライン領域、即ち、第2アラインキーが形成される領域には、第2金属膜パターン712と第2透明電極膜パターン714のみが位置するので、第2透明電極膜パターン714をエッチングする工程時、第2金属膜パターン712も同時にエッチングされ、第2アラインキー710が形成される。
前述したように、本発明によれば、薄膜トランジスタ基板とカラーフィルター基板との間に、位置合わせのための第1アラインキー及び第2アラインキーを含む。前記第1アラインキーは、画素電極を形成するための第1透明電極層により形成された第1透明電極膜パターン及び第1透明電極膜パターン下部に形成された第1金属膜パターンで構成される。第2アラインキーは、共通電極の形成のための第2透明電極層により形成された第2透明電極膜パターン及び第2透明電極膜パターン下部に形成された第2金属膜パターンで構成される。
すなわち、薄膜トランジスタ基板の最後に形成されるレイヤーである画素電極の形成時に第1アラインキーが形成され、カラーフィルター基板の最後に形成されるレイヤーである共通電極の形成時に第2アラインキーが形成されるので、アラインキー形成前に形成されるレイヤーのオーバーレイ捩れによる影響を受けずに、第1アラインキー及び第2アラインキーが形成される。
従って、本発明は、薄膜トランジスタ基板とカラーフィルター基板の製造工程時に発生するレイヤー間のオーバーレイ捩れに影響を受けない第1アラインキー及び第2アラインキーにより実際の駆動領域である画素電極と共通電極を対応させる位置合わせ工程を行うので、ミスアラインの発生を防止することができる効果がある。
又、本発明は、第1及び第2透明電極膜パターンの下部に形成された第1及び第2金属膜パターンにより所定のアライン計測装置により認識が可能なので、薄膜トランジスタ基板とカラーフィルター基板との間の位置合わせ工程を正確に行うことができ、表示装置の表示品質を向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明による液晶表示装置を概念的に示す断面図である。 図1に図示された薄膜トランジスタ基板を示す平面図である。 図2のI−I′に沿って切断した断面図である。 図1に図示されたカラーフィルター基板を示す平面図である。 図4のII−II´に沿って切断した断面図である。 図2及び図4に図示された第1アラインキー及び第2アラインキーの位置合わせ時の状態を示す図である。 図1に図示された薄膜トランジスタ基板の製造工程を示す断面図である。 図1に図示された薄膜トランジスタ基板の製造工程を示す断面図である。 図1に図示された薄膜トランジスタ基板の製造工程を示す断面図である。 図1に図示された薄膜トランジスタ基板の製造工程を示す断面図である。 図1に図示された薄膜トランジスタ基板の製造工程を示す断面図である。 図1に図示された薄膜トランジスタ基板の製造工程を示す断面図である。 図1に図示されたカラーフィルター基板の製造工程を示す断面図である。 図1に図示されたカラーフィルター基板の製造工程を示す断面図である。 図1に図示されたカラーフィルター基板の製造工程を示す断面図である。 図1に図示されたカラーフィルター基板の製造工程を示す断面図である。
符号の説明
100 薄膜トランジスタ基板
200 カラーフィルター基板
700 第1アラインキー
702 第1金属膜パターン
704 第1透明電極膜パターン
710 第2アラインキー
712 第2金属膜パターン
714 第2透明電極膜パターン

Claims (16)

  1. 第1基板及び前記第1基板に対向する第2基板を有し、表示領域及び前記表示領域を囲む周辺領域で構成された表示パネルと、
    前記周辺領域に形成されているアラインキー部であって、第1パターン及び前記第1パターン上に積層された第2パターンを含み、前記第1基板と前記第2基板との互いに対する位置合わせを行うためのアラインキー部と、
    を含む表示装置。
  2. 前記第1基板は、第1電極、第2電極、及び第3電極を有するスイッチング素子と、前記第1電極、第2電極、及び第3電極のうちいずれか一つと電気的に連結される透明電極とを含み、
    前記第1パターンは、前記第1電極、第2電極、及び第3電極のうち、いずれか一つの電極を構成する物質を含み、
    前記第2パターンは、前記透明電極と同じ物質で構成された
    ことを特徴とする請求項1記載の表示装置。
  3. 前記第1パターンと前記第2パターンは、同じエッチング液によりエッチングされる特性を有することを特徴とする請求項2記載の表示装置。
  4. 前記第1パターンはクロムを含み、前記第2パターンはITO又はIZOを含むことを特徴とする請求項2記載の表示装置。
  5. 前記第2基板は、光遮断層、カラーフィルター、及び透明電極を含み、
    前記第1パターンは、前記光遮断層を構成する物質を含み、
    前記第2パターンは、前記透明電極と同じ物質を含む
    ことを特徴とする請求項1記載の表示装置。
  6. 前記第1パターンは、前記第2パターンと同じエッチング液によりエッチング可能であることを特徴とする請求項5記載の表示装置。
  7. 前記第1パターンはクロムを含み、前記第2パターンはITO又はIZOを含むことを特徴とする請求項6記載の表示装置。
  8. 前記アラインキー部は、
    前記第1基板上に形成された第1アラインキーと、
    前記第2基板上に形成され、前記第1アラインキーに対応する位置に配置される第2アラインキーと、
    を含むことを特徴とする請求項1記載の表示装置。
  9. 前記第2アラインキーは所定の形状を有し、
    前記第1アラインキーは、前記第2アラインキーを囲む形状を有することを特徴とする請求項8記載の表示装置。
  10. 第1パターンを、第1基板上の表示領域を囲む周辺領域に形成する段階と、
    前記第1パターン上に第2パターンを形成する段階と、
    前記第1パターン及び前記第2パターンを同時にパターニングして、アラインキーを前記第1基板の周辺領域に形成する段階と、
    前記アラインキーにより、前記第1基板と前記第1基板に対向する第2基板との互いに対する位置合わせを行う段階と、
    を含む表示装置の製造方法。
  11. 前記アラインキーを前記第1基板の周辺領域に形成する段階は、
    前記表示領域に第1電極、第2電極、及び第3電極を有するスイッチング素子を形成し、前記周辺領域に前記第1電極、第2電極、及び第3電極のうちいずれか一つの電極を構成する物質を含む第1層を形成する段階と、
    前記表示領域及び周辺領域上に形成され、前記第1電極、第2電極、及び第3電極のうち、いずれか一つと電気的に連結される第2層を形成する段階と、
    前記周辺領域上の前記第1層及び第2層を同時にエッチングする段階と、
    を含むことを特徴とする請求項10記載の表示装置の製造方法。
  12. 前記アラインキーを前記第1基板の周辺領域に形成する段階は、
    前記表示領域に光遮断層を形成し、前記周辺領域に前記光遮断層を構成する物質を含む第1層を形成する段階と、
    前記光遮断層上にカラーフィルターを形成する段階と、
    前記カラーフィルターが形成された表示領域及び前記周辺領域に第2層を形成する段階と、
    前記周辺領域上の前記第1層及び第2層を同時にエッチングする段階と、
    を含むことを特徴とする請求項10記載の表示装置の製造方法。
  13. 前記第1パターンは、前記第2パターンと同じエッチング液によりエッチング可能であることを特徴とする請求項10記載の表示装置の製造方法。
  14. (a)第1表示領域及び第1周辺領域で構成される第1基板であって、前記第1周辺領域に第1金属膜パターン及び前記第1金属膜パターン上に積層された第1透明電極膜パターンを含む第1アラインキーを有する第1基板を製造する段階と、
    (b)前記第1基板に対向し、第2表示領域及び第2周辺領域で構成される第2基板であって、前記第2周辺領域に第2金属膜パターン及び前記第2金属膜パターン上に積層された第2透明電極膜パターンを含み、前記第1アラインキーに対応する位置に設けられる第2アラインキーを有する第2基板を製造する段階と、
    (c)前記第1アラインキー及び前記第2アラインキーにより前記第1基板と前記第2基板との互いに対する位置合わせを行う段階と、
    を含む表示装置の製造方法。
  15. 前記段階(a)は、
    前記第1表示領域に第1電極、第2電極、及び第3電極を有するスイッチング素子を形成し、前記第1周辺領域に前記第1電極、第2電極、及び第3電極のうちいずれか一つの電極を構成する物質を含む金属膜を形成する段階と、
    前記第1表示領域及び前記第1周辺領域上に、前記第1電極、第2電極、及び第3電極のうちいずれか一つと電気的に連結される透明電極を形成する段階と、
    前記第1周辺領域上の前記透明電極と前記金属膜とを同時にエッチングして、前記第1金属膜パターン上に前記第1透明電極膜パターンが積層された第1アラインキーを形成する段階と、
    を含むことを特徴とする請求項14記載の表示装置の製造方法。
  16. 前記段階(b)は、
    前記第2表示領域に光遮断層を形成し、前記第2周辺領域に前記光遮断層を構成する物質を含む金属膜を形成する段階と、
    前記光遮断層上にカラーフィルターを形成する段階と、
    前記カラーフィルターが形成された前記第2表示領域及び前記第2周辺領域に透明電極を形成する段階と、
    前記第2周辺領域上の前記透明電極と前記金属膜とを同時にエッチングして、前記第2金属膜パターン上に前記第2透明電極膜パターンが積層された第2アラインキーを形成する段階と、
    を含むことを特徴とする請求項14記載の表示装置の製造方法。
JP2004298535A 2004-09-09 2004-10-13 表示装置及びその製造方法 Expired - Fee Related JP4775836B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-072304 2004-09-09
KR1020040072304A KR101223098B1 (ko) 2004-09-09 2004-09-09 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2006079036A true JP2006079036A (ja) 2006-03-23
JP4775836B2 JP4775836B2 (ja) 2011-09-21

Family

ID=36158511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298535A Expired - Fee Related JP4775836B2 (ja) 2004-09-09 2004-10-13 表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US7629613B2 (ja)
JP (1) JP4775836B2 (ja)
KR (1) KR101223098B1 (ja)
CN (1) CN100510873C (ja)
TW (1) TW200634379A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1980898A3 (en) * 2007-04-12 2009-01-21 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same and display device having the same
WO2010125847A1 (ja) * 2009-04-30 2010-11-04 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル
WO2010125846A1 (ja) * 2009-04-30 2010-11-04 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR101255508B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법
KR101308751B1 (ko) * 2006-12-29 2013-09-12 엘지디스플레이 주식회사 액정표시소자의 오버레이키 및 이를 형성하는 방법
KR101396759B1 (ko) * 2006-12-29 2014-05-16 엘지디스플레이 주식회사 컬러플렉서블 표시장치 및 그 제조방법
KR101280505B1 (ko) * 2008-03-03 2013-07-05 엘지디스플레이 주식회사 표준 셀을 이용한 우네리 측정 장비 및 그 측정 방법
KR20100073356A (ko) 2008-12-23 2010-07-01 엘지디스플레이 주식회사 컬러 전기 영동 표시 장치 및 이의 제조 방법
CN101710212B (zh) * 2009-03-27 2012-11-28 深超光电(深圳)有限公司 加强面板组合对位的结构及其方法
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) * 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
US9062830B2 (en) * 2010-03-03 2015-06-23 Cree, Inc. High efficiency solid state lamp and bulb
KR101048931B1 (ko) * 2010-04-01 2011-07-12 삼성모바일디스플레이주식회사 터치 스크린 패널
US9143668B2 (en) * 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
TWI444943B (zh) * 2011-03-11 2014-07-11 E Ink Holdings Inc 彩色顯示裝置
CN102707486B (zh) * 2012-05-31 2015-07-15 深圳市华星光电技术有限公司 彩色滤光片基板及其制造方法
US20140085576A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Light Guide Plates and Optical Films with Mating Alignment Features
CN105474760B (zh) 2013-08-28 2019-03-08 3M创新有限公司 具有用于精确配准的基准标记的电子组件
US9412873B1 (en) * 2013-09-16 2016-08-09 Amazon Technologies, Inc. Alignment features for improved alignment of layered components of a device display
CN103474438A (zh) * 2013-09-26 2013-12-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及液晶面板
KR102182881B1 (ko) * 2013-11-13 2020-11-26 엘지디스플레이 주식회사 얼라인 키를 포함하는 표시패널 및 그 제조방법
KR101542965B1 (ko) * 2013-12-30 2015-08-07 현대자동차 주식회사 반도체 기판의 접합 방법
KR102163358B1 (ko) * 2014-07-21 2020-10-12 엘지디스플레이 주식회사 디스플레이 장치
CN105845555B (zh) * 2015-01-14 2019-07-02 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
KR102296074B1 (ko) * 2017-05-19 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20190129262A1 (en) * 2017-10-31 2019-05-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and liquid crystal display device
KR102107384B1 (ko) * 2017-10-31 2020-05-07 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시장치
CN108376678B (zh) * 2018-01-31 2019-11-05 昆山国显光电有限公司 Oled面板以及检测阴极层偏位的方法
CN110148606B (zh) * 2018-04-18 2021-03-02 友达光电股份有限公司 显示面板及其制造方法
CN109143669B (zh) * 2018-09-19 2023-11-03 京东方科技集团股份有限公司 曲面显示面板及其制作方法、显示装置
CN109300965B (zh) * 2018-10-26 2021-07-02 昆山国显光电有限公司 显示面板、显示装置及显示面板的制造方法
CN109686248B (zh) * 2018-11-29 2020-05-12 武汉华星光电技术有限公司 显示面板
KR20200117093A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
KR20210016129A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210041674A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 색변환 표시판 및 이를 포함하는 표시 장치
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US11522983B2 (en) 2019-12-03 2022-12-06 Apple Inc. Handheld electronic device
CN112987362A (zh) * 2019-12-17 2021-06-18 上海仪电显示材料有限公司 液晶显示基板及其形成方法、液晶显示面板及其形成方法
KR20210157939A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192721A (ja) * 1987-10-05 1989-04-12 Seiko Epson Corp 液晶表示装置
JPH045618A (ja) * 1990-04-23 1992-01-09 Seiko Epson Corp 液晶表示パネル
JPH10123549A (ja) * 1996-10-25 1998-05-15 Sharp Corp 液晶表示素子
JPH1195231A (ja) * 1997-09-22 1999-04-09 Toshiba Electronic Engineering Corp 液晶表示装置
JPH11231336A (ja) * 1998-02-18 1999-08-27 Seiko Epson Corp 液晶パネル、それを利用した液晶表示装置、電子機器、および液晶パネルの製造方法
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP2001290117A (ja) * 2000-04-05 2001-10-19 Seiko Epson Corp 電気光学装置の製造方法及び製造装置
JP2002303859A (ja) * 2001-12-25 2002-10-18 Seiko Epson Corp 液晶表示装置の製造方法
JP2003156735A (ja) * 2001-11-20 2003-05-30 Toppan Printing Co Ltd 反射型液晶表示装置用カラーフィルター基板
JP2003229455A (ja) * 2002-02-01 2003-08-15 Seiko Epson Corp 電気光学パネル、電気光学装置、電子機器、および、電気光学パネルの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284432B2 (ja) 1994-11-16 2002-05-20 セイコーエプソン株式会社 液晶装置及びその製造方法
JPH08146371A (ja) 1994-11-18 1996-06-07 Sony Corp 液晶表示装置およびその製造方法
JPH11239952A (ja) * 1998-02-25 1999-09-07 Nippon Seiko Kk アライメント検出装置
JPH11260701A (ja) * 1998-03-13 1999-09-24 Tokyo Inst Of Technol 電子ビーム露光の位置合わせマーク
KR100313600B1 (ko) * 1998-12-21 2006-09-07 엘지.필립스 엘시디 주식회사 액정표시장치의합착키
JP2001075119A (ja) * 1999-09-07 2001-03-23 Canon Inc 位置合わせ用認識マーク構造及び液晶素子
JP4768147B2 (ja) * 2001-04-27 2011-09-07 Nec液晶テクノロジー株式会社 液晶表示装置の製造装置
KR100808466B1 (ko) * 2001-07-30 2008-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2003161948A (ja) * 2001-11-26 2003-06-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003215527A (ja) * 2002-01-28 2003-07-30 Nec Kagoshima Ltd 表示パネル組立時のアライメント方法
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192721A (ja) * 1987-10-05 1989-04-12 Seiko Epson Corp 液晶表示装置
JPH045618A (ja) * 1990-04-23 1992-01-09 Seiko Epson Corp 液晶表示パネル
JPH10123549A (ja) * 1996-10-25 1998-05-15 Sharp Corp 液晶表示素子
JPH1195231A (ja) * 1997-09-22 1999-04-09 Toshiba Electronic Engineering Corp 液晶表示装置
JPH11231336A (ja) * 1998-02-18 1999-08-27 Seiko Epson Corp 液晶パネル、それを利用した液晶表示装置、電子機器、および液晶パネルの製造方法
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP2001290117A (ja) * 2000-04-05 2001-10-19 Seiko Epson Corp 電気光学装置の製造方法及び製造装置
JP2003156735A (ja) * 2001-11-20 2003-05-30 Toppan Printing Co Ltd 反射型液晶表示装置用カラーフィルター基板
JP2002303859A (ja) * 2001-12-25 2002-10-18 Seiko Epson Corp 液晶表示装置の製造方法
JP2003229455A (ja) * 2002-02-01 2003-08-15 Seiko Epson Corp 電気光学パネル、電気光学装置、電子機器、および、電気光学パネルの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1980898A3 (en) * 2007-04-12 2009-01-21 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same and display device having the same
US7948594B2 (en) 2007-04-12 2011-05-24 Samsung Electronics Co., Ltd. Method of manufacturing display apparatus comprising forming an opaque material layer having first and second thicknesses on a transparent conductive layer
KR101329779B1 (ko) * 2007-04-12 2013-11-15 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
WO2010125847A1 (ja) * 2009-04-30 2010-11-04 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル
WO2010125846A1 (ja) * 2009-04-30 2010-11-04 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル
JP5242776B2 (ja) * 2009-04-30 2013-07-24 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル
JP5242777B2 (ja) * 2009-04-30 2013-07-24 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル
US8582073B2 (en) 2009-04-30 2013-11-12 Sharp Kabushiki Kaisha Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same
US8749747B2 (en) 2009-04-30 2014-06-10 Sharp Kabushiki Kaisha Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same

Also Published As

Publication number Publication date
TW200634379A (en) 2006-10-01
KR101223098B1 (ko) 2013-01-17
CN100510873C (zh) 2009-07-08
US20100038650A1 (en) 2010-02-18
JP4775836B2 (ja) 2011-09-21
US7629613B2 (en) 2009-12-08
KR20060023454A (ko) 2006-03-14
US20060049408A1 (en) 2006-03-09
CN1746735A (zh) 2006-03-15
US8049222B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP4775836B2 (ja) 表示装置及びその製造方法
JP3498020B2 (ja) アクティブマトリックス基板及びその製造方法
KR101048927B1 (ko) 액정표시장치 및 그 제조방법
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
JP2006093656A (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
KR20070068918A (ko) 액정표시장치 및 그 제조방법
JP2006189769A (ja) 液晶表示装置およびその製造方法
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
US7696027B2 (en) Method of fabricating display substrate and method of fabricating display panel using the same
KR20070072183A (ko) 액정표시소자 및 제조방법
KR20000066397A (ko) 티에프티 엘시디 판넬의 제작방법
KR20080092566A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US20070154845A1 (en) Method for fabricating liquid crystal display device
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070075159A (ko) 표시장치 및 그 제조방법
KR100621608B1 (ko) 티에프티 엘시디 판넬 제조방법
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20060008002A (ko) 액정표시패널 및 그 제조방법
KR101183377B1 (ko) 액정표시소자 제조방법
KR20060128078A (ko) 표시장치용 기판 및 이의 제조방법
KR20070048049A (ko) 4 마스크를 이용한 액정표시소자 제조방법
KR20070072277A (ko) 액정표시소자 제조방법
KR20070068921A (ko) 액정표시장치의 제조방법
KR20100089923A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4775836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees