JPH11260701A - 電子ビーム露光の位置合わせマーク - Google Patents

電子ビーム露光の位置合わせマーク

Info

Publication number
JPH11260701A
JPH11260701A JP10062978A JP6297898A JPH11260701A JP H11260701 A JPH11260701 A JP H11260701A JP 10062978 A JP10062978 A JP 10062978A JP 6297898 A JP6297898 A JP 6297898A JP H11260701 A JPH11260701 A JP H11260701A
Authority
JP
Japan
Prior art keywords
compound semiconductor
formed
mark
protecting layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10062978A
Other languages
English (en)
Inventor
Hiroo Hongo
Yasuyuki Miyamoto
恭幸 宮本
廣生 本郷
Original Assignee
Tokyo Inst Of Technol
東京工業大学長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Inst Of Technol, 東京工業大学長 filed Critical Tokyo Inst Of Technol
Priority to JP10062978A priority Critical patent/JPH11260701A/ja
Publication of JPH11260701A publication Critical patent/JPH11260701A/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045Object or beam position registration
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/304Controlling tubes
    • H01J2237/30433System calibration
    • H01J2237/30438Registration
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 化合物半導体層の結晶成長時に形状劣化を起
こさない電子ビーム露光の位置合わせマークを提供す
る。 【解決手段】 化合物半導体層の構成物質と比較的反応
し易い位置合わせマークのマーク本体を、前記化合物半
導体層の構成物質と反応し難い保護層でくるんだ。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体微細加工技
術に属するものであり、特に、化合物半導体層の成長と
電子ビーム露光による微細加工とを繰り返すことによっ
て微細半導体構造を形成する際に、電子ビーム露光の位
置合わせに用いる位置合わせマークに関するものであ
る。

【0002】

【従来の技術】電子ビーム露光による非常に微細な加工
と化合物半導体の成長とを繰り返すことによって、任意
の微細半導体構造を形成できるはずである。

【0003】電子ビーム露光の位置合わせに用いる位置
合わせマークにおいては、化合物半導体結晶成長中に安
定しており、反射電子生成のために100nm程度の厚
さで大きな原子番号の材料とし、鋭い断面形状とするこ
とが必要である。

【0004】

【発明が解決使用とする課題】しかしながら、電子ビー
ム露光の位置合わせマークに用いられる金等は、結晶成
長時に化合物半導体構成元素のGaやInと合金化して
形状劣化を起こし、このため正確な位置検出ができず、
多重露光が不可能であった。また、タングステン等の前
記化合物半導体構成元素と合金化しにくい材料を使用す
ることも考えられるが、これらのような材料では鋭い形
状を作るのが困難であり、位置合わせマーク用としては
適していない。

【0005】したがって、本発明の目的は、電子ビーム
露光による非常に微細な加工と化合物半導体層の成長と
を繰り返し、微細半導体構造を形成することを可能にす
るために、化合物半導体層の結晶成長時に形状劣化を起
こさない電子ビーム露光の位置合わせマークを提供する
ことである。

【0006】

【課題を解決するための手段】上記の目的を達成するた
め、本発明による位置合わせマークは、該位置合わせマ
ークのマーク本体を、前記化合物半導体層の構成物質と
反応し難い保護層でくるんだことを特徴とするものであ
る。

【0007】

【発明の実施の形態】図1は、本発明の一実施形態によ
る位置合わせマークを形成した半導体構造の断面図であ
る。化合物半導体基板1上に化合物半導体層2が結晶成
長されており、この上に位置合わせマークを形成する。
まず、形成したい位置合わせマークの形状を含むように
下部保護層3を形成する。この下部保護層3の材料を、
例えば酸化珪素等の、化合物半導体と反応しにくいもの
とする。この下部保護層3の上に、金等の大きな原子番
号の位置合わせの検出信号を生成するのに適した物質で
マーク本体4を形成する。さらにこの上に前記下部保護
層と同様の材料で上部保護層5を形成し、マーク本体4
を下部保護層3および上部保護層5で完全にくるむよう
にする。このようにすれば、この上に他の化合物半導体
層を成長させたときに、この化合物半導体層の構成物質
とマーク本体4とが接触せず、マーク本体4にこの化合
物半導体層の構成物質と反応し易い金等の材料を使用し
ても形状劣化を起こさない。

【0008】位置合わせマークは、平面の2次元で位置
検出を行うことから、図2に示すようなクロス状のパタ
ーンが用いられる。金で形成したパターンは、化合物半
導体層の結晶成長後、図3に示すように完全にその形状
を留めない。

【0009】上述したように、位置合わせマークには、
(1)化合物半導体結晶成長中に安定し、(2)反射電
子生成のための100nm程度の厚さと大きな原子番号
であり、(3)鋭い断面形状とすることなどが必要とな
る。金は(1)の条件を満たさないため、タングステ
ン、白金で試みたが、タングステンは鋭い形状を作るの
が難しく、白金は金ほどでないが化合物半導体層結晶成
長中に形状が劣化する。白金で形成した位置合わせマー
クの、電子ビームがこのマークを横切るときの反射電子
による位置検出信号の、化合物半導体層の結晶成長前の
波形を図3aに示し、化合物半導体層の結晶成長後の波
形を図3bに示す。横軸は電子ビームの位置を表し、上
部のラインは反射信号の微分値を表し、中央のラインは
前記微分値の絶対値を表し、下部のラインは上の信号よ
り検出したマークの位置を表す。化合物半導体層の結晶
成長後では右側のエッジが検出されていないことが判
る。

【0010】そこで、本発明による位置合わせマークの
一実施形態を設けた半導体構造において、図1における
化合物半導体基板1をInP基板、化合物半導体層2を
InP/GaInAs多層構造、下部保護層3を30n
m厚のタングステン、マーク本体4を100nm厚の金
と10nm厚のクロム、上部保護層5を100nm厚の
酸化珪素膜とした。図4aおよび4bに、この本発明に
よる位置合わせマークの場合の、図3aおよび3bと同
様の化合物半導体層の結晶成長前後での位置検出信号の
波形を示す。化合物半導体層の結晶成長後も良好に位置
検出が行われていることが判る。なお、上部保護層5を
金の側面を包まない形状のタングステンとしたところ、
マークの形状は劣化したことから、完全に包むことが重
要であることが判る。

【0011】本発明による位置合わせマークを使用する
ことで初めて形成することができるようになった20n
mのサイズのInP/GaInAs埋め込み構造と、そ
れに位置合わせを行ったメサ構造上の50nm周期電極
構造の断面図を図6に示す。

【0012】

【発明の効果】以上のように、本発明によれば、化合物
半導体層の結晶成長時に形状劣化を起こさない電子ビー
ム露光の位置合わせマークを得ることができ、この位置
合わせマークを使用することによって、電子ビーム露光
による非常に微細な加工と化合物半導体の成長とを繰り
返し、微細半導体構造を形成できる。

【図面の簡単な説明】

【図1】本発明の一実施形態による位置合わせマークを
形成した半導体構造の断面図である。

【図2】位置合わせマークの形状の一例を示す上面図で
ある。

【図3】金で形成した位置合わせマークの、化合物半導
体層の結晶成長後の形状劣化の様子を示す上面図であ
る。

【図4】aは、白金で形成した位置合わせマークの、化
合物半導体層の結晶成長前の位置検出信号を示す波形図
であり、bはその化合物半導体層の結晶成長後の波形図
である。

【図5】aは、本発明による位置合わせマークの、化合
物半導体層の結晶成長前の位置検出信号を示す波形図で
あり、bはその化合物半導体層の結晶成長後の波形図で
ある。

【図6】本発明による位置合わせマークを使用して形成
される、20nmのサイズのInP/GaInAs埋め
込み構造と、それに位置合わせを行ったメサ構造上の5
0nm周期電極構造の断面図である。

【符号の説明】

1 化合物半導体基板 2 化合物半導体層 3 下部保護層 4 マーク本体 5 上部保護層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体層の成長と電子ビーム露光
    による微細加工とを繰り返すことによって微細半導体構
    造を形成する際に、電子ビーム露光の位置合わせに用い
    る位置合わせマークにおいて、該位置合わせマークのマ
    ーク本体を、前記化合物半導体層の構成物質と反応し難
    い保護層でくるんだことを特徴とする位置合わせマー
    ク。
JP10062978A 1998-03-13 1998-03-13 電子ビーム露光の位置合わせマーク Granted JPH11260701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10062978A JPH11260701A (ja) 1998-03-13 1998-03-13 電子ビーム露光の位置合わせマーク

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10062978A JPH11260701A (ja) 1998-03-13 1998-03-13 電子ビーム露光の位置合わせマーク
US09/154,250 US6424052B1 (en) 1998-03-13 1998-09-16 Alignment mark for electron beam lithography

Publications (1)

Publication Number Publication Date
JPH11260701A true JPH11260701A (ja) 1999-09-24

Family

ID=13215967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10062978A Granted JPH11260701A (ja) 1998-03-13 1998-03-13 電子ビーム露光の位置合わせマーク

Country Status (2)

Country Link
US (1) US6424052B1 (ja)
JP (1) JPH11260701A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586032B1 (ko) * 2004-07-26 2006-06-01 삼성전자주식회사 기판 정렬 방법 및 장치, 이를 이용한 기판의 패턴 검사방법 및 장치
KR101223098B1 (ko) * 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
US20070215881A1 (en) * 2006-03-03 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and manufacturing method thereof
CN109727920A (zh) * 2018-12-18 2019-05-07 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1919991C3 (ja) * 1969-04-19 1973-11-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt
US3832561A (en) * 1973-10-01 1974-08-27 Westinghouse Electric Corp Method and apparatus for electron beam alignment with a substrate by schottky barrier contacts
GB1550867A (en) * 1975-08-04 1979-08-22 Hughes Aircraft Co Positioning method and apparatus for fabricating microcircuit devices
JPS5334464B2 (ja) * 1976-10-19 1978-09-20
JPS5856334A (en) 1981-09-29 1983-04-04 Fujitsu Ltd Positioning mark
JPS58223327A (en) 1982-06-22 1983-12-24 Fujitsu Ltd Positioning method using electron beam
JPH01158731A (en) * 1987-12-15 1989-06-21 Fujitsu Ltd Photoelectron replication exposure and mask used therefor
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
JP2777915B2 (ja) * 1989-08-30 1998-07-23 キヤノン株式会社 位置合わせ機構
JP2897355B2 (ja) * 1990-07-05 1999-05-31 株式会社ニコン アライメント方法,露光装置,並びに位置検出方法及び装置
US5897371A (en) * 1996-12-19 1999-04-27 Cypress Semiconductor Corp. Alignment process compatible with chemical mechanical polishing
US5978085A (en) * 1997-03-07 1999-11-02 Litel Instruments Apparatus method of measurement and method of data analysis for correction of optical system

Also Published As

Publication number Publication date
US6424052B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
Lebens et al. Application of selective epitaxy to fabrication of nanometer scale wire and dot structures
Murakami et al. Microstructure studies of AuNiGe Ohmic contacts to n‐type GaAs
US6368733B1 (en) ELO semiconductor substrate
EP1847874B1 (en) Method of making a photomask
KR100436410B1 (ko) 반도체 발광 소자 및 그 제조 방법
US6976895B2 (en) Fabrication process for planer electron emitters
Preinesberger et al. Formation of dysprosium silicide wires on Si (001)
US4426767A (en) Selective epitaxial etch planar processing for gallium arsenide semiconductors
Molitor et al. Energy and transport gaps in etched graphene nanoribbons
US5079616A (en) Semiconductor structure
Ross et al. Scanning probe lithography. 1. Scanning tunneling microscope induced lithography of self-assembled n-alkanethiol monolayer resists
JP2803741B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法
US6132910A (en) Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
US7187524B2 (en) Giant magnetoresistance sensor with stitched longitudinal bias stacks and its fabrication process
US4098917A (en) Method of providing a patterned metal layer on a substrate employing metal mask and ion milling
EP1001468A1 (en) Rare earth oxide layer on a GaAs- or GaN-based semiconductor body
US20030231437A1 (en) Current-perpendicular-to-plane magnetoresistive device with oxidized free layer side regions and method for its fabrication
JPS5635459A (en) Semiconductor memory device and manufacture thereof
Fitzgerald et al. Epitaxial necking in GaAs grown on pre-pattemed Si substrates
EP0779557A2 (en) Method for forming re-entrant photoresist lift-off profile for thin film device processing and a thin film device made thereby
JPWO2005057641A1 (ja) 電極、その製造方法およびそれを用いた半導体素子
Hecht et al. Ballistic‐electron‐emission microscopy investigation of Schottky barrier interface formation
JPH04129267A (en) Semiconductor substrate and manufacture thereof
JP2007173817A (ja) 半導体デバイス
Tsang et al. Selective area growth of GaAs/Al x Ga1− x As multilayer structures with molecular beam epitaxy using Si shadow masks

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000111