JP3284432B2 - 液晶装置及びその製造方法 - Google Patents

液晶装置及びその製造方法

Info

Publication number
JP3284432B2
JP3284432B2 JP28187194A JP28187194A JP3284432B2 JP 3284432 B2 JP3284432 B2 JP 3284432B2 JP 28187194 A JP28187194 A JP 28187194A JP 28187194 A JP28187194 A JP 28187194A JP 3284432 B2 JP3284432 B2 JP 3284432B2
Authority
JP
Japan
Prior art keywords
film
alignment mark
formed
light
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28187194A
Other languages
English (en)
Other versions
JPH08146400A (ja
Inventor
光敏 宮坂
伸悟 恵木
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP28187194A priority Critical patent/JP3284432B2/ja
Publication of JPH08146400A publication Critical patent/JPH08146400A/ja
Application granted granted Critical
Publication of JP3284432B2 publication Critical patent/JP3284432B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、基板上に張り合わせの
位置を検出するアライメントマークを備えた液晶装置及
びその製造方法に関する。

【0002】

【従来の技術】1画素毎に薄膜トランジスタが形成され
たアクティブマトリクス基板を用いた液晶表示装置は、
高いコントラストが得られ、多階調化しやすいことか
ら、カラー液晶表示装置の主流となりつつある。また、
上記したアクティブマトリクス基板に液晶表示装置の駆
動回路等の周辺回路を内蔵する技術も開発されており、
ビデオカメラのビューファインダや、液晶プロジェクタ
ーの光シャッター用パネルとして製品化されている。

【0003】(1) 従来技術1(パネル組立) 液晶表示装置のパネル組立は、アクティブマトリクス基
板上の画素電極と対向基板上の遮光パターンとを位置合
わせして貼り合わせることにより行われている。

【0004】図7に画素部平面図を示す。薄膜トランジ
スタが、能動層71と、ゲート絶縁膜を介して形成され
たゲート電極72により形成されている。この図では、
ゲートラインと一体化されたゲート電極72が能動層7
1の上に位置する正スタガー構造の薄膜トランジスタと
なっている。ゲート電極72が能動層71の下に位置す
る逆スタガー構造の薄膜トランジスタを用いたものもあ
る。ソースラインとも呼ばれる金属配線75と画素電極
74は、薄膜トランジスタ上に形成された層間絶縁膜上
に形成され、層間絶縁膜に開口されたコンタクトホール
73を介して、能動層71に接続する。対向基板の遮光
パターン76は、隣合う画素電極間を覆うように形成さ
れ、画素電極以外の領域を透過する光によるコントラス
トの低下を防いでいる。貼り合わせでは、画素電極74
と遮光パターン76との間に隙間が空かないように位置
合わせする。この位置合わせは、アクティブマトリクス
基板上のアライメントマークと、対向基板上のアライメ
ントマークを合わせることで行われる。アクティブマト
リクス基板上のアライメントマークは、画素電極を構成
する透明導電膜により形成され、対向基板上のアライメ
ントマークは、遮光パターンを構成する遮光膜により形
成される。しかし、透明導電膜で形成したアライメント
マークは識別しにくく、正確な位置を検出することが困
難である。このため、特開昭61−194483号公報
に開示されているような、透明膜のアライメントマーク
形成方法が提案されている。この方法は、透明膜を加工
後、レジストを除去せずに、アライメントマーク形成部
へ透光性の低い物質を付着させ、リフトオフ法によりレ
ジスト剥離し、有色アライメントマークを形成するとい
うものである。この方法を用いれば、アライメントマー
クを検出することが容易となる。

【0005】(2) 従来技術2(ドーピング) アクティブマトリクス基板製造工程では、基板上に既存
するパターンと次工程の目的設計パターンを最適の位置
関係に合わせる必要がある。この位置合わせは、基板上
のアライメントマークに次工程の目的設計パターンの加
工用マスクを位置合わせすることで行われる。しかし、
製造工程のなかで、ドーピング工程は薄膜を加工しない
ため、基板上にアライメントマークを残せない。このた
め、ドーピング位置に次工程の目的設計パターンを位置
合わせしたい場合には、ドーピング工程よりも前の工程
で形成したアライメントマークに対して、ドーピング位
置と次工程の目的設計パターンを双方とも合わせること
で、ドーピング位置と次工程の目的設計パターンを間接
的に合わせている。

【0006】具体的な例を図9で説明する。図9は薄膜
トランジスタで周辺回路を内蔵した場合に基本的な回路
となるCMOSインバーター回路の平面図である。能動
層91上にゲート絶縁膜を介してゲート電極92が形成
されている。ゲート電極92形成後には、P+ドーピン
グ位置93にP型不純物がドーピングされ、N+ドーピ
ング位置94にN型不純物がドーピングされる。P+ド
ーピング位置93の薄膜トランジスタはPchとなり、
N+ドーピング位置94の薄膜トランジスタはNchと
なる。ドーピング後に、層間絶縁膜が堆積され、コンタ
クトホール95a、95b、95cが開口され、金属配
線96a、96b、96cがそれぞれコンタクトホール
95a、95b、95cを介して能動層91に接続す
る。Pchのトランジスタに接続する金属配線96cに
回路のハイレベル電圧を印加し、Nchのトランジスタ
に接続する金属配線96aに回路のローレベル電圧を印
加すると、ゲート電極92が入力端子で金属配線96b
が出力端子のインバータ回路として動作する。たとえ
ば、ゲート電極92にハイレベル電圧が入力されると、
Pchトランジスタは非導通、Nchトランジスタは導
通となり、金属配線96bにローレベル電圧が出力され
る。逆に、ゲート電極92にローレベル電圧が入力され
ると、Pchトランジスタは導通、Nchトランジスタ
は非導通となり、金属配線96bにハイレベル電圧が出
力される。

【0007】このインバータ回路で、金属配線96bは
NchとPchの両方のトランジスタと導通をとらなけ
ればならないため、コンタクトホール95bをP+ドー
ピング位置93とN+ドーピング位置94の両方に開口
する必要がある。この場合、前記のようにドーピング工
程でアライメントマークが形成できないため、たとえば
薄膜トランジスタの能動層91で形成したアライメント
マークに対して、ドーピング位置93、94とコンタク
トホール95a、95b、95cを合わせることで、ド
ーピング位置93、94とコンタクトホール95a、9
5b、95cを間接的に合わせている。コンタクトホー
ル95bの大きさは、位置合わせがずれてもP+ドーピ
ング位置93とN+ドーピング位置94の両方に開口さ
れるように設定する。位置合わせ精度が良いほど、コン
タクトホール95bの大きさは小さくできる。

【0008】

【発明が解決しようとする課題】しかし、上記従来技術
では、パネル組立工程やドーピング工程で以下のような
問題がある。

【0009】(1) パネル組立工程 従来のパネル組立工程では、アクティブマトリクス基板
側のアライメントマークを透明導電膜で形成するため、
正確なアライメントマークの位置を検出するのが困難で
あり、対向基板との位置合わせ精度が悪い。通常、画素
部は図7に示すように位置合わせ余裕として、画素電極
74と遮光パターン76が重なるように設計する。位置
合わせ精度が悪いほど、この重なりを大きくしなくては
ならず、開口率が低下してしまう。

【0010】また、特開昭61−194483号公報に
記載された方法はリフトオフ法を用いているために、リ
フトオフでレジスト除去したときのレジスト上の有色膜
によるパーティクルの問題や、加工制御が難しいといっ
た問題がある。

【0011】(2) ドーピング工程 従来のドーピング工程では、アライメントマークを形成
できないため、ドーピング位置にコンタクトホールを直
接位置合わせできず、位置合わせ精度が悪い。このため
図9のコンタクトホール95bの大きさを大きく設定す
る必要があり、素子を微細化する上で障害となる。

【0012】そこで、本発明の目的は、次の(1)及び
(2)にある。

【0013】(1) アライメントマークの正確な位置
を容易に検出し、対向基板との位置合わせ精度を向上さ
せ、開口率を向上させることを目的とし、パーティクル
の問題や加工制御の問題を解決することも目的とする。

【0014】(2) コンタクトホールをドーピング位
置に精度よく開口し、ひいては素子を微細化するため
に、ドーピング工程においてもアライメントマークを形
成することのできる構造及び手段を提供することを目的
とする。

【0015】

【課題を解決するための手段】本発明の液晶装置は、遮
光膜と前記遮光膜の上部に形成された透明膜とからなり
特定の位置検出用パターンに形成された積層膜をアライ
メントマークとして有するアクティブマトリクス基板を
有することを特徴とする。

【0016】また、そのような液晶装置において、前記
透明膜の材料は画素電極を構成する透明導電膜の材料と
同一であることを特徴とする。

【0017】また、液晶装置がTFT型液晶装置である
場合には、前記アクティブマトリクス基板は複数の画素
スイッチング用の薄膜トランジスタを有し、前記遮光膜
の材料は前記薄膜トランジスタの能動層の材料と同一で
あることを特徴とする。

【0018】また、液晶装置がTFT型液晶装置である
場合には、前記アクティブマトリクス基板は複数の画素
スイッチング用の薄膜トランジスタを有し、前記遮光膜
の材料は前記薄膜トランジスタのゲート電極の材料と同
一であることを特徴とする。

【0019】また、上記のような液晶装置がMIM型液
晶装置である場合には、前記アクティブマトリクス基板
は複数の画素スイッチング用のMIMダイオードを有
し、前記遮光膜の材料は前記MIMダイオードの下部電
極の材料と同一であることを特徴とする。

【0020】次に、本発明の液晶装置の製造方法は、絶
縁基板上に形成された遮光膜を島状に加工する第1の工
程と、前記遮光膜上に形成された透明膜をアライメント
マークのパターンに加工する第2の工程と、前記アライ
メントマークのパターンに加工された前記透明膜をマス
クにして前記遮光膜をアライメントマークのパターンに
加工する第3の工程とを有するアクティブマトリクス基
板の製造工程を有することを特徴とする。

【0021】また、そのような液晶装置の製造方法にお
いて、ドライエッチを用いて遮光膜を加工することを特
徴とする。

【0022】また、上記のような液晶装置の製造方法に
おいて、画素電極を構成する透明導電膜を形成するのと
同一の工程で形成された透明導電膜を前記透明膜として
用いたことを特徴とする。

【0023】また、TFT型液晶装置を製造する場合に
は、前記アクティブマトリクス基板の製造工程は複数の
画素スイッチング用の薄膜トランジスタを製造する工程
を有し、前記薄膜トランジスタの能動層を形成するのと
同一の工程で形成された膜を前記遮光膜として用いたこ
とを特徴とする。

【0024】また、TFT型液晶表示装置を製造する場
合には、前記アクティブマトリクス基板の製造工程は複
数の画素スイッチング用の薄膜トランジスタを製造する
工程を有し、前記薄膜トランジスタのゲート電極を形成
するのと同一の工程で形成された膜を前記遮光膜として
用いたことを特徴とする。

【0025】また、MIM型液晶表示装置を製造する場
合には、前記アクティブマトリクス基板の製造工程は複
数の画素スイッチング用のMIMダイオードを製造する
工程を有し、前記MIMダイオードの下部電極を形成す
るのと同一の工程で形成された膜を前記遮光膜として用
いたことを特徴とする。

【0026】

【0027】

【作用】 請求項1の発明は、遮光膜と前記遮光膜の上部
に形成された透明膜からなり特定の位置検出用パターン
に形成された積層膜をアライメントマークとして有する
ため、アライメントマークの識別性が向上し、アライメ
ントマークの正確な位置を容易に検出することができ
る。そのため、対向基板との位置合わせ精度が向上し、
開口率の高い明るい液晶装置を提供することができる。

【0028】請求項2の発明は、前記透明膜の材料を画
素電極を構成する透明導電膜の材料と同一としたため、
請求項1の発明と同様の機能を有するうえ、新たに透明
膜を形成する必要がなく、従来の工程を特に複雑化させ
ることがない。

【0029】請求項3から請求項5までの発明は、前記
遮光膜の材料を前記薄膜トランジスタの能動層の材料若
しくはゲート電極の材料又は前記MIMダイオードの下
部電極の材料と同一としたため、請求項1の発明と同様
の機能を有するうえ、新たに遮光膜を堆積する必要がな
く、透明膜をマスクにして遮光膜を加工するエッチング
工程が増えるだけなので、従来の工程を特に複雑化させ
ることがない。

【0030】請求項6の発明は、絶縁基板上に形成され
た遮光膜を島状に加工する第1の工程と、前記遮光膜上
に形成された透明膜をアライメントマークのパターンに
加工する第2の工程と、前記アライメントマークのパタ
ーンに加工された前記透明膜をマスクにして前記遮光膜
をアライメントマークのパターンに加工する第3の工程
とを有するアクティブマトリクス基板の製造工程を有す
るため、識別性が高く、検出が容易なアライメントマー
クを形成することができ、これによりアクティブマトリ
クス基板を用い位置合わせ精度よくパネル組立を行うこ
とができるとともに、開口率の高い液晶装置を製造する
ことができる。また、リフトオフ法を用いないので、パ
ーティクルの問題や加工制御の問題もない。

【0031】請求項7の発明は、ドライエッチを用いて
遮光膜を加工するため、加工精度に優れ、精度の高い位
置合わせを行うことができる。

【0032】請求項8の発明は、画素電極を構成する透
明導電膜を形成するのと同一の工程で形成された透明導
電膜を前記透明膜として用いたため、請求項7の発明と
同様の機能を有するうえ、アライメントマーク形成のた
めの新たな透明膜を形成する必要がなく、従来の工程を
特に複雑化させることがない。

【0033】請求項9から請求項11までの発明は、前
記薄膜トランジスタの能動層を形成するのと同一の工程
で形成された膜若しくは前記薄膜トランジスタのゲート
電極を形成するのと同一の工程で形成された膜又は前記
MIMダイオードの下部電極を形成するのと同一の工程
で形成された膜を前記遮光膜として用いたため、請求項
6の発明と同様の機能を有するうえ、アライメントマー
ク形成のための新たな遮光膜を堆積する必要がなく、透
明膜をマスクにして遮光膜を加工する工程が増えるだけ
なので、従来の工程を特に複雑化させることがない。

【0034】

【0035】

【0036】

【実施例】

(実施例1)実施例1では、透明膜パターン検出用のア
ライメントマークを遮光膜で形成する方法のうち、正ス
タガーの薄膜トランジスタの能動層と同じ材料を遮光膜
として用いる方法を説明する。

【0037】図1に、本発明の実施例1に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図1(c)
の能動層12aと画素電極の位置を検出するためのアラ
イメントマークを構成する遮光膜12cは同じ半導体膜
で形成される。能動層12aとゲート絶縁膜13とゲー
ト電極14で画素の薄膜トランジスタが形成されてい
る。

【0038】以下に製造方法を、図1により説明する。

【0039】まず図1(a)に示すように、絶縁基板1
1上に多結晶シリコン膜等の半導体膜で能動層12a、
能動層の位置を検出するためのアライメントマーク12
b、画素電極の位置を検出するためのアライメントマー
ク用の遮光膜12cを同時に形成する。遮光膜12c
は、この段階ではアライメントマークのパターンには加
工されておらず、島状にパターン形成されているだけで
ある。以下の工程では特に断らない限り、アライメント
マーク12bに位置合わせしてパターン形成を行う。能
動層12aと同じ材料で、遮光膜12cを形成すること
で、画素電極の位置を検出するためのアライメントマー
ク用の遮光膜を堆積する工程を省略できる。次にシリコ
ン酸化膜等でゲート絶縁膜13を堆積し、ゲート絶縁膜
13上に、Ta等の金属膜あるいは多結晶シリコン膜で
ゲート電極14を形成する。その後、ドーピングによ
り、能動層12aへP+またはN+の不純物を導入し、
薄膜トランジスタが完成する。

【0040】次に、図1(b)に示すように、薄膜トラ
ンジスタ上に、シリコン酸化膜等で層間絶縁膜15を堆
積し、薄膜トランジスタのソース・ドレイン上と半導体
膜12c上の層間絶縁膜15を除去する。その後、Cr
等で金属配線16を形成し、コンタクトホールを介して
薄膜トランジスタの能動層12aと接続する。次に、透
明導電膜を堆積し、画素電極用マスクを用いて、画素電
極17aと画素電極の位置を検出するためのアライメン
トマーク17bとに同時に加工する。画素電極17a
は、コンタクトホールを介して、薄膜トランジスタの能
動層12aに接続する。金属配線16と画素電極17は
同層であるため、加工の際にエッチング選択比のとれる
材料を用いるよう注意する。

【0041】最後に、図1(c)に示すように、画素電
極の位置を検出するためのアライメントマーク17bを
マスクにして遮光膜12cをアライメントマークのパタ
ーンに加工する。従来工程との工程数の違いは、遮光膜
12cを加工する1工程だけである。この時、遮光膜1
2cをドライエッチで加工すれば、エッチングが異方性
で加工精度に優れるため、遮光膜12cをアライメント
マーク17bのパターン位置に正確に加工できる。アラ
イメントマーク17bをマスクにして遮光膜12cを加
工する際には、12c以外の半導体膜12a、12bが
加工されないように、12a、12b上が保護膜で覆わ
れている必要がある。図1の場合には、ゲート絶縁膜1
3と層間絶縁膜15が保護膜の役割をするが、能動層1
2a上にはコンタクトホールが開口しているため、遮光
膜12cを加工する前に金属配線16と画素電極17a
を形成してコンタクトホールをふさいでおく必要があ
る。こうしてアクティブマトリクス基板の透明画素電極
のアライメントマークが出来上がった後、このアライメ
ントマークに対して対向基板を合わせて液晶表示装置を
組み立てる。

【0042】以上の工程で形成される、画素電極の位置
を検出するためのアライメントマークは、透明導電膜1
7bとその下に設けた遮光膜12cとで構成され、検出
が容易である。しかも、本発明では遮光膜12cの加工
をドライエッチングで行うことで加工精度に優れたアラ
イメントマークを形成でき、かつ従来工程にエッチング
を1工程増やすだけの簡単な方法である。このアライメ
ントマークを用いれば、画素電極と遮光パターンの位置
合わせ精度が向上し、開口率を向上させることができ
る。

【0043】(実施例2)実施例1では、アライメント
マークの遮光膜として正スタガーの薄膜トランジスタの
能動層と同じ材料を用いたが、実施例2では、遮光膜と
して薄膜トランジスタのゲート電極と同じ材料を用いる
方法を説明する。

【0044】図2に、本発明の実施例2に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図2(c)
のゲート電極24aと、画素電極の位置を検出するため
のアライメントマークを構成する遮光膜24cは同じゲ
ート電極材で形成される。

【0045】以下に、製造方法を、図2により説明す
る。

【0046】まず図2(a)に示すように、絶縁基板2
1上に多結晶シリコン膜等の半導体膜で薄膜トランジス
タの能動層22を形成する。この時、同じ半導体膜で能
動層22の位置を検出するためのアライメントマークを
形成しておく(図示しない)。以下の工程では特に断ら
ない限り、このアライメントマークに位置合わせしてパ
ターン形成を行う。次にシリコン酸化膜等でゲート絶縁
膜23を堆積し、ゲート絶縁膜23上に、Ta等の金属
膜あるいは多結晶シリコン膜等でゲート電極24a、ゲ
ート電極の位置を検出するためのアライメントマーク2
4b、遮光膜24cを同時に形成する。以降のパターン
形成の位置合わせを行う際に、先に形成した能動層22
の位置を検出するためのアライメントマークしか使わな
い場合にはアライメントマーク24bは形成しなくても
よい。遮光膜24cは、画素電極のパターン位置を検出
するためのアライメントマークを形成するため、画素電
極のアライメントマーク形成部へ島状に加工する。遮光
膜24cを、ゲート電極と同じ材料で形成することで、
画素電極の位置を検出するためのアライメントマーク用
の遮光膜を堆積する工程を省略できる。その後、ドーピ
ングにより、能動層22へP+またはN+の不純物を導
入し、薄膜トランジスタが完成する。

【0047】次に、図2(b)に示すように、薄膜トラ
ンジスタ上に、シリコン酸化膜等で層間絶縁膜25を堆
積し、薄膜トランジスタのソース・ドレイン上と遮光膜
24c上の層間絶縁膜25を除去する。その後、Cr等
で金属配線26を形成し、コンタクトホールを介して薄
膜トランジスタの能動層22と接続する。次に、透明導
電膜を堆積し、画素電極用マスクを用いて、画素電極2
7aと画素電極の位置を検出するためのアライメントマ
ーク27bとに同時に加工する。画素電極27aは、コ
ンタクトホールを介して、薄膜トランジスタの能動層と
接続する。金属配線26と画素電極27は同層であるた
め、加工の際にエッチング選択非のとれる材料を用いる
よう注意する。

【0048】最後に、図2(c)に示すように、アライ
メントマーク27bをマスクにして遮光膜24cをアラ
イメントマークのパターンに加工することで、画素電極
の位置を検出するためのアライメントマークが形成され
る。遮光膜24cを加工する際には、金属配線26と透
明導電膜27a、27bがエッチングされないよう材料
を選択する必要がある。従来工程との工程数の違いは、
遮光膜24cを加工する1工程だけである。遮光膜24
cをドライエッチで加工すれば、エッチングが異方性で
加工精度に優れるため、遮光膜24cをアライメントマ
ーク27bのパターン位置に正確に加工できる。

【0049】以上の工程で形成される、図2(c)の画
素電極の位置を検出するためのアライメントマーク24
c、27bは、実施例1と同じ工程数で形成でき、同じ
効果が得られる。

【0050】(実施例3)実施例3では、透明膜パター
ン検出用のアライメントマークを形成する方法のうち、
逆スタガーの薄膜トランジスタの能動層と同じ材料を遮
光膜として用いる方法を説明する。

【0051】図3に、本発明の実施例3に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図3(d)
の能動層35aと、画素電極の位置を検出するためのア
ライメントマークを構成する遮光膜35cは同じ半導体
膜で形成されている。

【0052】以下に製造方法を、図3により説明する。

【0053】まず図3(a)に示すように、絶縁基板3
1上にTa等の金属膜でゲート電極32を形成し、ゲー
ト電極32を陽極酸化してゲート酸化膜33を形成す
る。ゲート電極32を形成する時、同じゲート電極材で
ゲート電極32の位置を検出するためのアライメントマ
ークを形成しておく(図示しない)。以下の工程では特
に断らない限り、このアライメントマークに位置合わせ
してパターン形成を行う。その後、ゲート絶縁膜34、
アモーファスシリコン(i型aーSi)、チャネル保護
膜36を連続成膜する。ゲート絶縁膜34とチャネル保
護膜36はシリコン窒化膜等で形成する。チャネル保護
膜36を図3(a)のように加工後、アモーファスシリ
コンを図3(a)の能動層35a、能動層35aの位置
を検出するためのアライメントマーク35b、遮光膜3
5cに同時に形成する。以降のパターン形成の位置合わ
せを行う際に、先に形成したゲート電極32の位置を検
出するためのアライメントマークしか使わない場合には
アライメントマーク35bは形成しなくてもよい。遮光
膜35cは、画素電極の位置を検出するためのアライメ
ントマークを形成するため、画素電極の位置を検出する
ためのアライメントマーク形成部へ島状に加工する。遮
光膜35cを、能動層35aと同じ材料で形成すること
で、画素電極の位置を検出するためのアライメントマー
ク用に遮光膜を堆積する工程を省略できる。次にN+ア
モーファスシリコン膜(n+型aーSi)を堆積し、薄
膜トランジスタのオーミック層37を形成する。

【0054】次に、図3(b)に示すように、透明導電
膜を堆積し、画素電極用マスクを用いて、画素電極38
aとアライメントマーク35bの保護膜38bと画素電
極の位置を検出するためのアライメントマーク38cと
に同時に加工する。保護膜38bは遮光膜35cを図3
(c)のように加工する時に、35bがエッチングされ
るのを防ぐ。透明導電膜加工後、図3(c)のようにア
ライメントマーク38cをマスクにして遮光膜35cを
アライメントマークのパターンに加工する。従来工程と
の工程数の違いは、遮光膜35cを加工する1工程だけ
である。この時、遮光膜35cをドライエッチで加工す
れば、エッチングが異方性で加工精度に優れるため、遮
光膜35cをアライメントマーク38cのパターン位置
に正確に加工できる。

【0055】最後に、図3(d)に示すように、AL等
で金属配線39を形成し、オーミック層37と画素電極
38aに接続する。金属配線39は、能動層35aへ光
が入射してリーク電流が流れるのを防ぐための遮光膜の
役割もはたす。

【0056】以上の工程で注意する点は、n+型aーS
iによるオーミック層37とi型aーSiによる遮光膜
35cはエッチング選択比が小さいため、図3(c)で
遮光膜35c加工時にオーミック層37が同時にエッチ
ングされてしまうことである。このため、オーミック層
37の膜厚を遮光膜35cよりも充分厚くしておく必要
がある。図3(c)には、遮光膜35cの加工により、
オーミック層37もエッチングされ膜厚が減少した様子
を示した。あるいは、遮光膜35c加工時にオーミック
層37上に保護膜を形成しておき、オーミック層37が
エッチングされるのを防ぐ方法もある。

【0057】その方法を図4、図5で説明する。図4
は、オーミック層を形成するまでの工程は、図3(a)
と同じである。図4が図3の工程と異なる点は、オーミ
ック層47を形成後、透明導電膜を堆積・加工する際
に、画素電極48aと能動層45aの位置を検出するた
めのアライメントマーク45bの保護膜48cと画素電
極の位置を検出するためのアライメントマーク48dに
加えて、オーミック層47上に保護膜48bを同時に形
成する点である。薄膜トランジスタのドレイン側の保護
膜は画素電極48aとつながっている。透明導電膜を堆
積・加工後は、図3(c)の工程同様に、アライメント
マーク48dをマスクにして遮光膜45cをアライメン
トマークのパターンに加工し、画素電極の位置を検出す
るためのアライメントマークを形成する。最後に金属電
極49を形成する。保護膜48bにより、遮光膜45c
加工時にオーミック層47がエッチングされるのを防
ぐ。

【0058】図5はオーミック層の保護膜として、金属
配線を用いる方法である。オーミック層を形成するまで
の工程は、図3(a)と同じである。図5が図3の工程
と異なる点は、透明導電膜を堆積・加工する前に、金属
配線59を形成し、オーミック層57の保護膜とする点
である。金属配線59形成後に、透明導電膜で画素電極
58aと能動層55aの位置を検出するためのアライメ
ントマーク55bの保護膜58bと画素電極の位置を検
出するためのアライメントマーク58cを同時に形成す
る。最後に、アライメントマーク58cをマスクにして
遮光膜55cをアライメントマークのパターンに加工
し、画素電極の位置を検出するためのアライメントマー
クを形成する。図4、図5ともに、図3の工程数と変わ
らない。本方式では、i型aーSiのパターニングとn
+型aーSiのパターニングを別々に行ったが、図4や
図5に示すように画素電極材料48b、48aや金属配
線59をTFTの保護膜とする場合、i型aーSiとn
+型aーSiへパターニングを同時に行うことが可能と
なる。

【0059】以上の工程で形成される、画素電極の位置
を検出するためのアライメントマークは、実施例1、2
同様に、従来工程より1工程増えるだけの簡単な方法で
形成でき、実施例1、2同様の効果が得られる。

【0060】(実施例4)実施例4では、透明膜パター
ン検出用のアライメントマークを遮光膜で形成する方法
のうち、MIMダイオードの下電極と同じ材料を遮光膜
として用いる方法を説明する。

【0061】図6に、本発明の実施例4に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図6(c)
の下電極62aと画素電極の位置を検出するためのアラ
イメントマークを構成する遮光膜62cは同じ金属膜で
形成される。下電極62aと酸化膜63と上電極65で
MIMダイオードが形成されている。以下に製造方法
を、図6により説明する。

【0062】まず図6(a)に示すように、絶縁基板6
1上にTa等の金属膜で下電極62a、下電極の位置を
検出するためのアライメントマーク62b、画素電極の
位置を検出するためのアライメントマーク用の遮光膜6
2cを同時に形成する。

【0063】MIMダイオードは、下電極62aの側面
で形成するため、図6(a)のようにテーパーをつけて
加工する。遮光膜62cは、この段階ではアライメント
マークのパターンには加工されておらず、島状にパター
ン形成されているだけである。以下の工程では特に断ら
ない限り、アライメントマーク62bに位置合わせして
パターン形成を行う。下電極62aと同じ材料で、遮光
膜62cを形成することで、画素電極の位置を検出する
ためのアライメントマーク用の遮光膜を堆積する工程を
省略できる。次に下電極62aを陽極酸化し、酸化膜6
3を形成する。この時、アライメントマーク62b、遮
光膜62cは電気的に孤立しているため、酸化膜が形成
されない。

【0064】次に図6(b)に示すように、透明導電膜
を堆積し、画素電極用マスクを用いて、画素電極64a
とアライメントマーク62bの保護膜64bと画素電極
の位置を検出するためのアライメントマーク64cとに
同時に加工する。保護膜64bは、遮光膜62cを図6
(c)のように加工する時に、アライメントマーク62
bがエッチングされるのを防ぐ。

【0065】その後、図6(c)に示すように、画素電
極の位置を検出するためのアライメントマーク64cを
マスクにして遮光膜62cをアライメントマークのパタ
ーンに加工する。この時、下電極62aは、酸化膜63
があるためエッチングされない。従来工程との工程数の
違いは、遮光膜62cを加工する1工程だけである。こ
の時、遮光膜62cをドライエッチで加工すれば、エッ
チングが異方性で加工精度に優れるため、遮光膜62c
をアライメントマーク64cのパターン位置に正確に加
工できる。最後に、Cr等の金属膜で上電極65を形成
し、下電極62aの側面にMIMダイオードを形成し、
画素電極64aに接続する。

【0066】以上の工程で形成される、画素電極の位置
を検出するためのアライメントマークは、透明導電膜6
4c下に遮光膜62cを設けたため検出が容易である。
このアライメントマークは、従来工程より1工程増える
だけの簡単な方法で形成でき、実施例1、2、3同様の
効果が得られる。

【0067】(参考例本参考例 では、ドーピング位置検出用のアライメントト
マークを形成する方法を説明する。

【0068】図8に、本参考例に係るアクティブマトリ
クス基板製造工程断面図を示す。ドーピング位置を検出
するためのアライメントマークは、遮光膜82cを加工
して形成される。能動層82aと遮光膜82cは同じ半
導体膜で形成される。以下に、その製造方法を、図8に
より説明する。

【0069】まず図8(a)に示すように、絶縁基板8
1上に多結晶シリコン膜等で薄膜トランジスタの能動層
82a、能動層82aの位置を検出するためのアライメ
ントマーク82b、遮光膜82cを同時に形成する。以
下の工程では特に断らない限り、アライメントマーク8
2bに位置合わせしてパターン形成を行う。遮光膜82
cは、ドーピング位置を検出するためのアライメントマ
ークを形成するための遮光膜として利用するため、ドー
ピング位置を検出するためのアライメントマーク形成部
へ島状に加工する。遮光膜82cを能動層82aと同じ
材料で形成することで、ドーピング位置を検出するため
のアライメントマーク用の遮光膜を堆積する工程を省略
できる。次にシリコン酸化膜等でゲート絶縁膜83を形
成し、遮光膜82c上のゲート絶縁膜83を除去する。
ゲート絶縁膜83上に、Ta等の金属膜でゲート電極8
4を形成する。

【0070】その後、図8(b)に示すように、P+ド
ーピング用マスクで、レジストをP+ドーピング位置が
開口したパターン85aとドーピング位置を検出するた
めのアライメントマークのパターン85bに加工する。
その後、P+ドーピングを行い、続けてレジスト85b
をマスクとして遮光膜82cを加工して、図8(c)に
示すように遮光膜82cでP+ドーピング位置を検出す
るためのアライメントマークを形成する。この時、遮光
膜82cをドライエッチで加工すれば、エッチングが異
方性で加工精度に優れるため、遮光膜82cをレジスト
85bのパターン位置に正確に加工できる。P+ドーピ
ングと、遮光膜82cを加工する順番は問わない。即
ち、P+ドーピング後に82cを加工してもよいし、8
2cを加工後にP+ドーピングを行ってもよい。その
後、遮光膜82cで形成したP+ドーピング位置を検出
するためのアライメントマークにN+ドーピングマスク
を合わせて、図8(c)に示すように、N+ドーピング
位置が開口したパターンにレジスト86を加工し、N+
ドーピングを行う。

【0071】以上の工程では、P+ドーピングとN+ド
ーピングの順番は逆でもよい。その場合は、N+ドーピ
ング工程で、N+ドーピング位置を検出するためのアラ
イメントマークを遮光膜82cで形成しておき、P+ド
ーピング用のレジストパターンをN+ドーピング位置を
検出するためのアライメントマークに合わせて形成す
る。

【0072】以上の説明では、2回のドーピングのうち
1回目めのドーピングでのみアライメントマークを形成
したが、2回ともアライメントマークを形成することも
可能である。その場合には、図8(a)で遮光膜82c
を2箇所設ける(82c1、82c2とする)。1回目
のドーピングでは、1回目のドーピング位置が開口した
パターンと、遮光膜82c1をすべてレジストで覆った
パターンと、遮光膜82c2上にアライメントマークの
パターンにレジスト形成し、ドーピングと遮光膜82c
2の加工を行い、遮光膜82c2で1回目のドーピング
位置検出用のアライメントマークを形成する。2回目の
ドーピングでは、2回目のドーピング位置が開口したパ
ターンと、遮光膜82c2をすべてレジストで覆ったパ
ターンと、遮光膜82c1上にアライメントマークのパ
ターンにレジスト形成し、ドーピングと遮光膜82c1
の加工を行い、遮光膜82c1で2回目のドーピング位
置検出用のアライメントマークを形成する。ドーピング
が2回以上ある場合も、図8(a)で、遮光膜82cを
ドーピングの回数分形成しておけば、同様の方法で全ド
ーピング工程でアライメントマークを形成することが可
能である。

【0073】ドーピングと、ドーピング位置を検出する
ためのアライメントマークを形成した後、図8(d)に
示すように、シリコン酸化膜等で層間絶縁膜87を堆積
し、コンタクトホールを開口する。コンタクトホールを
開口する際は、ドーピング工程で形成した遮光膜82c
によるアライメントマークへ位置合わせすることで、コ
ンタクトホールをドーピング位置へ直接位置合わせして
開口できる。コンタクトホール開口後、AL等で金属配
線88を形成し能動層82aと接続する。最後に、透明
導電膜で画素電極を形成し、画素の薄膜トランジスタの
ドレインに接続する(図示しない)。

【0074】以上の工程で形成される、遮光膜82cに
よるドーピング位置を検出するためのアライメントマー
クを用いれば、ドーピング位置とコンタクトホールの位
置合わせ精度が向上するため、コンタクトホールの大き
さを小さくでき素子の微細化が達成される。しかも、本
参考例では遮光膜82cの加工をドライエッチングで行
うことで加工精度に優れたアライメントマークを形成で
る。

【0075】

【発明の効果】以上述べたように、本発明の液晶装置
は、遮光膜と該遮光膜の上部に形成された透明膜からな
り、特定の位置検出用パターンに形成された積層膜をア
ライメントマークとして有するため、アライメントマー
クの識別性が向上し、アライメントマークの正確な位置
を容易に検出することができる。そのため、対向基板と
の位置合わせ精度が向上し、開口率を高くすることがで
きるという効果を有する。

【0076】また、本発明の液晶装置の製造方法は、
縁基板上に形成された遮光膜を島状に加工する第1の工
程と、前記遮光膜上に形成された透明膜をアライメント
マークのパターンに加工する第2の工程と、前記アライ
メントマークのパターンに加工された前記透明膜をマス
クにして前記遮光膜をアライメントマークのパターンに
加工する第3の工程とを有するアクティブマトリクス基
板の製造工程を有するため、識別性が高く、検出が容易
なアライメントマークを形成することができ、これによ
りアクティブマトリクス基板を用い位置合わせ精度よく
パネル組立を行うことができるとともに、開口率の高い
液晶装置を製造することができる。また、リフトオフ法
を用いないので、パーティクルの問題や加工制御の問題
もない。

【0077】

【図面の簡単な説明】

【図1】本発明の実施例1に係るアクティブマトリクス
基板の製造工程断面図。

【図2】本発明の実施例2に係るアクティブマトリクス
基板の製造工程断面図。

【図3】本発明の実施例3に係るアクティブマトリクス
基板の製造工程断面図。

【図4】本発明の実施例3に係るアクティブマトリクス
基板の断面図。

【図5】本発明の実施例3に係るアクティブマトリクス
基板の断面図。

【図6】本発明の実施例4に係るアクティブマトリクス
基板の製造工程断面図。

【図7】画素部平面図。

【図8】参考例に係るアクティブマトリクス基板の製造
工程断面図。

【図9】CMOSインバータ回路平面図。

【符号の説明】

11 ・・・絶縁基板 12a・・・能動層 12b・・・能動層の位置を検出するためのアライメン
トマーク 12c・・・遮光膜 13 ・・・ゲート絶縁膜 14 ・・・ゲート電極 15 ・・・層間絶縁膜 16 ・・・金属配線 17a・・・画素電極 17b・・・画素電極の位置を検出するためのアライメ
ントマーク 21 ・・・絶縁基板 23 ・・・ゲート絶縁膜 24a・・・ゲート電極 24b・・・ゲート電極の位置を検出するためのアライ
メントマーク 24c・・・遮光膜 25 ・・・層間絶縁膜 26 ・・・金属配線 27a・・・画素電極 27b・・・画素電極の位置を検出するためのアライメ
ントマーク 31 ・・・絶縁基板 32 ・・・ゲート電極 33 ・・・ゲート酸化膜 34 ・・・ゲート絶縁膜 35a・・・能動層 35b・・・能動層の位置を検出するためのアライメン
トマーク 35c・・・遮光膜 36 ・・・チャネル保護膜 37 ・・・オーミック層 38a・・・画素電極 38b・・・アライメントマーク35bの保護膜 38c・・・画素電極の位置を検出するためのアライメ
ントマーク 39 ・・・金属配線 41 ・・・絶縁基板 42 ・・・ゲート電極 43 ・・・ゲート酸化膜 44 ・・・ゲート絶縁膜 45a・・・能動層 45b・・・能動層の位置を検出するためのアライメン
トマーク 45c・・・遮光膜 46 ・・・チャネル保護膜 47 ・・・オーミック層 48a・・・画素電極 48b・・・アライメントマーク45bの保護膜 48c・・・オーミック層47の保護膜 48d・・・画素電極の位置を検出するためのアライメ
ントマーク 49 ・・・金属配線 51 ・・・絶縁基板 52 ・・・ゲート電極 53 ・・・ゲート酸化膜 54 ・・・ゲート絶縁膜 55a・・・能動層 55b・・・能動層の位置を検出するためのアライメン
トマーク 55c・・・遮光膜 56 ・・・チャネル保護膜 57 ・・・オーミック層 58a・・・画素電極 58b・・・アライメントマーク55bの保護膜 58c・・・画素電極の位置を検出するためのアライメ
ントマーク 59 ・・・金属配線 61 ・・・絶縁基板 62a・・・下電極 62b・・・下電極の位置を検出するためのアライメン
トマーク 62c・・・遮光膜 63 ・・・酸化膜 64a・・・画素電極 64b・・・アライメントマーク62bの保護膜 64c・・・画素電極の位置を検出するためのアライメ
ントマーク 65 ・・・上電極 71 ・・・能動層 72 ・・・ゲート電極 73 ・・・コンタクトホール 74 ・・・画素電極 75 ・・・金属配線 76 ・・・遮光パターン 81 ・・・絶縁基板 82a・・・能動層 82b・・・能動層の位置を検出するためのアライメン
トマーク 82c・・・遮光膜 83 ・・・ゲート絶縁膜 84 ・・・ゲート電極 85a・・・P+ドーピング用レジストパターン 85b・・・P+ドーピング位置検出用のアライメント
マークを形成するためのレジス パターン 86 ・・・N+ドーピング用レジストパターン 87 ・・・層間絶縁膜 88 ・・・金属配線 91 ・・・能動層 92 ・・・ゲート電極 93 ・・・P+ドーピング位置 94 ・・・N+ドーピング位置 95a、95b、95c・・・コンタクトホール 96a、96b、96c・・・金属配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1333 G02F 1/13 G02F 1/136

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 遮光膜と前記遮光膜の上部に形成された
    透明膜とからなり特定の位置検出用パターンに形成され
    た積層膜をアライメントマークとして有するアクティブ
    マトリクス基板を有することを特徴とする液晶装置。
  2. 【請求項2】 前記透明膜の材料は画素電極を構成する
    透明導電膜の材料と同一であることを特徴とする請求項
    1記載の液晶装置。
  3. 【請求項3】 前記アクティブマトリクス基板は複数の
    画素スイッチング用の薄膜トランジスタを有し、前記遮
    光膜の材料は前記薄膜トランジスタの能動層の材料と同
    一であることを特徴とする請求項1又は請求項2のいず
    れかに記載の液晶装置。
  4. 【請求項4】 前記アクティブマトリクス基板は複数の
    画素スイッチング用の薄膜トランジスタを有し、前記遮
    光膜の材料は前記薄膜トランジスタのゲート電極の材料
    と同一であることを特徴とする請求項1又は請求項2の
    いずれかに記載の液晶装置。
  5. 【請求項5】 前記アクティブマトリクス基板は複数の
    画素スイッチング用のMIMダイオードを有し、前記遮
    光膜の材料は前記MIMダイオードの下部電極の材料と
    同一であることを特徴とする請求項1又は請求項2のい
    ずれかに記載の液晶装置。
  6. 【請求項6】 絶縁基板上に形成された遮光膜を島状に
    加工する第1の工程と、前記遮光膜上に形成された透明
    膜をアライメントマークのパターンに加工する第2の工
    程と、前記アライメントマークのパターンに加工された
    前記透明膜をマスクにして前記遮光膜をアライメントマ
    ークのパターンに加工する第3の工程とを有するアクテ
    ィブマトリクス基板の製造工程を有することを特徴とす
    る液晶装置の製造方法。
  7. 【請求項7】 前記第3の工程において、ドライエッチ
    を用いて遮光膜を加工することを特徴とする請求項6記
    載の液晶装置の製造方法。
  8. 【請求項8】 画素電極を構成する透明導電膜を形成す
    るのと同一の工程で形成された透明導電膜を前記透明膜
    として用いたことを特徴とする請求項6又は請求項7の
    いずれかに記載の液晶装置の製造方法。
  9. 【請求項9】 前記アクティブマトリクス基板の製造工
    程は複数の画素スイッチング用の薄膜トランジスタを製
    造する工程を有し、前記薄膜トランジスタの能動層を形
    成するのと同一の工程で形成された膜を前記遮光膜とし
    て用いたことを特徴とする請求項6、請求項7及び請求
    項8のいずれかに記載の液晶装置の製造方法。
  10. 【請求項10】 前記アクティブマトリクス基板の製造
    工程は複数の画素スイッチング用の薄膜トランジスタを
    製造する工程を有し、前記薄膜トランジスタのゲート電
    極を形成するのと同一の工程で形成された膜を前記遮光
    膜として用いたことを特徴とする請求項6、請求項7及
    び請求項8のいずれかに記載の液晶装置の製造方法。
  11. 【請求項11】 前記アクティブマトリクス基板の製造
    工程は複数の画素スイッチング用のMIMダイオードを
    製造する工程を有し、前記MIMダイオードの下部電極
    を形成するのと同一の工程で形成された膜を前記遮光膜
    として用いたことを特徴とする請求項6、請求項7及び
    請求項8のいずれかに記載の液晶装置の製造方法。
JP28187194A 1994-11-16 1994-11-16 液晶装置及びその製造方法 Expired - Lifetime JP3284432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28187194A JP3284432B2 (ja) 1994-11-16 1994-11-16 液晶装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28187194A JP3284432B2 (ja) 1994-11-16 1994-11-16 液晶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08146400A JPH08146400A (ja) 1996-06-07
JP3284432B2 true JP3284432B2 (ja) 2002-05-20

Family

ID=17645142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28187194A Expired - Lifetime JP3284432B2 (ja) 1994-11-16 1994-11-16 液晶装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3284432B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566377B2 (ja) * 2000-10-03 2010-10-20 シャープ株式会社 アクティブマトリクス型表示装置及びその製造方法
KR100752547B1 (ko) * 2000-12-29 2007-08-29 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 아이디 마크 및 그의 형성방법
KR100815907B1 (ko) * 2001-12-29 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100844005B1 (ko) * 2002-07-25 2008-07-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
JP2004342833A (ja) 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
KR101223098B1 (ko) 2004-09-09 2013-01-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR101107677B1 (ko) * 2004-12-02 2012-01-25 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR101274681B1 (ko) * 2006-06-30 2013-06-12 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP2008135605A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置および電気光学装置
GB0624994D0 (en) * 2006-12-14 2007-01-24 Plastic Logic Ltd Distortion tolerant pixel design
JP2010113253A (ja) * 2008-11-07 2010-05-20 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
CN101770124B (zh) * 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5182138B2 (ja) * 2009-02-13 2013-04-10 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5664088B2 (ja) * 2010-09-30 2015-02-04 大日本印刷株式会社 アライメントマーク基板、素子、および素子の製造方法
CN105900001B (zh) * 2014-01-08 2017-12-29 堺显示器制品株式会社 有源矩阵基板、有源矩阵基板的制造方法和显示装置

Also Published As

Publication number Publication date
JPH08146400A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
US5621555A (en) Liquid crystal display having redundant pixel electrodes and thin film transistors and a manufacturing method thereof
US5757453A (en) Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
US8203147B2 (en) Display device
US6975375B2 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US7130003B2 (en) Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
US6005648A (en) Display device
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US5650637A (en) Active matrix assembly
US7102168B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US5474942A (en) Method of forming a liquid crystal display device
KR930007529B1 (ko) 액티브매트릭스기판의 제조방법
US4687298A (en) Forming an opaque metal layer in a liquid crystal display
TWI250337B (en) An electro-optical apparatus and electronic appliances
US5966193A (en) LCD device having coupling capacitances and shielding films
KR101157978B1 (ko) 액정표시패널의 제조방법
US5781254A (en) Active matrix LCD having a non-conductive light shield layer
US7411217B2 (en) Thin film transistor array substrate and manufacturing method of the same
US7388228B2 (en) Display device and method of manufacturing the same
US5682211A (en) Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
US6867434B2 (en) Active matrix electro-luminescent display with an organic leveling layer
US6900464B2 (en) Thin film transistor device and method of manufacturing the same, and liquid crystal display device
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US6888164B2 (en) Display pixel having a capacitive electrode with different conductivity type from the switching element
JP2771820B2 (ja) アクティブマトリクスパネル及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130308

Year of fee payment: 11