JP3508763B2

JP3508763B2 - 液晶表示装置の製造方法

Info

Publication number: JP3508763B2
Application number: JP2001391967A
Authority: JP
Inventors: 伸悟恵木; 光敏宮坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2004-03-22
Anticipated expiration: 2019-03-22
Also published as: JP2002303859A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス基板上に形成されたアライメントマークの構造とそ
の製造方法に関する。

【０００２】

【従来の技術】１画素毎に薄膜トランジスタが形成され
たアクティブマトリクス基板を用いた液晶表示装置は、
高いコントラストが得られ、多階調化しやすいことか
ら、カラー液晶表示装置の主流となりつつある。また、
上記したアクティブマトリクス基板に液晶表示装置の駆
動回路等の周辺回路を内蔵する技術も開発されており、
ビデオカメラのビューファインダや、液晶プロジェクタ
ーの光シャッター用パネルとして製品化されている。

【０００３】（１）従来技術１（パネル組立）液晶表示装置のパネル組立は、アクティブマトリクス基
板上の画素電極と対向基板上の遮光パターンとを位置合
わせして貼り合わせることにより行われている。

【０００４】図７に画素部平面図を示す。薄膜トランジ
スタが、能動層７１と、ゲート絶縁膜を介して形成され
たゲート電極７２により形成されている。この図では、
ゲートラインと一体化されたゲート電極７２が能動層７
１の上に位置する正スタガー構造の薄膜トランジスタと
なっている。ゲート電極７２が能動層７１の下に位置す
る逆スタガー構造の薄膜トランジスタを用いたものもあ
る。ソースラインとも呼ばれる金属配線７５と画素電極
７４は、薄膜トランジスタ上に形成された層間絶縁膜上
に形成され、層間絶縁膜に開口されたコンタクトホール
７３を介して、能動層７１に接続する。対向基板の遮光
パターン７６は、隣合う画素電極間を覆うように形成さ
れ、画素電極以外の領域を透過する光によるコントラス
トの低下を防いでいる。貼り合わせでは、画素電極７４
と遮光パターン７６との間に隙間が空かないように位置
合わせする。この位置合わせは、アクティブマトリクス
基板上のアライメントマークと、対向基板上のアライメ
ントマークを合わせることで行われる。アクティブマト
リクス基板上のアライメントマークは、画素電極を構成
する透明導電膜により形成され、対向基板上のアライメ
ントマークは、遮光パターンを構成する遮光膜により形
成される。しかし、透明導電膜で形成したアライメント
マークは識別しにくく、正確な位置を検出することが困
難である。このため、特開昭６１−１９４４８３号公報
に開示されているような、透明膜のアライメントマーク
形成方法が提案されている。この方法は、透明膜を加工
後、レジストを除去せずに、アライメントマーク形成部
へ透光性の低い物質を付着させ、リフトオフ法によりレ
ジスト剥離し、有色アライメントマークを形成するとい
うものである。この方法を用いれば、アライメントマー
クを検出することが容易となる。

【０００５】（２）従来技術２（ドーピング）アクティブマトリクス基板製造工程では、基板上に既存
するパターンと次工程の目的設計パターンを最適の位置
関係に合わせる必要がある。この位置合わせは、基板上
のアライメントマークに次工程の目的設計パターンの加
工用マスクを位置合わせすることで行われる。しかし、
製造工程のなかで、ドーピング工程は薄膜を加工しない
ため、基板上にアライメントマークを残せない。このた
め、ドーピング位置に次工程の目的設計パターンを位置
合わせしたい場合には、ドーピング工程よりも前の工程
で形成したアライメントマークに対して、ドーピング位
置と次工程の目的設計パターンを双方とも合わせること
で、ドーピング位置と次工程の目的設計パターンを間接
的に合わせている。

【０００６】具体的な例を図９で説明する。図９は薄膜
トランジスタで周辺回路を内蔵した場合に基本的な回路
となるＣＭＯＳインバーター回路の平面図である。能動
層９１上にゲート絶縁膜を介してゲート電極９２が形成
されている。ゲート電極９２形成後には、Ｐ＋ドーピン
グ位置９３にＰ型不純物がドーピングされ、Ｎ＋ドーピ
ング位置９４にＮ型不純物がドーピングされる。Ｐ＋ド
ーピング位置９３の薄膜トランジスタはＰｃｈとなり、
Ｎ＋ドーピング位置９４の薄膜トランジスタはＮｃｈと
なる。ドーピング後に、層間絶縁膜が堆積され、コンタ
クトホール９５ａ、９５ｂ、９５ｃが開口され、金属配
線９６ａ、９６ｂ、９６ｃがそれぞれコンタクトホール
９５ａ、９５ｂ、９５ｃを介して能動層９１に接続す
る。Ｐｃｈのトランジスタに接続する金属配線９６ｃに
回路のハイレベル電圧を印加し、Ｎｃｈのトランジスタ
に接続する金属配線９６ａに回路のローレベル電圧を印
加すると、ゲート電極９２が入力端子で金属配線９６ｂ
が出力端子のインバータ回路として動作する。たとえ
ば、ゲート電極９２にハイレベル電圧が入力されると、
Ｐｃｈトランジスタは非導通、Ｎｃｈトランジスタは導
通となり、金属配線９６ｂにローレベル電圧が出力され
る。逆に、ゲート電極９２にローレベル電圧が入力され
ると、Ｐｃｈトランジスタは導通、Ｎｃｈトランジスタ
は非導通となり、金属配線９６ｂにハイレベル電圧が出
力される。

【０００７】このインバータ回路で、金属配線９６ｂは
ＮｃｈとＰｃｈの両方のトランジスタと導通をとらなけ
ればならないため、コンタクトホール９５ｂをＰ＋ドー
ピング位置９３とＮ＋ドーピング位置９４の両方に開口
する必要がある。この場合、前記のようにドーピング工
程でアライメントマークが形成できないため、たとえば
薄膜トランジスタの能動層９１で形成したアライメント
マークに対して、ドーピング位置９３、９４とコンタク
トホール９５ａ、９５ｂ、９５ｃを合わせることで、ド
ーピング位置９３、９４とコンタクトホール９５ａ、９
５ｂ、９５ｃを間接的に合わせている。コンタクトホー
ル９５ｂの大きさは、位置合わせがずれてもＰ＋ドーピ
ング位置９３とＮ＋ドーピング位置９４の両方に開口さ
れるように設定する。位置合わせ精度が良いほど、コン
タクトホール９５ｂの大きさは小さくできる。

【０００８】

【発明が解決しようとする課題】しかし、上記従来技術
では、パネル組立工程やドーピング工程で以下のような
問題がある。

【０００９】（１）パネル組立工程従来のパネル組立工程では、アクティブマトリクス基板
側のアライメントマークを透明導電膜で形成するため、
正確なアライメントマークの位置を検出するのが困難で
あり、対向基板との位置合わせ精度が悪い。通常、画素
部は図７に示すように位置合わせ余裕として、画素電極
７４と遮光パターン７６が重なるように設計する。位置
合わせ精度が悪いほど、この重なりを大きくしなくては
ならず、開口率が低下してしまう。

【００１０】また、特開昭６１−１９４４８３号公報に
記載された方法はリフトオフ法を用いているために、リ
フトオフでレジスト除去したときのレジスト上の有色膜
によるパーティクルの問題や、加工制御が難しいといっ
た問題がある。

【００１１】（２）ドーピング工程従来のドーピング工程では、アライメントマークを形成
できないため、ドーピング位置にコンタクトホールを直
接位置合わせできず、位置合わせ精度が悪い。このため
図９のコンタクトホール９５ｂの大きさを大きく設定す
る必要があり、素子を微細化する上で障害となる。

【００１２】そこで、本発明の目的は、次の（１）及び
（２）にある。

【００１３】（１）アライメントマークの正確な位置
を容易に検出し、対向基板との位置合わせ精度を向上さ
せ、開口率を向上させることを目的とし、パーティクル
の問題や加工制御の問題を解決することも目的とする。

【００１４】（２）コンタクトホールをドーピング位
置に精度よく開口し、ひいては素子を微細化するため
に、ドーピング工程においてもアライメントマークを形
成することのできる構造及び手段を提供することを目的
とする。

【００１５】

【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、特定の位置検出用パターンの形状に形成さ
れた積層膜をアライメントマークとして有するアクティ
ブマトリクス基板を提供するものである。

【００１６】

【００１７】また、液晶表示装置がＴＦＴ型液晶表示装
置である場合には、前記アクティブマトリクス基板は複
数の画素スイッチング用の薄膜トランジスタを有し、前
記遮光膜の材料は前記薄膜トランジスタの能動層の材料
又はゲート電極の材料と同一である。

【００１８】また、上記のような液晶表示装置がＭＩＭ
型液晶表示装置である場合には、前記アクティブマトリ
クス基板は複数の画素スイッチング用のＭＩＭダイオー
ドを有し、前記遮光膜の材料は前記ＭＩＭダイオードの
下部電極の材料と同一である。

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】前記アクティブマトリクス基板を形成する
ために、本発明の液晶表示装置の製造方法は、基板上に
遮光膜を形成して、液晶駆動のための薄膜トランジスタ
用の第１の島状パターンとアライメントマーク用の第２
の島状パターンを形成する第１の工程と、前記第１及び
第２の島状パターン状にレジストを形成して、前記第１
の島状パターン上にドーピング用のレジストパターンと
前記第２の島状パターン上にアライメント用のレジスト
パターンを形成する第２の工程と、前記ドーピング用の
レジストパターンをマスクにしてドーピングを行う第３
の工程と、前記アライメント用のレジストパターンをマ
スクにして前記第２の島状パターンをアライメント用パ
ターンに加工する第４の工程とを有することを特徴とす
る。

【００２５】また、そのような液晶表示装置の製造方法
において、ドライエッチを用いて遮光膜を加工すること
を特徴とする。

【００２６】また、ＴＦＴ型液晶表示装置を製造する場
合には、前記アクティブマトリクス基板の製造工程は複
数の画素スイッチング用の薄膜トランジスタを製造する
工程を有し、前記薄膜トランジスタの能動層を形成する
のと同一の工程で形成された膜を前記遮光膜として用い
たことを特徴とする。

【作用】請求項１の発明は、基板上に遮光膜を形成し
て、液晶駆動のための薄膜トランジスタ用の第１の島状
パターンとアライメントマーク用の第２の島状パターン
を形成する第１の工程と、前記第１及び第２の島状パタ
ーン状にレジストを形成して、前記第１の島状パターン
上にドーピング用のレジストパターンと前記第２の島状
パターン上にアライメント用のレジストパターンを形成
する第２の工程と、前記ドーピング用のレジストパター
ンをマスクにしてドーピングを行う第３の工程と、前記
アライメント用のレジストパターンをマスクにして前記
第２の島状パターンをアライメント用パターンに加工す
る第４の工程とを有するため、ドーピング工程で遮光膜
を用いてアライメントマークを形成でき、ドーピング位
置と他のパターン（例えば、コンタクトホール）を精度
よく直接位置合わせでき、素子を微細化することができ
る請求項２の発明は、ドライエッチを用いて遮光膜を加
工するため、加工精度に優れ、ドーピング位置をより正
確に検出することができる。

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】請求項３の発明は、前記薄膜トランジスタ
の能動層を形成するのと同一の工程で形成された膜を前
記遮光膜として用いたため、請求項１２の発明と同様の
機能の有するうえ、アラインメントマーク形成のための
新たな遮光膜を堆積する必要がなく、透明膜をマスクに
して遮光膜を加工する工程が増えるだけなので、従来の
工程を特に複雑化させることがない。

【００３５】

【実施例】（実施例１）実施例１では、透明膜パターン
検出用のアライメントマークを遮光膜で形成する方法の
うち、正スタガーの薄膜トランジスタの能動層と同じ材
料を遮光膜として用いる方法を説明する。

【００３６】図１に、本発明の実施例１に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図１（ｃ）
の能動層１２ａと画素電極の位置を検出するためのアラ
イメントマークを構成する遮光膜１２ｃは同じ半導体膜
で形成される。能動層１２ａとゲート絶縁膜１３とゲー
ト電極１４で画素の薄膜トランジスタが形成されてい
る。この薄膜トランジスタは、図７のＡ−Ａ’断面図を
示したものである。

【００３７】以下に製造方法を、図１により説明する。

【００３８】まず図１（ａ）に示すように、絶縁基板１
１上に多結晶シリコン膜等の半導体膜で能動層１２ａ、
能動層の位置を検出するためのアライメントマーク１２
ｂ、画素電極の位置を検出するためのアライメントマー
ク用の遮光膜１２ｃを同時に形成する。遮光膜１２ｃ
は、この段階ではアライメントマークのパターンには加
工されておらず、島状にパターン形成されているだけで
ある。以下の工程では特に断らない限り、アライメント
マーク１２ｂに位置合わせしてパターン形成を行う。能
動層１２ａと同じ材料で、遮光膜１２ｃを形成すること
で、画素電極の位置を検出するためのアライメントマー
ク用の遮光膜を堆積する工程を省略できる。次にシリコ
ン酸化膜等でゲート絶縁膜１３を堆積し、ゲート絶縁膜
１３上に、Ｔａ等の金属膜あるいは多結晶シリコン膜で
ゲート電極１４を形成する。その後、ドーピングによ
り、能動層１２ａへＰ＋またはＮ＋の不純物を導入し、
薄膜トランジスタが完成する。

【００３９】次に、図１（ｂ）に示すように、薄膜トラ
ンジスタ上に、シリコン酸化膜等で層間絶縁膜１５を堆
積し、薄膜トランジスタのソース・ドレイン上と半導体
膜１２ｃ上の層間絶縁膜１５を除去する。その後、Ｃｒ
等で金属配線１６を形成し、コンタクトホールを介して
薄膜トランジスタの能動層１２ａと接続する。次に、透
明導電膜を堆積し、画素電極用マスクを用いて、画素電
極１７ａと画素電極の位置を検出するためのアライメン
トマーク１７ｂとに同時に加工する。画素電極１７ａ
は、コンタクトホールを介して、薄膜トランジスタの能
動層１２ａに接続する。金属配線１６と画素電極１７は
同層であるため、加工の際にエッチング選択比のとれる
材料を用いるよう注意する。

【００４０】最後に、図１（ｃ）に示すように、画素電
極の位置を検出するためのアライメントマーク１７ｂを
マスクにして遮光膜１２ｃをアライメントマークのパタ
ーンに加工する。従来工程との工程数の違いは、遮光膜
１２ｃを加工する１工程だけである。この時、遮光膜１
２ｃをドライエッチで加工すれば、エッチングが異方性
で加工精度に優れるため、遮光膜１２ｃをアライメント
マーク１７ｂのパターン位置に正確に加工できる。アラ
イメントマーク１７ｂをマスクにして遮光膜１２ｃを加
工する際には、１２ｃ以外の半導体膜１２ａ、１２ｂが
加工されないように、１２ａ、１２ｂ上が保護膜で覆わ
れている必要がある。図１の場合には、ゲート絶縁膜１
３と層間絶縁膜１５が保護膜の役割をするが、能動層１
２ａ上にはコンタクトホールが開口しているため、遮光
膜１２ｃを加工する前に金属配線１６と画素電極１７ａ
を形成してコンタクトホールをふさいでおく必要があ
る。こうしてアクティブマトリクス基板の透明画素電極
のアライメントマークが出来上がった後、このアライメ
ントマークに対して対向基板を合わせて液晶表示装置を
組み立てる。

【００４１】以上の工程で形成される、画素電極の位置
を検出するためのアライメントマークは、透明導電膜１
７ｂとその下に設けた遮光膜１２ｃとで構成され、検出
が容易である。しかも、本発明では遮光膜１２ｃの加工
をドライエッチングで行うことで加工精度に優れたアラ
イメントマークを形成でき、かつ従来工程にエッチング
を１工程増やすだけの簡単な方法である。このアライメ
ントマークを用いれば、画素電極と遮光パターンの位置
合わせ精度が向上し、開口率を向上させることができ
る。

【００４２】（実施例２）実施例１では、アライメント
マークの遮光膜として正スタガーの薄膜トランジスタの
能動層と同じ材料を用いたが、実施例２では、遮光膜と
して薄膜トランジスタのゲート電極と同じ材料を用いる
方法を説明する。

【００４３】図２に、本発明の実施例２に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図２（ｃ）
のゲート電極２４ａと、画素電極の位置を検出するため
のアライメントマークを構成する遮光膜２４ｃは同じゲ
ート電極材で形成される。

【００４４】以下に、製造方法を、図２により説明す
る。

【００４５】まず図２（ａ）に示すように、絶縁基板２
１上に多結晶シリコン膜等の半導体膜で薄膜トランジス
タの能動層２２を形成する。この時、同じ半導体膜で能
動層２２の位置を検出するためのアライメントマークを
形成しておく（図示しない）。以下の工程では特に断ら
ない限り、このアライメントマークに位置合わせしてパ
ターン形成を行う。次にシリコン酸化膜等でゲート絶縁
膜２３を堆積し、ゲート絶縁膜２３上に、Ｔａ等の金属
膜あるいは多結晶シリコン膜等でゲート電極２４ａ、ゲ
ート電極の位置を検出するためのアライメントマーク２
４ｂ、遮光膜２４ｃを同時に形成する。以降のパターン
形成の位置合わせを行う際に、先に形成した能動層２２
の位置を検出するためのアライメントマークしか使わな
い場合にはアライメントマーク２４ｂは形成しなくても
よい。遮光膜２４ｃは、画素電極のパターン位置を検出
するためのアライメントマークを形成するため、画素電
極のアライメントマーク形成部へ島状に加工する。遮光
膜２４ｃを、ゲート電極と同じ材料で形成することで、
画素電極の位置を検出するためのアライメントマーク用
の遮光膜を堆積する工程を省略できる。その後、ドーピ
ングにより、能動層２２へＰ＋またはＮ＋の不純物を導
入し、薄膜トランジスタが完成する。

【００４６】次に、図２（ｂ）に示すように、薄膜トラ
ンジスタ上に、シリコン酸化膜等で層間絶縁膜２５を堆
積し、薄膜トランジスタのソース・ドレイン上と遮光膜
２４ｃ上の層間絶縁膜２５を除去する。その後、Ｃｒ等
で金属配線２６を形成し、コンタクトホールを介して薄
膜トランジスタの能動層２２と接続する。次に、透明導
電膜を堆積し、画素電極用マスクを用いて、画素電極２
７ａと画素電極の位置を検出するためのアライメントマ
ーク２７ｂとに同時に加工する。画素電極２７ａは、コ
ンタクトホールを介して、薄膜トランジスタの能動層と
接続する。金属配線２６と画素電極２７は同層であるた
め、加工の際にエッチング選択非のとれる材料を用いる
よう注意する。

【００４７】最後に、図２（ｃ）に示すように、アライ
メントマーク２７ｂをマスクにして遮光膜２４ｃをアラ
イメントマークのパターンに加工することで、画素電極
の位置を検出するためのアライメントマークが形成され
る。遮光膜２４ｃを加工する際には、金属配線２６と透
明導電膜２７ａ、２７ｂがエッチングされないよう材料
を選択する必要がある。従来工程との工程数の違いは、
遮光膜２４ｃを加工する１工程だけである。遮光膜２４
ｃをドライエッチで加工すれば、エッチングが異方性で
加工精度に優れるため、遮光膜２４ｃをアライメントマ
ーク２７ｂのパターン位置に正確に加工できる。

【００４８】以上の工程で形成される、図２（ｃ）の画
素電極の位置を検出するためのアライメントマーク２４
ｃ、２７ｂは、実施例１と同じ工程数で形成でき、同じ
効果が得られる。

【００４９】（実施例３）実施例３では、透明膜パター
ン検出用のアライメントマークを形成する方法のうち、
逆スタガーの薄膜トランジスタの能動層と同じ材料を遮
光膜として用いる方法を説明する。

【００５０】図３に、本発明の実施例３に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図３（ｄ）
の能動層３５ａと、画素電極の位置を検出するためのア
ライメントマークを構成する遮光膜３５ｃは同じ半導体
膜で形成されている。

【００５１】以下に製造方法を、図３により説明する。

【００５２】まず図１（ａ）に示すように、絶縁基板３
１上にＴａ等の金属膜でゲート電極３２を形成し、ゲー
ト電極３２を陽極酸化してゲート酸化膜３３を形成す
る。ゲート電極３２を形成する時、同じゲート電極材で
ゲート電極３２の位置を検出するためのアライメントマ
ークを形成しておく（図示しない）。以下の工程では特
に断らない限り、このアライメントマークに位置合わせ
してパターン形成を行う。その後、ゲート絶縁膜３４、
アモーファスシリコン（ｉ型ａーＳｉ）、チャネル保護
膜３６を連続成膜する。ゲート絶縁膜３４とチャネル保
護膜３６はシリコン窒化膜等で形成する。チャネル保護
膜３６を図３（ａ）のように加工後、アモーファスシリ
コンを図３（ａ）の能動層３５ａ、能動層３５ａの位置
を検出するためのアライメントマーク３５ｂ、遮光膜３
５ｃに同時に形成する。以降のパターン形成の位置合わ
せを行う際に、先に形成したゲート電極３２の位置を検
出するためのアライメントマークしか使わない場合には
アライメントマーク３５ｂは形成しなくてもよい。遮光
膜３５ｃは、画素電極の位置を検出するためのアライメ
ントマークを形成するため、画素電極の位置を検出する
ためのアライメントマーク形成部へ島状に加工する。遮
光膜３５ｃを、能動層３５ａと同じ材料で形成すること
で、画素電極の位置を検出するためのアライメントマー
ク用に遮光膜を堆積する工程を省略できる。次にＮ＋ア
モーファスシリコン膜（ｎ＋型ａーＳｉ）を堆積し、薄
膜トランジスタのオーミック層３７を形成する。

【００５３】次に、図３（ｂ）に示すように、透明導電
膜を堆積し、画素電極用マスクを用いて、画素電極３８
ａとアライメントマーク３５ｂの保護膜３８ｂと画素電
極の位置を検出するためのアライメントマーク３８ｃと
に同時に加工する。保護膜３８ｂは遮光膜３５ｃを図３
（ｃ）のように加工する時に、３５ｂがエッチングされ
るのを防ぐ。透明導電膜加工後、図３（ｃ）のようにア
ライメントマーク３８ｃをマスクにして遮光膜３５ｃを
アライメントマークのパターンに加工する。従来工程と
の工程数の違いは、遮光膜３５ｃを加工する１工程だけ
である。この時、遮光膜３５ｃをドライエッチで加工す
れば、エッチングが異方性で加工精度に優れるため、遮
光膜３５ｃをアライメントマーク３８ｃのパターン位置
に正確に加工できる。

【００５４】最後に、図３（ｄ）に示すように、ＡＬ等
で金属配線３９を形成し、オーミック層３７と画素電極
３８ａに接続する。金属配線３９は、能動層３５ａへ光
が入射してリーク電流が流れるのを防ぐための遮光膜の
役割もはたす。

【００５５】以上の工程で注意する点は、ｎ＋型ａーＳ
ｉによるオーミック層３７とｉ型ａーＳｉによる遮光膜
３５ｃはエッチング選択比が小さいため、図３（ｃ）で
遮光膜３５ｃ加工時にオーミック層３７が同時にエッチ
ングされてしまうことである。このため、オーミック層
３７の膜厚を遮光膜３５ｃよりも充分厚くしておく必要
がある。図３（ｃ）には、遮光膜３５ｃの加工により、
オーミック層３７もエッチングされ膜厚が減少した様子
を示した。あるいは、遮光膜３５ｃ加工時にオーミック
層３７上に保護膜を形成しておき、オーミック層３７が
エッチングされるのを防ぐ方法もある。

【００５６】その方法を図４、図５で説明する。図４
は、オーミック層を形成するまでの工程は、図３（ａ）
と同じである。図４が図３の工程と異なる点は、オーミ
ック層４７を形成後、透明導電膜を堆積・加工する際
に、画素電極４８ａと能動層４５ａの位置を検出するた
めのアライメントマーク４５ｂの保護膜４８ｃと画素電
極の位置を検出するためのアライメントマーク４８ｄに
加えて、オーミック層４７上に保護膜４８ｂを同時に形
成する点である。薄膜トランジスタのドレイン側の保護
膜は画素電極４８ａとつながっている。透明導電膜を堆
積・加工後は、図３（ｃ）の工程同様に、アライメント
マーク４８ｄをマスクにして遮光膜４５ｃをアライメン
トマークのパターンに加工し、画素電極の位置を検出す
るためのアライメントマークを形成する。最後に金属電
極４９を形成する。保護膜４８ｂにより、遮光膜４５ｃ
加工時にオーミック層４７がエッチングされるのを防
ぐ。

【００５７】図５はオーミック層の保護膜として、金属
配線を用いる方法である。オーミック層を形成するまで
の工程は、図３（ａ）と同じである。図５が図３の工程
と異なる点は、透明導電膜を堆積・加工する前に、金属
配線５９を形成し、オーミック層５７の保護膜とする点
である。金属配線５９形成後に、透明導電膜で画素電極
５８ａと能動層５５ａの位置を検出するためのアライメ
ントマーク５５ｂの保護膜５８ｂと画素電極の位置を検
出するためのアライメントマーク５８ｃを同時に形成す
る。最後に、アライメントマーク５８ｃをマスクにして
遮光膜５５ｃをアライメントマークのパターンに加工
し、画素電極の位置を検出するためのアライメントマー
クを形成する。図４、図５ともに、図３の工程数と変わ
らない。本方式では、ｉ型ａーＳｉのパターニングとｎ
＋型ａーＳｉのパターニングを別々に行ったが、図４や
図５に示すように画素電極材料４８ｂ、４８ａや金属配
線５９をＴＦＴの保護膜とする場合、ｉ型ａーＳｉとｎ
＋型ａーＳｉへパターニングを同時に行うことが可能と
なる。

【００５８】以上の工程で形成される、画素電極の位置
を検出するためのアライメントマークは、実施例１、２
同様に、従来工程より１工程増えるだけの簡単な方法で
形成でき、実施例１、２同様の効果が得られる。

【００５９】（実施例４）実施例４では、透明膜パター
ン検出用のアライメントマークを遮光膜で形成する方法
のうち、ＭＩＭダイオードの下電極と同じ材料を遮光膜
として用いる方法を説明する。

【００６０】図６に、本発明の実施例４に係るアクティ
ブマトリクス基板の製造工程断面図を示す。図６（ｃ）
の下電極６２ａと画素電極の位置を検出するためのアラ
イメントマークを構成する遮光膜６２ｃは同じ金属膜で
形成される。下電極６２ａと酸化膜６３と上電極６５で
ＭＩＭダイオードが形成されている。

【００６１】以下に製造方法を、図６により説明する。

【００６２】まず図６（ａ）に示すように、絶縁基板６
１上にＴａ等の金属膜で下電極６２ａ、下電極の位置を
検出するためのアライメントマーク６２ｂ、画素電極の
位置を検出するためのアライメントマーク用の遮光膜６
２ｃを同時に形成する。ＭＩＭダイオードは、下電極６
２ａの側面で形成するため、図６（ａ）のようにテーパ
ーをつけて加工する。遮光膜６２ｃは、この段階ではア
ライメントマークのパターンには加工されておらず、島
状にパターン形成されているだけである。以下の工程で
は特に断らない限り、アライメントマーク６２ｂに位置
合わせしてパターン形成を行う。下電極６２ａと同じ材
料で、遮光膜６２ｃを形成することで、画素電極の位置
を検出するためのアライメントマーク用の遮光膜を堆積
する工程を省略できる。次に下電極６２ａを陽極酸化
し、酸化膜６３を形成する。この時、６２ｂ、６２ｃは
電気的に孤立しているため、酸化膜が形成されない。

【００６３】次に図６（ｂ）に示すように、透明導電膜
を堆積し、画素電極用マスクを用いて、画素電極６４ａ
とアライメントマーク６２ｂの保護膜６４ｂと画素電極
の位置を検出するためのアライメントマーク６４ｃとに
同時に加工する。保護膜６４ｂは、遮光膜６２ｃを図６
（ｃ）のように加工する時に、アライメントマーク６２
ｂがエッチングされるのを防ぐ。

【００６４】その後、図６（ｃ）に示すように、画素電
極の位置を検出するためのアライメントマーク６４ｃを
マスクにして遮光膜６２ｃをアライメントマークのパタ
ーンに加工する。この時、下電極６２ａは、酸化膜６３
があるためエッチングされない。従来工程との工程数の
違いは、遮光膜６２ｃを加工する１工程だけである。こ
の時、遮光膜６２ｃをドライエッチで加工すれば、エッ
チングが異方性で加工精度に優れるため、遮光膜６２ｃ
をアライメントマーク６４ｃのパターン位置に正確に加
工できる。最後に、Ｃｒ等の金属膜で上電極６５を形成
し、下電極６２ａの側面にＭＩＭダイオードを形成し、
画素電極６４ａに接続する。

【００６５】以上の工程で形成される、画素電極の位置
を検出するためのアライメントマークは、透明導電膜６
４ｃ下に遮光膜６２ｃを設けたため検出が容易である。
このアライメントマークは、従来工程より１工程増える
だけの簡単な方法で形成でき、実施例１、２、３同様の
効果が得られる。

【００６６】（実施例５）実施例５では、ドーピング位
置検出用のアライメントマークを形成する方法を説明す
る。

【００６７】図８に、本発明の実施例５に係るアクティ
ブマトリクス基板製造工程断面図を示す。ドーピング位
置を検出するためのアライメントマークは、遮光膜８２
ｃを加工して形成される。能動層８２ａと遮光膜８２ｃ
は同じ半導体膜で形成される。

【００６８】以下に、その製造方法を、図８により説明
する。

【００６９】まず図８（ａ）に示すように、絶縁基板８
１上に多結晶シリコン膜等で薄膜トランジスタの能動層
８２ａ、能動層８２ａの位置を検出するためのアライメ
ントマーク８２ｂ、遮光膜８２ｃを同時に形成する。以
下の工程では特に断らない限り、アライメントマーク８
２ｂに位置合わせしてパターン形成を行う。遮光膜８２
ｃは、ドーピング位置を検出するためのアライメントマ
ークを形成するための遮光膜として利用するため、ドー
ピング位置を検出するためのアライメントマーク形成部
へ島状に加工する。遮光膜８２ｃを能動層８２ａと同じ
材料で形成することで、ドーピング位置を検出するため
のアライメントマーク用の遮光膜を堆積する工程を省略
できる。次にシリコン酸化膜等でゲート絶縁膜８３を形
成し、遮光膜８２ｃ上のゲート絶縁膜８３を除去する。
ゲート絶縁膜８３上に、Ｔａ等の金属膜でゲート電極８
４を形成する。

【００７０】その後、図８（ｂ）に示すように、Ｐ＋ド
ーピング用マスクで、レジストをＰ＋ドーピング位置が
開口したパターン８５ａとドーピング位置を検出するた
めのアライメントマークのパターン８５ｂに加工する。
その後、Ｐ＋ドーピングを行い、続けてレジスト８５ｂ
をマスクとして遮光膜８２ｃを加工して、図８（ｃ）に
示すように遮光膜８２ｃでＰ＋ドーピング位置を検出す
るためのアライメントマークを形成する。この時、遮光
膜８２ｃをドライエッチで加工すれば、エッチングが異
方性で加工精度に優れるため、遮光膜８２ｃをレジスト
８５ｂのパターン位置に正確に加工できる。Ｐ＋ドーピ
ングと、遮光膜８２ｃを加工する順番は問わない。即
ち、Ｐ＋ドーピング後に８２ｃを加工してもよいし、８
２ｃを加工後にＰ＋ドーピングを行ってもよい。その
後、遮光膜８２ｃで形成したＰ＋ドーピング位置を検出
するためのアライメントマークにＮ＋ドーピングマスク
を合わせて、図８（ｃ）に示すように、Ｎ＋ドーピング
位置が開口したパターンにレジスト８６を加工し、Ｎ＋
ドーピングを行う。

【００７１】以上の工程では、Ｐ＋ドーピングとＮ＋ド
ーピングの順番は逆でもよい。その場合は、Ｎ＋ドーピ
ング工程で、Ｎ＋ドーピング位置を検出するためのアラ
イメントマークを遮光膜８２ｃで形成しておき、Ｐ＋ド
ーピング用のレジストパターンをＮ＋ドーピング位置を
検出するためのアライメントマークに合わせて形成す
る。

【００７２】以上の説明では、２回のドーピングのうち
１回目めのドーピングでのみアライメントマークを形成
したが、２回ともアライメントマークを形成することも
可能である。その場合には、図８（ａ）で遮光膜８２ｃ
を２箇所設ける（８２ｃ１、８２ｃ２とする）。１回目
のドーピングでは、１回目のドーピング位置が開口した
パターンと、遮光膜８２ｃ１をすべてレジストで覆った
パターンと、遮光膜８２ｃ２上にアライメントマークの
パターンにレジスト形成し、ドーピングと遮光膜８２ｃ
２の加工を行い、遮光膜８２ｃ２で１回目のドーピング
位置検出用のアライメントマークを形成する。２回目の
ドーピングでは、２回目のドーピング位置が開口したパ
ターンと、遮光膜８２ｃ２をすべてレジストで覆ったパ
ターンと、遮光膜８２ｃ１上にアライメントマークのパ
ターンにレジスト形成し、ドーピングと遮光膜８２ｃ１
の加工を行い、遮光膜８２ｃ１で２回目のドーピング位
置検出用のアライメントマークを形成する。ドーピング
が２回以上ある場合も、図８（ａ）で、遮光膜８２ｃを
ドーピングの回数分形成しておけば、同様の方法で全ド
ーピング工程でアライメントマークを形成することが可
能である。

【００７３】ドーピングと、ドーピング位置を検出する
ためのアライメントマークを形成した後、図８（ｄ）に
示すように、シリコン酸化膜等で層間絶縁膜８７を堆積
し、コンタクトホールを開口する。コンタクトホールを
開口する際は、ドーピング工程で形成した遮光膜８２ｃ
によるアライメントマークへ位置合わせすることで、コ
ンタクトホールをドーピング位置へ直接位置合わせして
開口できる。コンタクトホール開口後、ＡＬ等で金属配
線８８を形成し能動層８２ａと接続する。最後に、透明
導電膜で画素電極を形成し、画素の薄膜トランジスタの
ドレインに接続する（図示しない）。

【００７４】以上の工程で形成される、遮光膜８２ｃに
よるドーピング位置を検出するためのアライメントマー
クを用いれば、ドーピング位置とコンタクトホールの位
置合わせ精度が向上するため、コンタクトホールの大き
さを小さくでき素子の微細化が達成される。しかも、本
発明では遮光膜８２ｃの加工をドライエッチングで行う
ことで加工精度に優れたアライメントマークを形成でき
る。

【００７５】

【発明の効果】以上述べたように、本発明の液晶表示装
置の製造方法によって作成される液晶表示装置は、遮光
膜と前記遮光膜の上部に形成された透明膜とからなり特
定の位置検出用パターンの形状に形成された積層膜をア
ライメントマークとして有するため、アライメントマー
クの識別性が向上し、アライメントマークの正確な位置
を容易に検出することができる。そのため、対向基板と
の位置合わせ精度が向上し、開口率を高くすることがで
きるという効果を有する。

【００７６】

【００７７】また、本発明の液晶表示装置の製造方法
は、絶縁基板上に形成された遮光膜を島状に加工する第
一の工程と、レジストをドーピング用パターンとアライ
ンメント用パターンとに加工する第２の工程と、前記レ
ジストをマスクにしてドーピングを行う第３の工程と、
前記レジストをマスクにして前記遮光膜をアラインメン
ト用パターンに加工する第４の工程とを有するアクティ
ブマトリクス基板の製造工程を有するため、ドーピング
工程で遮光膜を用いてアライメントマークを形成でき、
ドーピング位置と他のパターン（例えば、コンタクトホ
ール）を精度よく直接位置合わせでき、素子を微細化す
ることができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例１に係るアクティブマトリクス
基板の製造工程断面図。

【図２】本発明の実施例２に係るアクティブマトリクス
基板の製造工程断面図。

【図３】本発明の実施例３に係るアクティブマトリクス
基板の製造工程断面図。

【図４】本発明の実施例３に係るアクティブマトリクス
基板の断面図。

【図５】本発明の実施例３に係るアクティブマトリクス
基板の断面図。

【図６】本発明の実施例４に係るアクティブマトリクス
基板の製造工程断面図。

【図７】画素部平面図。

【図８】本発明の実施例５に係るアクティブマトリクス
基板の製造工程断面図。

【図９】ＣＭＯＳインバータ回路平面図。

【符号の説明】

１１・・・絶縁基板１２ａ・・・能動層１２ｂ・・・能動層の位置を検出するためのアライメン
トマーク１２ｃ・・・遮光膜１３・・・ゲート絶縁膜１４・・・ゲート電極１５・・・層間絶縁膜１６・・・金属配線１７ａ・・・画素電極１７ｂ・・・画素電極の位置を検出するためのアライメ
ントマーク２１・・・絶縁基板２３・・・ゲート絶縁膜２４ａ・・・ゲート電極２４ｂ・・・ゲート電極の位置を検出するためのアライ
メントマーク２４ｃ・・・遮光膜２５・・・層間絶縁膜２６・・・金属配線２７ａ・・・画素電極２７ｂ・・・画素電極の位置を検出するためのアライメ
ントマーク３１・・・絶縁基板３２・・・ゲート電極３３・・・ゲート酸化膜３４・・・ゲート絶縁膜３５ａ・・・能動層３５ｂ・・・能動層の位置を検出するためのアライメン
トマーク３５ｃ・・・遮光膜３６・・・チャネル保護膜３７・・・オーミック層３８ａ・・・画素電極３８ｂ・・・アライメントマーク３５ｂの保護膜３８ｃ・・・画素電極の位置を検出するためのアライメ
ントマーク３９・・・金属配線４１・・・絶縁基板４２・・・ゲート電極４３・・・ゲート酸化膜４４・・・ゲート絶縁膜４５ａ・・・能動層４５ｂ・・・能動層の位置を検出するためのアライメン
トマーク４５ｃ・・・遮光膜４６・・・チャネル保護膜４７・・・オーミック層４８ａ・・・画素電極４８ｂ・・・アライメントマーク４５ｂの保護膜４８ｃ・・・オーミック層４７の保護膜４８ｄ・・・画素電極の位置を検出するためのアライメ
ントマーク４９・・・金属配線５１・・・絶縁基板５２・・・ゲート電極５３・・・ゲート酸化膜５４・・・ゲート絶縁膜５５ａ・・・能動層５５ｂ・・・能動層の位置を検出するためのアライメン
トマーク５５ｃ・・・遮光膜５６・・・チャネル保護膜５７・・・オーミック層５８ａ・・・画素電極５８ｂ・・・アライメントマーク５５ｂの保護膜５８ｃ・・・画素電極の位置を検出するためのアライメ
ントマーク５９・・・金属配線６１・・・絶縁基板６２ａ・・・下電極６２ｂ・・・下電極の位置を検出するためのアライメン
トマーク６２ｃ・・・遮光膜６３・・・酸化膜６４ａ・・・画素電極６４ｂ・・・アライメントマーク６２ｂの保護膜６４ｃ・・・画素電極の位置を検出するためのアライメ
ントマーク６５・・・上電極７１・・・能動層７２・・・ゲート電極７３・・・コンタクトホール７４・・・画素電極７５・・・金属配線７６・・・遮光パターン８１・・・絶縁基板８２ａ・・・能動層８２ｂ・・・能動層の位置を検出するためのアライメン
トマーク８２ｃ・・・遮光膜８３・・・ゲート絶縁膜８４・・・ゲート電極８５ａ・・・Ｐ＋ドーピング用レジストパターン８５ｂ・・・Ｐ＋ドーピング位置検出用のアライメント
マークを形成するためのレジストパターン８６・・・Ｎ＋ドーピング用レジストパターン８７・・・層間絶縁膜８８・・・金属配線９１・・・能動層９２・・・ゲート電極９３・・・Ｐ＋ドーピング位置９４・・・Ｎ＋ドーピング位置９５ａ、９５ｂ、９５ｃ・・・コンタクトホール９６ａ、９６ｂ、９６ｃ・・・金属配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1333 G02F 1/13 G02F 1/136

Claims

(57)【特許請求の範囲】

【請求項１】基板上に遮光膜を形成して、液晶駆動の
ための薄膜トランジスタ用の第１の島状パターンとアラ
イメントマーク用の第２の島状パターンを形成する第１
の工程と、前記第１及び第２の島状パターン状にレジス
トを形成して、前記第１の島状パターン上にドーピング
用のレジストパターンと前記第２の島状パターン上にア
ライメント用のレジストパターンを形成する第２の工程
と、前記ドーピング用のレジストパターンをマスクにし
てドーピングを行う第３の工程と、前記アライメント用
のレジストパターンをマスクにして前記第２の島状パタ
ーンをアライメント用パターンに加工する第４の工程と
を有することを特徴とする液晶表示装置の製造方法。
【請求項２】前記第４の工程において、ドライエッチ
を用いて遮光膜を加工することを特徴とする請求項１記
載の液晶表示装置の製造方法。
【請求項３】複数の画素スイッチング用の薄膜トラン
ジスタを製造する工程を有し、前記薄膜トランジスタの
能動層を形成するのと同一の工程で形成された膜を前記
遮光膜として用いたことを特徴とする請求項１又は請求
項２に記載の液晶表示装置の製造方法。