KR20000066397A - 티에프티 엘시디 판넬의 제작방법 - Google Patents

티에프티 엘시디 판넬의 제작방법 Download PDF

Info

Publication number
KR20000066397A
KR20000066397A KR1019990013480A KR19990013480A KR20000066397A KR 20000066397 A KR20000066397 A KR 20000066397A KR 1019990013480 A KR1019990013480 A KR 1019990013480A KR 19990013480 A KR19990013480 A KR 19990013480A KR 20000066397 A KR20000066397 A KR 20000066397A
Authority
KR
South Korea
Prior art keywords
forming
layer
gate
tft
insulating film
Prior art date
Application number
KR1019990013480A
Other languages
English (en)
Other versions
KR100626347B1 (ko
Inventor
송준호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990013480A priority Critical patent/KR100626347B1/ko
Publication of KR20000066397A publication Critical patent/KR20000066397A/ko
Application granted granted Critical
Publication of KR100626347B1 publication Critical patent/KR100626347B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명은 TFT LCD의 판넬에서, 하판은 글래스 기판 위에 TFT 구조를 형성하는 단계, 상기 TFT 구조 위에 보호막 대신 세가지 컬러층을 차례로 패턴형성하여 컬러필터를 형성하는 단계, 상기 TFT의 소오스 전극 상부 컬러필터층에 콘택 홀을 형성하는 단계 및 상기 소오스 전극과는 상기 콘택홀을 통해 연결되는 화소전극을 형성하는 단계를 구비하여 이루어지며, 상판은 글래스 기판상에 투명전극층을 형성하고 화소분할 방식으로 이용하기 위해 패턴닝하는 단계와 블랙 매트릭스층으로 패턴을 형성하는 단계를 구비하여 이루어지고, 상기 블랙 매트릭스층으로 패턴을 형성하는 단계에서는 필요한 부분 다수 개소에 상기 블랙 매트릭스층으로 스페이서를 대용할 블럭을 액정층에 필요한 두께로 형성하는 구성과 상기 TFT 구조를 형성하는 과정에서 아몰퍼스 실리콘층으로 액티브(active) 영역을 형성하는 과정에서 게이트 패드는 금속이 완전히 노출되고 게이트 라인 위쪽의 절연막은 잔존하도록 2 단계 톤(tone)으로 노광, 식각하는 구성을 각각 특징으로 한다.
따라서 전체적으로 TFT LCD 판넬제작의 공정단계를 줄일 수 있고 광시야각을 구현할 수 있으며 COA 구조의 단점인 Defect 발생을 줄일 수 있게 된다.

Description

티에프티 엘시디 판넬의 제작방법{Method of manufacturing a TFT LCD pannel}
본 발명은 TFT LCD 판넬의 제조방법에 관한 것으로서 보다 상세하게는 TFT상에 별도의 보호막을 형성하지 않고 컬러필터를 형성하여 컬러필터가 동시에 보호막의 역할을 하는 COA 구조의 TFT LCD 판넬 제조방법에 관한 것이다.
일반적인 TN형 TFT LCD는 상판과 하판 사이에 액정을 주입하고 화소별로 판면에 형성된 공통전극과 화소전극 사이에 전계를 인가하여 액정의 배열을 변화시켜 빛을 통과시키거나 차단시킴으로써 화면을 구성하는 장치이다.
하판에 형성되는 TFT의 일반적 형성방법을 살펴보면, 우선 글래스 기판에 알미늄이나 크롬 등으로 게이트층을 적층하고 첫번째 마스크를 이용하여 일반화된 마스크 기법 즉, 포토레지스트 도포, 패턴 마스크를 이용한 노광, 현상, 패턴 식각, 스트립핑의 연쇄 공정을 통해 게이트 및 게이트 라인을 형성한다. 그리고 그 위에 게이트 절연막, 아몰퍼스 실리콘, 불순물을 첨가한 실리콘, 소오스 드레인 전극 형성용 금속층을 적층하고 두번째 마스크를 이용하여 일반적 마스크 기법을 통해 소오스 드레인 전극을 형성한다. 이때 금속층과 불순물을 첨가한 실리콘층을 식각하여 소오스 드레인 전극의 패턴을 형성할 수 있다. 다음으로는 아몰퍼스 실리콘층으로 액티브(active) 영역을 형성하기 위해 세번째 마스크를 이용한 마스크 기법을 사용한다. 경우에 따라 이상의 공정은 게이트 및 게이트 라인 형성 후 액티브 영역을 먼저 형성한 상태에서 그 위로 금속층을 적층하고 패턴작업을 하여 소오스 드레인 전극을 형성할 수도 있다. 이상의 과정을 통해 게이트, 소오스, 드레인 전극과 게이트 절연막, 아몰퍼스 실리콘층의 채널을 구비하는 TFT부가 형성된다.
그리고 그 위에 절연성 보호막을 적층한 후 다시 마스크를 이용하여 소오스 부분의 콘택창과 게이트 라인 및 데이터 라인의 패드부를 드러나게 하여 TFT층을 완성한다. 보호막 위로는 TFT의 소오스와 콘택을 통해 연결되는 화소전극이 형성되고 그 위로 배향막을 형성하게 된다. 반사형 LCD의 경우 화소전극이 반사판의 역할도 할 수 있다.
한편, 상판의 형성방법을 보면 글래스 기판에 공통전극을 형성하고 배향막을 덮게 된다. 컬러 타입 LCD의 경우 대개 상판에 컬러필터를 형성하게 된다. 컬러필터는 RGB 컬러별로 감광성을 가지는 재질에 안료를 섞어 막을 적층하고 마스크 기법을 이용하는 방법으로 형성하는데 각 화소의 컬러층 주변에는 콘트라스트를 높이고 컬러의 겹침에 의한 부정적 효과를 막기 위해 블랙매트릭스(Black Matrix)를 먼저 형성하게 된다. 블랙매트릭스는 감광성을 가지는 재질의 블랙매트릭스층을 적층한 후 마스크 기법으로 각 화소의 주변을 연결하는 패턴을 남김으로써 이루어진다.
따라서 컬러필터를 형성한 LCD 상판은 4회의 마스크 기법을 사용하고 형성된 컬러필터층 위로 투명한 공통전극층과 배향막을 형성하는 단계를 거쳐서 이루어진다.
상판과 하판의 내면은 배향을 한 후 양 판의 간격을 유지시키기 위해 스페이서를 산포하고 글래스 주변에 실링을 위한 페이스트를 형성하고 상판과 하판을 겹쳐서 속이 빈 LCD 판넬을 조립한 후 판넬 내부에 액정을 주입시킨다. 상판 혹은 상하판에는 액정과 닿지 않는 외측으로 편광판이 부착되며 글래스에 형성된 패드는 구동회로와 연결된다. 또한 필요에 따라 위상차판이나 디퓨져, 백라이트 등이 부착되어 LCD를 완성하게 된다. 이상과 같은 공정을 통해 이루어진 LCD 판넬의 화소부 단면을 개략적으로 나타낸 것이 도1이다.
실제로 LCD 제작을 위해서는 이상의 과정과 방법에서 많은 부분적인 변형을 통해 제작을 용이하게 하고 품위를 높이는 공정들이 개발되고 있으며 그 개발기술들의 일반적인 목적은 화면에서 개구율을 높이고, 시야각을 크게 하며, 소비전력을 줄이고, 대화면화, 고정세화, 경량화 등을 달성하는데 집중되고 있다.
또한 생산기술의 측면에서 동일한 품위의 LCD를 생산하면서도 공정 단계를 줄이고 수율을 높이는 기술의 개발이 계속적으로 필요하게 된다.
근래에 개발된 기술들 가운데 좋은 예로 COA(Color Filter on Array)구조의 LCD와 화소분할(PVA:Patterned vertical Alignment) 타입 LCD가 있다.
COA 구조의 LCD는 TFT 상에 보호막 대신 감광성의 RGB 컬러 Resin으로 이루어진 막을 형성하는 방법을 사용한다. 따라서 글래스 기판에 TFT를 형성하고 그 위에 보호막 대신 컬러필터층을 형성한 다음 콘택창을 형성하고 그 위로 화소전극을 형성하게 된다. 그리고 이에 대응하는 상판에는 글래스 기판에 투명전극을 형성하고 그 위에 컬러층을 제외한 블랙 매트릭스 패턴만을 형성하게 되므로 자연스럽게 초고개구율 구조로 형성할 수 있게 된다. 이상의 상판과 하판을 조립하여 액정을 주입하고 구동회로를 연결하며 편광판, 위상차판, 백라이트 등을 부착하여 LCD를 완성하게 된다.
PVA 타입의 LCD의 경우 액정이 주입되어 접촉하게 되는 기판의 내면에 배향막 배향처리를 하지 않고 키랄 화합물을 사용하여 액정이 판넬면에 대략 수직하게 배열하는 VA 타입 LCD를 이용한 것으로 상층 투명전극을 일정한 형태로 구역이 나누어진 패턴으로 형성하여 결국 액정에 영향을 주는 구획을 만들고 이를 이용하여 디스플레이 판넬의 시야각을 높이는 효과를 얻는 것이다. 이 경우 러빙공정이 필요없게 되고 또한 높은 콘트라스트와 빠른 응답속도로 인하여 차세대 LCD로 각광을 받고 있다.
그런데 기존의 COA 구조를 보면 보호막 대신 컬러필터를 구성하는 레진을 사용함으로써 공정을 줄이고 개구율을 높일 수 있으나, 초고개구율 구조에 따르는 손상부 발생가능성이 커지고 손상발생시 수리가 어렵다. 컬러층 위로 직접 ITO를 패턴닝하게 되는 경우 ITO를 식각할 때 컬러층을 이루는 레진이 손상을 받아 일부씩 제거되는 문제가 생길 수 있고 이를 방지하기 위해 별도의 오버코트막을 컬러층 위로 형성해야 하는 경우가 있다. 또한 오버코트막을 증착, 패턴닝하는 추가 공정에서 게이트 패드부 상의 절연막도 대개 이때 같이 식각하여야 하는데 오버코트막은 감광성 물질을 사용하는 것에 반하여 게이트 절연막은 실리콘 나이트라이드와 같은 비감광성 물질이므로 이 절연막을 제거하는 과정에서 오버코트막이 함께 손상될 수 있다는 문제점이 있다.
또한 화소분할 타입 LCD의 경우 일반 TN형과 비교할 때 약 25% 정도 투과율이 감소되고 상판의 공통전극의 패턴닝을 위해 마스크 사용에 따른 공정이 추가되는 단점이 있었다.
본 발명은 이러한 화소분할 타입 LCD와 COD 구조 LCD의 문제점들을 보완하고 장점을 얻어 공정단계를 줄이고 높은 품위를 가진 조합형 TFT LCD 판넬의 제작방법을 제공하는 것을 목적으로 한다.
도1은 일반적 TFT LCD 판넬의 화소부 단면을 개략적으로 나타낸 도면이다.
도2는 글래스 기판에 게이트 및 게이트 라인을 형성한 상태를 나타내는 도면다.
도3은 도2의 상태에서 게이트 절연막, 아몰퍼스 실리콘막, 불순물이 첨가된 실리콘막, 소오스 드레인 형성용 금속막을 차례로 적층하고 소오스 드레인 전극과 드레인 전극 및 데이터 라인을 형성한 상태를 나타내는 도면이다.
도4는 도3의 상태에서 아몰퍼스 실리콘 패턴 및 산화막 패턴을 형성한 상태를 나타내는 도면이다.
도5는 도4를 형성하는 과정에서 포토레지스트를 현상한 상태에서의 게이트 패드, 게이트 라인 및 TFT 부분의 단면을 나타낸 단면도이다.
도6은 도4의 상태에서 RGB 세 가지 컬러층으로 각각 마스크 기법을 사용하여 컬러필터층을 형성하고 각 화소 TFT의 소오스 상부 컬러필터층에 콘택을 형성한 상태를 나타내는 도면이다.
도7은 도6의 상태에서 각 화소부에 화소전극을 형성한 상태를 나타낸다.
도8은 본 발명에 따라 형성된 COA 구조 TFT LCD 판넬의 화소부 단면을 나타내는 도면이다.
도9는 LCD 판넬의 상하판을 조립하는 단계를 나타낸 것으로, 블랙 매트릭스를 형성하는 과정에서 전체 판넬의 주변부 비디스플레이 영역에 블랙 매트릭스 패턴이 디스플레이 영역을 둘러싸도록 형성된 상태를 보여주는 평면도이다.
※ 도면 주요부분에 대한 부호의 설명
101,114,601,614: 편광판 102,113,602,613: 글래스 기판
92,103,603: 블랙 매트릭스 59,69,104,611: 컬러필터층
105,605: ITO 35,45,106,606: 드레인
37,107,607: 아몰퍼스 실리콘 34,49,108,608: 소오스
22,32,109,609: 게이트 63,110,610: 화소전극
111: 보호막 38,47,57,67,112,612: 절연막
21,31,41,51,61: 게이트 패드 23,33: 게이트 라인
36,46,56,66: 데이타 라인 48: 액티브 영역
54,64: 콘택 93: 블랙 매트릭스 라인
91: 액정 주입구 94: 실링부
상기 목적을 달성하기 위한 본 발명의 TFT LCD 판넬의 제작방법의 제 1 구성은 TFT LCD의 판넬의 제작을 위해 하판 글래스 기판 위에 TFT 구조를 형성하는 과정에서, 기판에 게이트 전극, 게이트 라인 및 게이트 패드를 형성하는 단계, 상기 게이트 전극, 게이트 라인 및 게이트 패드 상에 게이트 절연막, 반도체층, 오믹 콘택(Ohmic contact)층 및 금속층을 연속으로 형성하는 단계, 상기 금속층 및 오믹 콘택층을 마스크 기법을 이용하여 식각함으로써 소오스 드레인 전극을 형성하는 단계, 상기 반도체층 및 게이트 절연막을 마스크 기법을 이용하여 식각함으로써 TFT부분 및 데이터 라인은 보존하고 게이트 라인의 게이트 절연막 캡을 남기고 그 외로는 적어도 게이트 패드부의 게이트 절연막은 식각하여 개방하는 단계, 컬러필터층을 형성하는 단계 및 상기 소오스 전극에 전기적으로 접촉하는 화소전극을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
이때 게이트 절연막과 그 위의 반도체층을 마스크 기법으로 패턴닝하는 단계에서는 2 단계 톤으로 노광하는 방법을 사용하여 동시에 게이트 라인 캡핑과 게이트 패드부 개방을 달성하도록 하는 것이 바람직하다.
그리고 본 발명에서 컬러필터층을 형성하는 단계 이후 컬러필터층 위로 투명 절연재질의 오버코트(overcoat) 막을 형성하는 것이 컬러필터층의 손상을 방지하는 측면에서 바람직하며 그 후 소오스 전극에 콘택을 형성게 된다. 이때는 콘택 형성과 함께 패드부도 패드 금속이 노출되도록 하는 것이 바람직하다.
본 발명에서 컬러필터층은 총천연색 화면을 구성할 수 있도록 Red, Green,Blue 부분으로 조합되어 이루어지는 것이 일반적이며, 화소전극은 컬러필터층을 거친 빛이 잘 투과할 수 있도록 투명한 전극을 사용하며 ITO를 사용하는 것이 대표적이다.
상기 목적을 달성하기 위한 본 발명의 TFT LCD 판넬 제작방법의 제 2 구성은 TFT LCD의 판넬 제작과정에 있어서, 하판 글래스 기판상에 TFT부 및 관련 배선을 형성하는 단계, 상기 TFT 구조 위에 보호막 대신 세가지 컬러층을 차례로 패턴형성하여 컬러필터를 형성하는 단계, 상기 TFT의 소오스 전극 상부 컬러필터층에 콘택 홀을 형성하는 단계 및 상기 소오스 전극과는 상기 콘택홀을 통해 연결되는 화소전극을 형성하는 단계를 구비하여 이루어지며, 상판은 글래스 기판상에 투명전극(ITO)층을 형성하고 패턴닝하는 단계와 블랙 매트릭스층으로 패턴을 형성하는 단계를 구비하여 이루어지고, 상기 블랙 매트릭스층으로 패턴을 형성하는 단계에서는 필요한 부분 다수 개소에 상기 블랙 매트릭스층으로 블럭을 액정층에 필요한 두께로 형성하여 상기 블럭이 판넬 조립단계에서의 스페이서의 역할을 하도록 하는 것을 특징으로 한다.
또한 블랙 매트릭스는 데이터 라인이나 게이트 라인을 따라서 형성되는 것이 일반적일 것이나 각 화소의 TFT 형성부에도 외광으로 인해 소자에서 발생할 수 있는 누설전류(Leakage current)를 방지할 수 있게 한다는 측면에서 바람직하다. 또한 판넬의 외곽에도 실링라인과 나란한 형태로 블랙 매트릭스 패턴을 형성할 경우 측면쪽에서 입사되는 외광으로 인하여 디스플레이 품위가 떨어지는 것을 방지할 수 있으므로 바람직하다.
그리고 러빙 공정이 없는화소분할 타입의 장점을 살려 블랙 매트릭스층은 충분히 두껍게 형성하게 되므로 유기막으로 이루어지는 것이 적합하다.
이하 본 발명의 2가지 구성이 결합된 구체적인 일 실시예를 도면을 참조하면서 좀 더 상세히 살펴보기로 한다.
도2는 글래스 기판에 게이트(22), 게이트 라인(23) 및 게이트 패드(21)를 형성한 상태를 나타내는 도면이다. 게이트 금속으로는 알미늄, 알미늄 합금, 크롬, 몰리브덴 등을 사용하며 이들의 적층형태도 사용할 수 있다. 게이트 금속층을 쌓고 포토레지스트를 도포한 후 패턴 노광하여 형상하고 식각하는 일반적인 마스크 기법 패턴형성공정을 거쳐서 완성하게 된다.
도3은 도2의 상태에서 실리콘 나이트라이드막 등을 주로 하는 게이트 절연막, 아몰퍼스 실리콘막, 접촉저항을 줄이기 위한 불순물이 첨가된 비정질 실리콘막, 소오스 드레인 형성용으로 크롬이나 코발트를 주로 하는 금속막을 차례로 적층한 다음 마스크 기법을 사용하여 소오스(34) 드레인(35) 전극과 드레인 전극과 연결되는 데이터 라인(36)을 형성한 상태를 나타내는 도면이다. 금속막을 식각하면서 하부의 불순물이 첨가된 비정질 실리콘막도 함께 식각되는 것이 일반적이다. 이로써 TFT부에는 소오스 드레인 사이의 채널이 형성된다.
도4는 도3의 상태에서 아몰퍼스 실리콘 패턴 및 절연막 패턴을 형성한 상태를 나타내는 도면이다. 소오스(49) 드레인(45) 전극 및 데이터 라인(46)과 아몰퍼스 실리콘 패턴을 제외한 곳에서는 아몰퍼스 실리콘과 절연막이 제거된다. 따라서 TFT의 액티브 영역(48)은 아몰퍼스 실리콘으로 캡핑(Capping)된 상태를 형성한다. 단 이때 게이트 라인 부분은 절연을 위해 절연막(47)으로 캡핑된 상태를 유지하여야 하므로 화소 패턴 마스크 등을 이용하여 중간 톤(tone)으로 노광하여 절연막은 제거되지 않도록 한다. 결국 전체적으로 도4의 단계에서는 2 단계 톤으로 노광하여 게이트 패드(41)의 금속은 드러내고 게이트 라인은 절연막 캡을 유지하며 액티브영역은 아몰퍼스 실리콘층을 유지하는 형태가 된다.
그리고 2 단계 톤으로 노광하기 위해서는 마스크 패턴을 슬릿(slit) 타입으로 사용하여 회절현상을 이용하거나 마스크 자체의 패턴을 중간 톤으로 하거나 두 개의 마스크로 이중으로 노광하는 방법 등을 사용할 수 있을 것이다. 가령 슬릿 타입을 사용하는 경우의 2 단계 톤 노광은 노광을 실시할 때 마스크의 패턴이, 데이터 라인 및 TFT 부분에 해당되는 곳은 불투명한 부분이고, 게이트 라인을 캡핑하는 영역은 중간 톤의 부분, 즉, 미세한 슬릿이 다수 형성된 부분이고, 나머지 부분은 투명한 부분이 된다.
도5는 도4를 형성하는 과정에서 포토레지스트를 현상한 상태에서의 게이트 패드, 게이트 라인 및 TFT 부분의 단면을 나타낸 단면도이다.
포토레지스트를 패턴 마스크를 사용하여 노광을 하고 현상을 하면 도5와 같이 액티브 영역은 가장 두꺼운 t2의 두께로 포토레지스트(39)가 남고, 게이트 라인을 캡핑하는 영역은 그보다 얇은 t1두께의 포토레지스트(39')가 남으며, 나머지 영역 특히 패드 영역은 포토레지스트가 거의 제거된 상태가 된다. 이런 상태에서 비등방성 식각을 하게 되면 게이트 패드부는 아몰퍼스 실리콘막(37)과 게이트 절연막(38)이 식각으로 제거되고, 게이트 라인을 캡핑하는 부분은 아몰퍼스 실리콘막(37)이 식각되어 제거되며, 액티브 영역은 식각되지 않은채로 남게 된다.
도6은 도5의 상태에서 Red, Green, Blue 세 가지 컬러층으로 각각 마스크 기법을 사용하여 컬러필터층(59)을 형성하고 각 화소 TFT의 소오스 전극 상부 컬러필터층(59)에 콘택창(54)을 형성한 상태를 나타내는 도면이다. 이 때는 각 컬러의 패턴을 형성하기 위해 3번의 마스크 사용이 필요하고 콘택은 별도의 마스크 작업 없이 각 컬러 패턴을 형성하는 과정에서 함께 형성하는 것이 바람직하다. 컬러필터층을 형성하는 컬러 레진(resin)은 일반 COA 구조에서와 같이 TFT 보호막의 역할을 동시에 하게 된다. 경우에 따라서는 컬러필터층을 형성한 상태에서 위에 감광성 투명 유기막으로 오버코트막을 형성할 수 있으며 콘택부분의 오버코트막은 제거되어 소오스 전극이 개방된 상태로 되어야 한다. 이 경우 패드부의 오버코트층도 함께 제거되어 패드부가 노출되는 것이 바람직하다.
도7은 도6의 상태에서 각 화소부에 화소전극을 형성한 상태를 나타낸다. 화소전극(63)은 ITO(Indium Tin Oxide) 등의 투명전극을 스퍼터링 등으로 증착하여 화소 패턴에 따라 패턴닝하여 형성하며, 게이트 라인과 데이터 라인(69)들 사이에 형성된다. 이때 콘택창(64)도 채워져 소오스 전극과 화소전극(63) 사이의 콘택도 완성하게 된다. 또한 이때 상기 게이트 패드부에 드러난 금속층을 이 투명전극으로 적층하여 패턴 식각시 남김으로써 금속의 부식을 방지하는 것도 바람직하다.
도8은 본 발명에 따라 형성된 COA 구조 TFT LCD 판넬의 화소부 단면을 나타내는 도면이다. 상판은 내측으로 글래스 기판(602)에 ITO(605)로 공통 전극을 형성한 상태에서 블럭형태의 블랙 매트릭스(603) 패턴을 형성한 다음 결합된다. 물론 결합을 위한 실링작업이 필요하다. 이들 다수의 블랙 매트릭스 블럭이 도8에서와 같이 하판의 TFT 형성부와 마주 보도록 형성될 경우 TFT에 외부광을 차단시키는 역할을 하므로 외부광의 영향으로 형성되는 TFT 소자내 누설전류(leakage current)를 억제할 수 있고 조립단계에서 정렬용 키로 사용될 수도 있다.
대개 이들 블럭은 게이트 라인 및 데이터 라인을 따라서 부분적으로 형성하여 각 화소를 둘러싸는 블랙 매트릭스의 역할을 하며 동시에 필요한 액정층 두께로 형성하여 스페이서의 역할을 한다. 그러므로 블랙 매트릭스층 레진(resin)의 두께는 4~4.5um 정도로 형성되어 별도의 스페이서를 요하지 않게 된다. 블럭 부분은 연속적인 장벽의 형태로 형성되지 않으므로 액정주입시에 전혀 영향이 없다. 한편 종래와 같이 스페이서를 사용하고 개구부를 화소전극으로 커버하는 경우에는 데이터 라인과 게이트 라인의 금속층이 블랙 매트릭스의 역할을 할 수도 있으므로 별도의 블랙 매트릭스는 형성하지 않아도 관계없다. 다만, PVA 처럼 상판의 투명전극을 패터닝하는 경우에는 블랙 매트릭스를 금속층으로 형성하여 화소전극과의 사이에 저저항을 실현하는 효과를 거둘 수 있다.
도9는 LCD 판넬의 상하판을 조립하는 단계를 나타낸 것으로, 블랙 매트릭스를 형성하는 과정에서 전체 판넬의 주변부 비디스플레이 영역에 블랙 매트릭스 라인(93)이 디스플레이 영역을 둘러싸도록 형성된 상태를 보여주는 평면도이다.
액정 주입구(91) 부분에는 액정주입을 위해 블랙 매트릭스를 형성하지 않았고 점선 내부의 디스플레이 영역에서는 스페이서의 역할을 하도록 각 배선 위와 TFT 같은 불투명부에 블랙 매트릭스(92)가 형성되어 잇다. 글래스로 이루어지는 전체 화면의 주변부에 실링(sealing)부(94)와 나란히 블랙 매트릭스 라인(93)을 형성하게 됨으로써 측면으로 외부광이 입사되어 화면의 질을 떨어뜨리는 것을 방지할 수 있다. 이후 일반적인 액정공정인 폴리이미드층 형성, 실링재 인쇄, 조립, 프레스, 액정주입, 마무리 실링 등을 연속적으로 진행하여 판넬을 완성하게 된다.
따라서 스페이서 산포가 필요없게 되고 전체적으로 TFT LCD 판넬제작의 공정단계를 줄일 수 있고화소분할형의 장점인 광시야각을 구현할 수 있으며 COA 구조의 단점인 Defect 발생을 줄일 수 있게 된다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (11)

  1. TFT LCD의 판넬의 제작을 위해 하판 글래스 기판 위에 TFT 구조를 형성하는 과정에서,
    기판에 게이트 전극, 게이트 라인 및 게이트 패드를 형성하는 단계,
    상기 게이트 전극, 게이트 라인 및 게이트 패드 상에 게이트 절연막, 반도체층, 오믹 콘택(Ohmic contact)층 및 금속층을 연속으로 형성하는 단계,
    상기 금속층 및 오믹 콘택층을 마스크 기법을 이용하여 식각함으로써 소오스 드레인 전극을 형성하는 단계,
    상기 반도체층 및 게이트 절연막을 마스크 기법을 이용하여 식각함으로써 TFT부분 및 데이터 라인은 보존하고 게이트 라인의 게이트 절연막 캡을 남기고 그 외의 구역에는 적어도 게이트 패드부의 게이트 절연막은 식각하여 개방하는 단계,
    컬러필터층을 형성하는 단계: 및
    상기 소오스 전극에 전기적으로 접촉하는 화소전극을 형성하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  2. 제 1 항에 있어서,
    상기 반도체층 및 게이트 절연막을 마스크 기법을 이용하여 식각함으로써 TFT부분 및 데이터 라인은 보존하고 게이트 라인의 게이트 절연막 캡을 남기고 그 외의 구역에는 적어도 게이트 패드부의 게이트 절연막은 식각하여 개방하는 단계는 2톤 노광을 이용하여 한번의 마스크 기법으로 이루어지는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 컬러필터층을 형성하는 단계 뒤에 상기 컬러필터층 위로 투명 절연막인 오버코트막을 형성하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  4. 제 1 항에 있어서,
    상기 컬러필터층은 Red, Green, Blue 의 삼색 컬러필터층으로 이루어지는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  5. 제 1 항에 있어서,
    상기 화소전극은 투명한 전극으로써 ITO로 이루어지는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  6. 제 1 항에 있어서,
    상기 화소전극을 형성하는 단계에서 상기 게이트 패드부에는 상기 화소전극의 패턴이 남아 있는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  7. TFT LCD의 판넬의 제작에 있어서,
    하판은 글래스 기판 위에 TFT 구조를 형성하는 단계;
    상기 TFT 구조 위에 보호막 대신 세가지 컬러층을 차례로 패턴형성하여 컬러필터를 형성하고 동시에 상기 TFT의 소오스 전극위로 콘택 홀을 형성하는 단계; 및
    상기 소오스 전극과는 상기 콘택홀을 통해 연결되는 화소전극을 형성하는 단계;를 구비하여 이루어지며,
    상판은 글래스 기판상에 투명전극 (ITO)층을 형성하고 패턴닝하는 단계;와
    블랙 매트릭스층으로 패턴을 형성하는 단계;를 구비하여 이루어지고,
    상기 블랙 매트릭스층으로 패턴을 형성하는 단계에서는 필요한 부분 다수 개소에 상기 블랙 매트릭스층으로 블럭을 액정층에 필요한 두께로 형성하여 상기 블럭이 판넬 조립단계에서의 스페이서의 역할을 하도록 하는 것을 특징으로 하는 TFT LCD 판넬의 제작방법.
  8. 제 7 항에 있어서,
    상기 TFT 구조를 형성하는 단계에서는 아몰퍼스 실리콘층으로 액티브(active) 영역을 형성하는 과정에서 게이트 패드는 금속이 완전히 노출되고 게이트 라인 위쪽의 절연막 캡은 잔존하도록 2 단계 톤(tone)으로 노광, 식각하는 것을 특징으로 하는 TFT LCD 판넬 제작방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 블랙 매트릭스는 유기막으로 이루어지며 블럭은 각 TFT가 형성된 부분 및 게이트 라인과 데이터 라인 상의 복수 개소에 형성하는 것을 특징으로 하는 TFT LCD 판넬 제작방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 블랙 매트릭스층을 판넬 주변부에 실링라인과 나란히 내측으로도 형성하는 것을 특징으로 하는 TFT LCD 판넬 제작방법.
  11. 제 8 항에 있어서,
    상기 2단계 톤 노광에서 사용하는 마스크는 중간 톤으로 노광되는 부분의 마스크 패턴이 다수의 슬릿을 이용하여 형성된 것임을 특징으로 하는 TFT LCD 판넬 제작방법.
KR1019990013480A 1999-04-16 1999-04-16 티에프티 엘시디 판넬의 제작방법 KR100626347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990013480A KR100626347B1 (ko) 1999-04-16 1999-04-16 티에프티 엘시디 판넬의 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990013480A KR100626347B1 (ko) 1999-04-16 1999-04-16 티에프티 엘시디 판넬의 제작방법

Publications (2)

Publication Number Publication Date
KR20000066397A true KR20000066397A (ko) 2000-11-15
KR100626347B1 KR100626347B1 (ko) 2006-09-20

Family

ID=19580363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013480A KR100626347B1 (ko) 1999-04-16 1999-04-16 티에프티 엘시디 판넬의 제작방법

Country Status (1)

Country Link
KR (1) KR100626347B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652038B1 (ko) * 2000-11-16 2006-11-30 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR20070021367A (ko) * 2005-08-18 2007-02-23 삼성전자주식회사 표시 기판의 제조 방법과 이를 갖는 액정표시패널 및액정표시장치
KR100850585B1 (ko) * 2002-04-11 2008-08-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
US7894026B2 (en) 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
KR101398643B1 (ko) * 2006-09-18 2014-05-30 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
US9606404B2 (en) 2015-01-09 2017-03-28 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US10303020B2 (en) 2016-06-16 2019-05-28 Samsung Display Co., Ltd. Display device and manufacturing method of the same
US11500432B2 (en) 2019-07-11 2022-11-15 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682092B1 (ko) 2009-11-12 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652038B1 (ko) * 2000-11-16 2006-11-30 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100850585B1 (ko) * 2002-04-11 2008-08-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
US7894026B2 (en) 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
KR20070021367A (ko) * 2005-08-18 2007-02-23 삼성전자주식회사 표시 기판의 제조 방법과 이를 갖는 액정표시패널 및액정표시장치
KR101398643B1 (ko) * 2006-09-18 2014-05-30 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
US9606404B2 (en) 2015-01-09 2017-03-28 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US10303020B2 (en) 2016-06-16 2019-05-28 Samsung Display Co., Ltd. Display device and manufacturing method of the same
US11500432B2 (en) 2019-07-11 2022-11-15 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR100626347B1 (ko) 2006-09-20

Similar Documents

Publication Publication Date Title
KR100262227B1 (ko) 액정표시장치
US7436472B2 (en) Liquid crystal display device and method with color filters having overcoat layer thereover formed on substrate except for fourth color filter formed on the overcoat layer
KR101158872B1 (ko) 액정표시장치 및 그 제조방법
KR100870701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100637941B1 (ko) 액정 표시 장치 및 전자기기
WO2004011998A1 (en) Upper substrate, liquid crystal display apparatus having the same and method of fabricating the same
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
KR100305523B1 (ko) 액정표시장치및액정표시장치의제조방법
KR100626347B1 (ko) 티에프티 엘시디 판넬의 제작방법
US20070188682A1 (en) Method for manufacturing a display device
JP3844846B2 (ja) 液晶表示装置およびその製造方法
JPH0968723A (ja) 液晶表示装置
KR100470498B1 (ko) 액티브 매트릭스형 액정표시장치 및 그 제조방법
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4158763B2 (ja) 液晶表示装置、液晶表示装置の製造方法、及び電子機器
KR100621608B1 (ko) 티에프티 엘시디 판넬 제조방법
JPH07175088A (ja) 液晶パネル用基板とその製造方法
KR100906410B1 (ko) 블랙 씰 패턴과 그 둘레에 외곽 수지패턴을 형성한 액정표시 장치
KR20050000447A (ko) 액정 표시 장치
JP3481510B2 (ja) アクティブマトリクス型液晶表示装置
JPH11190838A (ja) 液晶表示装置および液晶表示装置の製造方法
KR20110029921A (ko) 반사투과형 액정표시장치 및 그 제조 방법
KR19990084316A (ko) 톱 게이트 박막 트랜지스터 구조를 갖는 액정 표시 장치의 제조방법
KR100862075B1 (ko) 액정 표시 장치
JP3367346B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee