JP4034732B2 - 多結晶シリコンを利用した薄膜トランジスタの製造方法 - Google Patents
多結晶シリコンを利用した薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4034732B2 JP4034732B2 JP2003553631A JP2003553631A JP4034732B2 JP 4034732 B2 JP4034732 B2 JP 4034732B2 JP 2003553631 A JP2003553631 A JP 2003553631A JP 2003553631 A JP2003553631 A JP 2003553631A JP 4034732 B2 JP4034732 B2 JP 4034732B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- slit
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 claims description 44
- 239000010408 film Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 19
- 239000007790 solid phase Substances 0.000 claims description 19
- 238000002425 crystallisation Methods 0.000 claims description 17
- 230000008025 crystallization Effects 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910020177 SiOF Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- -1 SiOC Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 24
- 239000000758 substrate Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000007791 liquid phase Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、多結晶シリコンを利用した薄膜トランジスタの製造方法に関する。
一般に、液晶表示装置は、電極が形成されている二つの基板及びその間に注入されている液晶物質を含み、二つの基板は、周縁に印刷されており液晶物質を封じ込める封止材によって結合され、二つの基板の間に散布されている間隔材によって支持されている。
このような液晶表示装置は、二つの基板の間に注入されている異方性誘電率を有する液晶物質に電極を利用して電界を印加し、この電界の強さを調節して基板に透過される光の量を調節することによって画像を表示する装置である。この時、電極に伝達される信号を制御するために薄膜トランジスタを使用する。
液晶表示装置に用いられる最も一般的な薄膜トランジスタでは、非晶質シリコンを半導体層として使用する。
このような非晶質シリコン薄膜トランジスタは、大略０．５〜１cm2/Vsecの程度の移動度（mobility）を有しており、液晶表示装置のスイッチング素子としては使用可能であるが、移動度が小さくて液晶パネルの上部に直接駆動回路を形成するには不適切な短所がある。
したがって、このような問題点を克服するために、電流移動度が大略２０〜１５０cm2/Vsecの程度である多結晶シリコンを半導体層として使用する多結晶シリコン薄膜トランジスタ液晶表示装置が開発されており、多結晶シリコン薄膜トランジスタは、比較的に高い電流移動度を有しているので駆動回路を液晶パネルに内蔵するチップインガラス（Chip In Glass）を実現することができる。
多結晶シリコンの薄膜を形成する技術としては、基板の上に直接多結晶シリコンを高温で蒸着する方法、非晶質シリコンを積層して６００℃程度の高温で結晶化する固相結晶化方法、非晶質シリコンを積層してレーザーなどを利用して熱処理する方法などが開発された。しかし、このような方法は、高温の工程が要求されるために液晶パネル用ガラス基板への適用が難しく、結晶粒界を均一に調節することができないので、薄膜トランジスタ間の電気的な特性に対する均一度を低下させる短所がある。
このような問題点を解決するために、結晶粒界の分布を人為的に調節することができる順次的側面固相結晶（sequential lateral solidification）工程が開発された。これは、多結晶シリコンのグレーンが、レーザーが照射された液相領域とレーザーが照射されていない固相領域との境界で、その境界面に対して垂直方向に成長するという事実を利用した技術である。このために、レーザービームは、スリットパターンを有するマスクを用いて局部的に非晶質シリコンを完全に溶かして非晶質シリコン層にスリット状の液相領域を形成する。次に、液相の非晶質シリコンは冷却されて結晶化が進むが、結晶はレーザーが照射されていない固相領域の境界からその境界面に対して垂直方向に成長し、グレーン等の成長は、液相領域の中央で互いに出会えば止まるようになる。このような工程を繰り返してマスクのスリットをグレーンの成長方向に移動しながら進行すれば、順次的側面固相結晶は電領域にわたって進行することができる。
しかし、順次的側面固相結晶を通じて結晶化された多結晶シリコン層のグレーン境界面には突出部が形成される。このため、多結晶シリコン層の上部に感光膜を塗布する時に感光膜が完全に塗布されない問題点が発生する。このような問題点を解決するために、有機洗浄やＨＦを利用した洗浄を行うが、突出部が完全に除去されず、効果的ではなかった。
本発明の目的は、多結晶工程の際に形成される突出部を効果的に除去することができる多結晶シリコンを利用した薄膜トランジスタの製造方法を提供することにある。
前記のような課題を解決するために本発明では、非晶質シリコンを多結晶シリコンに結晶化した後、プラズマ工程を利用した乾式エッチングによって多結晶シリコン層の表面を平坦化する。
より詳細には、まず、絶縁基板上に非晶質シリコン薄膜を形成した後、非晶質シリコン薄膜にレーザーを照射して側面固相結晶工程によって非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜を形成する。次に、プラズマを利用した乾式エッチングによって多結晶シリコン薄膜の表面を平坦化し、多結晶シリコン薄膜をパターニングして半導体層を形成する。次に、半導体層を覆うゲート絶縁膜を形成し、ゲート絶縁膜の上部の半導体層と反対側にゲート電極を形成した後、半導体層に不純物を注入してゲート電極を中心にして両側にソース及びドレーン領域を形成する。次に、ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を各々形成する。
ここで、ドレーン電極と画素電極との間に窒化ケイ素、SiOC、SiOFまたは有機絶縁物質からなる保護膜を形成することができる。
プラズマを利用した乾式エッチングは、酸素、水素、またはヘリウムを利用することができ、Cl２、SF６、Arの気体が２．５−３．５：０．５−１．５：１．５−２．５の範囲で混合された混合気体を利用できる。この時、プラズマを利用した乾式エッチングは、５mT以下の圧力で実施するのが好ましい。
側面固相結晶工程で照射されるレーザーの透過領域を定義するスリットパターンは、グレーンが少なくとも二つ以上の方向に成長するように少なくとも二つ以上の領域で第１方向と第１方向に対して垂直な第２方向に配列されているマスクを用いることができる。少なくとも２つの領域において第１方向に配列された前記スリットパターンを有する第１領域と前記第２方向に配列されている前記スリットパターンを有する第２領域とを有し、前記第１領域において前記第１方向に配列されている前記スリットパターンと前記第２領域において前記第２方向に配列されている前記スリットパターンとは互いに垂直に配置されている。
また、側面固相結晶工程では、照射されるレーザーの透過領域を定義し、一方向に対して順に減少したり増加する幅で形成されている複数のスリットパターンが配列されているマスクを用いることができる。この時、スリットパターンは、少なくとも二つ以上の領域に分離されて配列されており、それぞれの領域においてスリットパターンは同一な幅で形成されており、複数の領域において特定の方向に配列されている複数のスリットパターンは同一な中心線上に位置する。
本発明では、非晶質シリコン層を多結晶シリコン層に結晶化した後、プラズマ工程を利用した乾式エッチングによって平坦化して多結晶シリコン層の平坦度を向上させて感光膜を均一に塗布することができ、これにより、薄膜トランジスタ及びこれを含む表示装置の特性を向上させることができる。
以下、添付した図面を参考にして本発明の実施例による多結晶シリコンを利用した薄膜トランジスタの製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
本発明の実施例では、局部的にエキシマレーザーを照射して非晶質シリコンを完全に溶融させて液相領域を形成し、冷却させながら結晶化工程を進行する。この時、結晶化工程で結晶粒界の境界面または結晶の成長が対立する部分で形成される突出部を除去するためにプラズマ工程を実施する。これについて図面を参照して詳細に説明する。
まず、図１を参照して本発明の実施例による多結晶シリコン薄膜トランジスタの構造を説明する。
図１は、本発明の実施例による多結晶シリコン薄膜トランジスタの構造を示した断面図である。
図１のように、絶縁基板１０の上には、チャンネル領域２１及びチャンネル領域２１を中心にして両側に各々形成されているソース及びドレーン領域２２、２３を有し、多結晶シリコンからなる半導体層２０が形成されている。ここで、ソース及びドレーン領域２２、２３は、n型またはp型の不純物がドーピングされ、シリサイド層を含むことができる。
基板１０の上には、半導体層２０を覆う酸化ケイ素（SiO２）や窒化ケイ素（SiNx）からなるゲート絶縁膜３０が形成されており、チャンネル領域２１上部のゲート絶縁膜３０上部には、ゲート電極４０が形成されている。この時、図示されていないが、ゲート絶縁膜３０の上部には、ゲート電極４０と連結されているゲート線が追加されることができる。
ゲート絶縁膜３０の上部には、ゲート電極４０を覆う層間絶縁膜５０が形成されており、ゲート絶縁膜３０及び層間絶縁膜５０は、半導体層２０のソース及びドレーン領域２２、２３を露出する接触孔５２、５３を有している。
層間絶縁膜５０の上部には、接触孔５２を通じてソース領域２２と連結されているソース電極６２と、ゲート電極４０を中心にしてソース電極６２と対向して接触孔５３を通じてドレーン領域２３と連結されているドレーン電極６３とが形成されている。この時、層間絶縁膜５０の上部には、図示されていないが、ソース電極４０と連結されているデータ線が追加に形成されることができる。
層間絶縁膜５０の上部には、窒化ケイ素または酸化ケイ素またはSiOCまたはSiOFまたは有機絶縁物質からなる保護膜７０が形成されており、その上部には、保護膜７０の接触孔７２を通じてドレーン電極６３と連結されている画素電極８０が形成されている。
そして、このような薄膜トランジスタには、基板１０と半導体層２０との間にバッファー層が追加されることができる。
以下、このような本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法について図１及び図２a乃至図２fを参照して説明する。
図２a乃至図２fは、本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。
図２aのように、基板１０の上に非晶質シリコンを低圧化学気相蒸着法またはプラズマ化学気相蒸着法またはスパッタリング法によって非晶質シリコン薄膜を積層した後、非晶質シリコン薄膜にエクシマーレーザーを照射して非晶質シリコンを液相に溶かした後、冷却させながらグレーンを成長させる側面固相結晶工程を進行して多結晶シリコン薄膜２５を形成する。この時、薄膜トランジスタの電流移動度を最大化するためには、多結晶シリコンのグレーンが所望の大きさを有することが好ましい。このために、側面固相結晶工程でレーザーが透過するスリットパターンは、それぞれの領域では同一な幅を有し、複数の領域に対しては特定の方向に進行するほどスリットパターンは順に増加したり減少する幅を有するのが好ましい。また、薄膜トランジスタを形成する際に、複数の方向に対して等方的な電流移動度を有するようにするために、マスクはそれぞれの領域ではスリットパターンが同一な方向に配列され、他の領域ではスリットパターンが異なる方向に配列されているのが好ましい。これについて図面を参照して後に具体的に説明する。
次に、図２bのように、酸素（O２）、ヘリウム（He）、または水素（H２）を利用したり、Cl２、SF６、Arの気体が２．５−３．５：０．５−１．５：１．５−２．５の範囲で混合された混合気体を利用したプラズマ工程によって乾式エッチングを実施し、多結晶シリコン薄膜２５の表面に突出されている突出部を除去して多結晶シリコン薄膜２５の表面を平坦化する。これについて後に実験例を通じて具体的に説明する。このように、多結晶シリコン薄膜２５の表面をプラズマ工程を利用した乾式エッチングを通じて均一に平坦化することによって以降の写真エッチング工程で感光膜を全面的に塗布することができる。
次に、図２cのように、多結晶シリコン薄膜２５の上部に感光膜を塗布し、アクティブ用マスクを利用した写真エッチング工程によって感光膜パターンを形成した後、これをフォトレジストフィルムパターンで多結晶シリコン薄膜２５をパターニングして半導体層２０を形成する。次に、酸化ケイ素（SiO２）や窒化ケイ素を蒸着してゲート絶縁膜３０を形成し、ゲート配線用伝導性物質を蒸着した後、マスクを利用した写真エッチング工程によってパターニングして半導体層２０のチャンネル領域２１上部にゲート電極４０を形成する。次に、半導体層２０にn型またはp型の不純物をイオン注入して活性化して、チャンネル領域２１を中心にして両側にソース及びドレーン領域２２、２３を形成する。
次に、図２dのように、ゲート絶縁膜３０の上部にゲート電極４９を覆う層間絶縁膜５０を形成した後、ゲート絶縁膜３０と共にパターニングして半導体層２０のソース及びドレーン領域２２、２３を露出する接触孔５２、５３を形成する。
次に、図２eのように、絶縁基板１０の上部にデータ配線用金属を蒸着してパターニングして、接触孔５２、５３を通じてソース及びドレーン領域２２、２３と各々連結されるソース及びドレーン電極６２、６３を形成する。
次に、図２fのように、絶縁基板１０の上部に絶縁物質を積層して保護膜７０を形成し、パターニングしてドレーン電極６３を露出する接触孔７２を形成する。
次に、図１のように、保護膜７０の上部にＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などのような透明な導電物質または反射度を有する導電物質を積層しパターニングして、画素電極８０を形成する。
次に、前記したように、本発明の実験例を通じて多結晶シリコン薄膜をプラズマ乾式エッチングした結果について説明する。
本発明の実施例では、Cl２、SF６、Arの気体を３：１：２の比率で混合してプラズマ工程によって乾式エッチングを進行した。
図３aは、側面固相結晶工程を進行して形成した多結晶シリコン薄膜の表面を撮影したものである。図３bは、本発明の実施例によってプラズマ工程によって乾式エッチングを進行した多結晶シリコン薄膜の表面を撮影したものである。
図３aのように、側面固相結晶工程を進行して形成した後で多結晶シリコン薄膜の表面が非常に不均一なものとなったが、図３bのように、プラズマ工程によって乾式エッチングを進行した後は、乾式エッチング工程によって突出部が除去されて多結晶シリコン薄膜の表面を平坦化されたことが分かる。
以下、前記したように、本発明の実施例において側面固相結晶工程で用いるマスクの構造について具体的に説明する。
図４及び図５は、本発明の実施例による薄膜トランジスタの製造工程で用いられるマスクの構造を各々示した図面である。
図４のように、本発明の実施例による薄膜トランジスタの製造工程で用いる一つの多結晶シリコン用マスクは、複数の第１スリット領域乃至第４スリット領域１０１、１０２、１０３、１０４を有する。各スリット領域１０１、１０２、１０３、１０４では、横方向に形成される複数のスリットパターン１１、１２、１３、１４が各々縦方向に同一な幅を有して配列されている。この時、第１乃至第４スリット領域１０１、１０２、１０３、１０４に配列されているスリットパターン１１、１２、１３、１４の幅は、横方向に進行するにつれて順に第１スリット領域１０１のスリットパターン１１の幅（d）の倍数で増加する幅で形成されている。ここで、横方向に配列されているスリットパターン１１、１２、１３、１４の中心線は、同一線上に位置し、それぞれのスリット領域１０１、１０２、１０３、１０４に配置されているそれぞれのスリットパターン１１、１２、１３、１４の中心線と、隣接するスリットパターン１１、１２、１３、１４の中心線との間隔は８×dである。ここでは、スリットパターン１１、１２、１３、１４の幅が順に増加するように第１乃至第４スリット領域１０１、１０２、１０３、１０４を配置したが、反対に配置することができる。さらに、横方向に配列された第１乃至第４スリット領域１０１、１０２、１０３、１０４を縦方向に配置することもできる。もちろん、スリット領域を追加または減少させて最大スリットパターンの４d以上または以下に形成することもでき、このような条件によって、それぞれの領域１０１、１０２、１０３、１０４に形成されているスリットパターン１１、１２、１３、１４間の間隔も変わる。
また、図５のように、本発明の他の実施例による薄膜トランジスタの製造方法で用いる多結晶シリコン用マスクは、第１〜第４スリット領域、即ち、縦スリット領域１０１、縦スリット領域１０２、横スリット領域１０３及び横スリット領域１０４を有する。縦方向に形成されている複数のスリットパターン１１、１２は、縦スリット領域１０１及び縦スリット領域１０２に配置される。横方向に形成されている複数のスリットパターン１３、１４は、横スリット領域１０３及び横スリット領域１０４に配置される。この時、第１スリット領域１０１のスリットパターン１１及び第２スリット領域１０２のスリットパターン１２は、スリットパターン１１、１２間の間隔であるピッチの分ずれるように配置されており、第３スリット領域１０３のスリットパターン１３及び第４スリット領域１０４のスリットパターン１４は、スリットパターン１３、１４間の間隔であるピッチの分ずれるように配置されている。
このような本発明の実施例によるマスクをd/４の距離ずつ順次移動させながらレーザーを照射して順次的側面固相結晶工程を進行すれば、縦スリット領域１０１のスリットパターン１１及び縦スリット領域１０２のスリットパターン１２が互いにずれるように配置されていることによって、グレーンは横方向に２回成長する。また、横スリット領域１０３のスリットパターン１３及び横スリット領域１０４のスリットパターン１４が互いにずれるように配置されていることによって、グレーンは縦方向に２回成長する。結果として、横方向及び縦方向に対してグレーンは等方的な大きさとなることができる。
したがって、このようなマスクを用いて非晶質シリコンを様々な方向にグレーンが成長するように多結晶シリコンを結晶化することで、多結晶シリコンからなる半導体層を有する薄膜トランジスタは、縦及び横方向に対して等方的な電流移動度を有することができるので、液晶パネルの上部に薄膜トランジスタを形成する時に、薄膜トランジスタを様々な方向に配列しても薄膜トランジスタの特性を均一にすることができる。
このような本発明の実施例によるマスクをd/４の距離ずつ順次移動させながらレーザーを照射して順次的側面固相結晶工程を進行すれば、縦スリット領域１０１のスリットパターン１１及び縦スリット領域１０２のスリットパターン１２が互いにずれるように配置されていることによって、グレーンは横方向に２回成長する。また、横スリット領域１０３のスリットパターン１３及び横スリット領域１０４のスリットパターン１４が互いにずれるように配置されていることによって、グレーンは縦方向に２回成長する。結果として、横方向及び縦方向に対してグレーンは等方的な大きさとなることができる。
したがって、このようなマスクを用いて非晶質シリコンを様々な方向にグレーンが成長するように多結晶シリコンを結晶化することで、多結晶シリコンからなる半導体層を有する薄膜トランジスタは、縦及び横方向に対して等方的な電流移動度を有することができるので、液晶パネルの上部に薄膜トランジスタを形成する時に、薄膜トランジスタを様々な方向に配列しても薄膜トランジスタの特性を均一にすることができる。
Claims (16)
- 非晶質シリコン薄膜にレーザーを照射して側面固相結晶工程によって前記非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜を形成する段階、
プラズマを利用した乾式エッチングによって前記多結晶シリコン薄膜の表面を平坦化する段階、
前記多結晶シリコン薄膜をパターニングして半導体層を形成する段階、
前記半導体層を覆うゲート絶縁膜を形成する段階、
前記半導体層と反対側の前記ゲート絶縁膜の上部にゲート電極を形成する段階、
前記半導体層に不純物を注入して前記ゲート電極を中心にして両側にソース領域及びドレーン領域を形成する段階、及び
前記ソース及びドレーン領域と各々電気的に連結されるソース電極及びドレーン電極を各々形成する段階、
を含み、
前記側面固相結晶工程では、前記レーザーの透過領域を定義する複数のスリットパターンを有するマスクが用いられ、前記スリットパターンは、前記多結晶シリコン薄膜のグレーンが少なくとも二つ以上の方向に成長するように、少なくとも二つ以上の領域で第１方向と前記第１方向に対して垂直な第２方向とに配列されている、薄膜トランジスタの製造方法。 - 前記ドレーン電極と連結されている画素電極を形成する段階と、
前記ドレーン電極と前記画素電極との間に窒化ケイ素またはSiOCまたはSiOFまたは有機絶縁物質からなる保護膜を形成する段階と、をさらに含む、請求項１に記載の薄膜トランジスタの製造方法。 - 前記プラズマを利用した乾式エッチングは、酸素、水素、またはヘリウムを利用する、請求項１に記載の薄膜トランジスタの製造方法。
- 前記プラズマを利用した乾式エッチングは、Cl２、SF６、Arの気体が２．５−３．５：０．５−１．５：１．５-２．５の範囲で混合された混合気体を利用する、請求項１に記載の薄膜トランジスタの製造方法。
- 前記プラズマを利用した乾式エッチングは、５mT以下の圧力で実施する、請求項１に記載の薄膜トランジスタの製造方法。
- 前記少なくとも２つの領域は、前記第１方向に配列されている前記スリットパターンを有する第１領域と前記第２方向に配列されている前記スリットパターンを有する第２領域とを有し、前記第１領域において前記第１方向に配列されている前記スリットパターンと前記第２領域において前記第２方向に配列されている前記スリットパターンとは互いに垂直に配置されている、請求項１に記載の薄膜トランジスタの製造方法。
- 前記スリットパターンが前記第１方向に配列されている前記領域は二つであり、前記スリットパターンが前記第２方向に配列されている前記領域は二つである、請求項６に記載の薄膜トランジスタの製造方法。
- 前記第１方向に配列された前記二つの領域の複数のスリットパターンの位置は、互いにスリットパターン間の距離分ずれて配置され、前記第２方向に配列された前記二つの領域の複数のスリットパターンの位置は、スリットパターン間の距離分ずれて配置されている、請求項７に記載の薄膜トランジスタの製造方法。
- 非晶質シリコン薄膜にレーザーを照射して側面固相結晶工程によって前記非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜を形成する段階、
プラズマを利用した乾式エッチングによって前記多結晶シリコン薄膜の表面を平坦化する段階、
前記多結晶シリコン薄膜をパターニングして半導体層を形成する段階、
前記半導体層を覆うゲート絶縁膜を形成する段階、
前記半導体層と反対側の前記ゲート絶縁膜の上部にゲート電極を形成する段階、
前記半導体層に不純物を注入して前記ゲート電極を中心にして両側にソース領域及びドレーン領域を形成する段階、及び
前記ソース及びドレーン領域と各々電気的に連結されるソース電極及びドレーン電極を各々形成する段階、
を含み、
前記側面固相結晶工程では、前記レーザーの透過領域を定義する複数のスリットパターンを有するマスクが用いられ、前記スリットパターンの幅は、一方向に対して順に減少したり増加したりする、薄膜トランジスタの製造方法。 - 前記ドレーン電極と連結されている画素電極を形成する段階と、
前記ドレーン電極と前記画素電極との間に窒化ケイ素または SiOC または SiOF または有機絶縁物質からなる保護膜を形成する段階と、をさらに含む、請求項９に記載の薄膜トランジスタの製造方法。 - 前記プラズマを利用した乾式エッチングは、酸素、水素、またはヘリウムを利用する、請求項９に記載の薄膜トランジスタの製造方法。
- 前記プラズマを利用した乾式エッチングは、 Cl ２、 SF ６、 Ar の気体が２．５−３．５：０．５−１．５：１．５ - ２．５の範囲で混合された混合気体を利用する、請求項９に記載の薄膜トランジスタの製造方法。
- 前記プラズマを利用した乾式エッチングは、５ mT 以下の圧力で実施する、請求項９に記載の薄膜トランジスタの製造方法。
- 前記マスクは、前記スリットパターンを備える少なくとも二つ以上の領域を有し、それぞれの領域における前記スリットパターンは、同一の幅で形成されている、請求項９に記載の薄膜トランジスタの製造方法。
- 前記領域で前記一方向に配列されている複数のスリットパターンは、同一の中心線上に位置する、請求項１４に記載の薄膜トランジスタの製造方法。
- それぞれの前記領域で前記一方向に配列されている前記スリットパターンの幅は、最小の前記スリットパターンの幅に対して倍数の幅を有する、請求項１５に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010080074A KR100831227B1 (ko) | 2001-12-17 | 2001-12-17 | 다결정 규소를 이용한 박막 트랜지스터의 제조 방법 |
| PCT/KR2002/000131 WO2003052833A1 (en) | 2001-12-17 | 2002-01-29 | A method for manufacturing a thin film transistor using poly silicon |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005513785A JP2005513785A (ja) | 2005-05-12 |
| JP2005513785A5 JP2005513785A5 (ja) | 2007-08-16 |
| JP4034732B2 true JP4034732B2 (ja) | 2008-01-16 |
Family
ID=19717122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003553631A Expired - Lifetime JP4034732B2 (ja) | 2001-12-17 | 2002-01-29 | 多結晶シリコンを利用した薄膜トランジスタの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7229860B2 (ja) |
| JP (1) | JP4034732B2 (ja) |
| KR (1) | KR100831227B1 (ja) |
| CN (1) | CN100397660C (ja) |
| AU (1) | AU2002230241A1 (ja) |
| WO (1) | WO2003052833A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796758B1 (ko) * | 2001-11-14 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
| KR100947180B1 (ko) * | 2003-06-03 | 2010-03-15 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100753568B1 (ko) | 2003-06-30 | 2007-08-30 | 엘지.필립스 엘시디 주식회사 | 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법 |
| US7524728B2 (en) * | 2004-11-08 | 2009-04-28 | Sanyo Electric Co., Ltd. | Thin film transistor manufacturing method and organic electroluminescent display device |
| CN102272816B (zh) * | 2008-11-05 | 2014-07-02 | 奈克斯特生物测定学公司 | 通过降低噪声的差分通道的用于大型传感器阵列的电压读取技术 |
| KR101886318B1 (ko) | 2009-01-06 | 2018-08-09 | 넥스트 바이오메트릭스 그룹 에이에스에이 | 능동 센서 어레이용 저 노이즈 판독 구조 |
| US20110068342A1 (en) * | 2009-09-18 | 2011-03-24 | Themistokles Afentakis | Laser Process for Minimizing Variations in Transistor Threshold Voltages |
| KR101666661B1 (ko) | 2010-08-26 | 2016-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 평판 표시 장치 |
| KR20130006945A (ko) * | 2011-06-27 | 2013-01-18 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| CN103762178A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| CN104752203A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管的制作方法 |
| KR101463032B1 (ko) * | 2014-02-05 | 2014-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN105702742A (zh) * | 2016-02-25 | 2016-06-22 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制备方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| JPH05226654A (ja) | 1992-02-17 | 1993-09-03 | Toshiba Corp | Ｔｆｔアレイのエッチング加工方法 |
| JP3250589B2 (ja) | 1994-05-26 | 2002-01-28 | 日特建設株式会社 | 吹付機用自動プラント |
| US6326248B1 (en) * | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| JP3621151B2 (ja) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH09213630A (ja) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US6074954A (en) * | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| JP2000133634A (ja) * | 1998-10-23 | 2000-05-12 | Toshiba Corp | 多結晶シリコン薄膜を平坦化する方法 |
| KR100325629B1 (ko) * | 1998-12-19 | 2002-08-21 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘-박막트랜지스터소자 및 그 제조방법, |
| JP4588833B2 (ja) * | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
| JP2001023918A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 半導体薄膜形成装置 |
| US6509217B1 (en) * | 1999-10-22 | 2003-01-21 | Damoder Reddy | Inexpensive, reliable, planar RFID tag structure and method for making same |
| JP4322373B2 (ja) * | 1999-11-15 | 2009-08-26 | 日本電気株式会社 | 膜体部改質装置及び膜体部改質方法 |
| JP4057215B2 (ja) * | 2000-03-07 | 2008-03-05 | 三菱電機株式会社 | 半導体装置の製造方法および液晶表示装置の製造方法 |
| US6207483B1 (en) * | 2000-03-17 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for smoothing polysilicon gate structures in CMOS devices |
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| JP3859978B2 (ja) * | 2001-02-28 | 2006-12-20 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 |
| US20050037550A1 (en) * | 2001-10-15 | 2005-02-17 | Myung-Koo Kang | Thin film transistor using polysilicon and a method for manufacturing the same |
| US6767804B2 (en) * | 2001-11-08 | 2004-07-27 | Sharp Laboratories Of America, Inc. | 2N mask design and method of sequential lateral solidification |
| KR100885013B1 (ko) * | 2002-01-03 | 2009-02-20 | 삼성전자주식회사 | 박막 트랜지스터 및 액정 표시 장치 |
| KR100707026B1 (ko) * | 2003-11-26 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 비정질실리콘막의 결정화 방법 |
-
2001
- 2001-12-17 KR KR1020010080074A patent/KR100831227B1/ko active IP Right Grant
-
2002
- 2002-01-29 WO PCT/KR2002/000131 patent/WO2003052833A1/en active Application Filing
- 2002-01-29 JP JP2003553631A patent/JP4034732B2/ja not_active Expired - Lifetime
- 2002-01-29 AU AU2002230241A patent/AU2002230241A1/en not_active Abandoned
- 2002-01-29 US US10/499,090 patent/US7229860B2/en not_active Expired - Lifetime
- 2002-01-29 CN CNB028252799A patent/CN100397660C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100831227B1 (ko) | 2008-05-21 |
| CN100397660C (zh) | 2008-06-25 |
| AU2002230241A1 (en) | 2003-06-30 |
| US20050130357A1 (en) | 2005-06-16 |
| US7229860B2 (en) | 2007-06-12 |
| JP2005513785A (ja) | 2005-05-12 |
| KR20030049764A (ko) | 2003-06-25 |
| WO2003052833A1 (en) | 2003-06-26 |
| CN1639872A (zh) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4263609B2 (ja) | 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| JP4430568B2 (ja) | 半導体素子及びその製造方法 | |
| KR100816344B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| JP4034732B2 (ja) | 多結晶シリコンを利用した薄膜トランジスタの製造方法 | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| KR20080013804A (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
| JP2005513785A5 (ja) | ||
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR100878243B1 (ko) | 다결정 규소 박막 트랜지스터의 제조 방법 | |
| KR100767380B1 (ko) | 박막 트랜지스터 | |
| KR20030031398A (ko) | 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법 | |
| KR100796755B1 (ko) | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| JP2003008024A (ja) | 薄膜トランジスタ及び半導体装置及び表示装置 | |
| KR101348759B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR20050083303A (ko) | 다결정 규소 박막 트랜지스터 및 그의 제조 방법 | |
| KR20070117269A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20050001517A (ko) | 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정 | |
| KR20050058826A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070319 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070330 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20070619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4034732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |