CN111033656A - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN111033656A
CN111033656A CN201880053659.XA CN201880053659A CN111033656A CN 111033656 A CN111033656 A CN 111033656A CN 201880053659 A CN201880053659 A CN 201880053659A CN 111033656 A CN111033656 A CN 111033656A
Authority
CN
China
Prior art keywords
capacitor
main surface
channel portion
conductor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880053659.XA
Other languages
English (en)
Inventor
芦峰智行
中川博
村濑康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111033656A publication Critical patent/CN111033656A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

电容器(1)具有：基材(11)，其由绝缘体构成，并具有相互对置的第1主面(111)和第2主面(112)；有底的第1沟道部(14a)，其形成于基材(11)的第1主面(111)；第1导体部(14)，其形成于第1沟道部(14a)内；第1外部电极部(12)，其形成于基材(11)的第1主面(111)侧，并与第1导体部(14)连接；有底的第2沟道部(15a)，其形成于基材(11)的第2主面(112)；第2导体部(15)，其形成于第2沟道部(15a)内；以及第2外部电极部(13)，其形成于基材(11)的第2主面(112)侧，并与第2导体部(15)连接，第1沟道部(14a)与第2沟道部(15a)重叠。

Description

电容器
技术领域
本发明涉及电容器，特别是涉及表背面电极型的沟道式电容器。
背景技术
以往，公知有能够使用半导体工艺而形成于半导体基板的电容器(例如专利文献1)。
专利文献1的电容器以如下方式形成，例如，在硅基板形成多个凹部(所谓的沟道)，使规定硅基板的上述多个凹部的部分氧化，成为氧化硅，在相邻的凹部中一者和另一者分别形成阳极和阴极。这样的结构的电容器在本说明书中称为沟道式电容器。
专利文献1的电容器能够使用半导体工艺形成，因此适于形成为半导体集成电路内的一个电路要素。另外，能够以半导体工艺的精度，实现沟道的微细化和形状管理，因此，适于提高电容器的电容密度(每单位体积的电容)和电压耐受性。
在专利文献1的电容器中，构成为阳极布线和阴极布线均从硅基板的同一个主面引出。
相对于此，专利文献2公开所谓的表背面电极型的电容器，其阳极布线和阴极布线分别从基板的相互对置的一个主面侧和另一个主面侧引出。表背面电极型的电容器适于构成例如电容器和寄存器串联连接而成的CR缓冲元件等复合元件。
专利文献1:日本特开2009-59990号公报
专利文献2:日本特许第5416840号公报
然而，专利文献2的电容器通过阳极氧化而在阀金属的基材设置多个贯通孔，在贯通孔内形成柱状电极而成。因此，通过半导体工艺将该电容器形成于半导体集成电路内是不容易的。
发明内容
因此，本发明的目的在于提供能够容易使用半导体工艺形成的表背面电极型的沟道式电容器。
为了实现上述目的，本发明的一方式的电容器具有：基材，其绝缘体构成，并具有相互对置的第1主面和第2主面；有底的第1沟道部，其形成于上述基材的上述第1主面；第1导体部，其形成于上述第1沟道部内；第1外部电极部，其形成于上述基材的上述第1主面侧，并与上述第1导体部连接；有底的第2沟道部，其形成于上述基材的上述第2主面；第2导体部，其形成于上述第2沟道部内；以及第2外部电极部，其形成于上述基材的上述第2主面侧，并与上述第2导体部连接，上述第1沟道部与上述第2沟道部重叠。
另外，本发明的一方式的电容器具有：基材，其由绝缘体构成，并具有相互对置的第1主面和第2主面；有底的第1沟道部，其形成于上述基材的上述第1主面；第2沟道部，其形成为贯通上述基材；第1导体部，其形成于第1沟道部内；第1外部电极部，其形成于上述基材的上述第1主面侧，并与上述第1导体部连接；第2导体部，其形成于上述第2沟道部内；以及第2外部电极部，其形成于上述基材的上述第2主面侧，并与上述第2导体部连接，上述第1沟道部与上述第2沟道部重叠。
根据本发明的电容器，可得到能够容易使用半导体工艺形成的表背面电极型的沟道式电容器。
附图说明
图1是表示实施方式1的电容器的构造的一个例子的立体图。
图2是表示实施方式1的电容器的构造的一个例子的主视图。
图3是表示实施方式1的电容器的构造的一个例子的侧视图。
图4是表示实施方式1的电容器的制造方法的一个例子的工序图。
图5是表示实施方式2的电容器的构造的一个例子的立体图。
图6是表示实施方式2的电容器的构造的一个例子的主视图。
图7是表示实施方式2的电容器的构造的一个例子的侧视图。
图8是表示实施方式2的电容器的制造方法的一个例子的工序图。
图9是表示实施方式3的电容器的构造的一个例子的立体图。
图10是表示实施方式3的电容器的构造的一个例子的主视图。
图11是表示实施方式3的电容器的制造方法的一个例子的工序图。
具体实施方式
以下，使用附图对本发明的实施方式详细地进行说明。此外，以下说明的实施方式均表示全面或者具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置方式和连接形式、步骤和步骤的顺序等是一个例子，不是旨在限定本发明。将以下的实施方式的构成要素中的独立权利要求没有记载的构成要素作为任意的构成要素而说明。
(实施方式1)
实施方式1的电容器是能够容易使用半导体工艺形成的表背面电极型的沟道式电容器。
(电容器的构造)
图1、图2和图3分别是表示实施方式1的电容器的构造的一个例子的立体图、主视图和侧视图。图2对应于沿箭头方向观察包括图1的II-II剖切线的剖切面看到的剖面，图3对应于沿箭头方向观察包括图1的III-III剖切线的剖切面看到的剖面。
如图1、图2和图3所示那样，电容器1具有基材11、第1外部电极部12、第2外部电极部13、第1沟道部14a、第1导体部14、第2沟道部15a和第2导体部15。
基材11由绝缘体构成，并具有相互对置的第1主面111和第2主面112。基材11作为未被限定的一个例子，也可以由厚度50μm的硅氧化物形成。
第1外部电极部12在基材11的第1主面111侧形成。第2外部电极部13在基材11的第2主面112侧形成。第1外部电极部12和第2外部电极部13作为未被限定的一个例子，也可以由铝形成。
第1沟道部14a是在基材11的第1主面111形成的有底的(换句话说比基材11的厚度浅)凹部。第2沟道部15a是在基材11的第2主面112形成的有底的(换句话说比基材11的厚度浅)凹部。作为未被限定的一个例子，第1沟道部14a和第2沟道部15a也可以是，俯视时的形状为在Y方向上较长的矩形的槽，深度为30μm。此外，图1～图4中的第1沟道部14a和第2沟道部15a的深度被夸张。
第1沟道部14a和第2沟道部15a在包含长边方向(Y方向)的面(例如YZ面)彼此上相互对置。换句话说，第1沟道部14a和第2沟道部15a相互重叠。
第1导体部14形成于第1沟道部14a内，并与第1外部电极部12连接。第2导体部15形成于第2沟道部15a内，并与第2外部电极部13连接。作为一个例子，第1导体部14和第2导体部15也可以由多晶硅形成。
通过第1导体部14、第2导体部15和基材11的由第1导体部14与第2导体部15夹着的部分，形成电容显现部17。
(电容器的制造方法)
接下来，对电容器1的制造方法的一个例子进行说明。
图4是表示电容器1的制造方法的一个例子的工序图。
准备厚度50μm的硅基板11a(工序a)。通过温度1000℃、氧气气氛下的热氧化处理，使硅基板11a氧化，得到由硅氧化物构成的基材11(工序b)。
通过光刻和干式蚀刻，在基材11的第1主面111形成深度30μm的槽状的第1沟道部14a(工序c)。
通过CVD(Chemical Vapor Deposition)处理，在第1沟道部14a内填充多晶硅，由此形成第1导体部14(工序d)。
使铝电极在基材11的第1主面111和第1导体部14上成膜，形成第1外部电极部12(工序e)。
通过光刻和干式蚀刻，在基材11的第2主面112形成深度30μm的槽状的第2沟道部15a(工序f)。
通过CVD处理，在第2沟道部15a内填充多晶硅，通过CMP处理，形成第2导体部15(工序g)。
使铝电极在基材11的第2主面112和第2导体部15上成膜，形成第2外部电极部13(工序h)。
这样，电容器1使用例如硅基板11a并通过半导体工艺而形成为表背面电极型的沟道式电容器。此外，也可以是，电容器1在硅基板11a上形成有多个，通过切割器切割而单片化。
对于电容器1而言，由于能够以半导体工艺的精度，实现第1沟道部14a和第2沟道部15a的微细化和形状管理，所以能够提高电容密度和电压耐受性。另外，电容器1作为表背面电极型的沟道式电容器而构成，因此适于构成包括沟道式电容器的表背面电极型的复合元件。复合元件的具体例将后述。
另外，对于电容器1而言，使槽状的第1沟道部14a和第2沟道部15a在包含槽的长边方向的面彼此上相互对置。因此，与例如沟道部以柱状形成的情况相比，能够大面积地形成电容显现部，得到电容密度大的电容器。
(实施方式2)
实施方式2的电容器是能够容易使用半导体工艺形成的表背面电极型的沟道式电容器。
(电容器的构造)
图5、图6和图7分别是表示实施方式2的电容器的构造的一个例子的立体图、主视图和侧视图。图6对应于沿箭头方向观察包含图5的VI-VI剖切线的剖切面看到的剖面，图7对应于沿箭头方向观察包含图5的VII-VII剖切线的剖切面看到的剖面。
如图5、图6和图7所示那样，电容器2具有基材21、第1外部电极部22、第2外部电极部23、第1沟道部24a、第1导体部24、第2沟道部25a和第2导体部25。
基材21由绝缘体构成，并具有相互对置的第1主面211和第2主面212。作为未被限定的一个例子，基材21也可以由厚度50μm的硅氧化物形成。
第1外部电极部22在基材21的第1主面211侧形成。在第1外部电极部22的俯视时与第2导体部25重叠的部分，形成有开口26。第2外部电极部23形成于基材21的第2主面212侧。作为未被限定的一个例子，第1外部电极部22和第2外部电极部23也可以由铝形成。
第1沟道部24a是在基材21的第1主面211形成的有底的(换句话说，比基材21的厚度浅)凹部。第2沟道部25a是贯通基材21的贯通孔。作为未被限定的一个例子，也可以是，第1沟道部24a和第2沟道部25a在俯视时的形状为在Y方向上较长的矩形的槽和贯通孔，第1沟道部24a的深度为30μm。此外，图5～图8中的第1沟道部24a的深度被夸张。
第1沟道部24a和第2沟道部25a在包含长边方向(Y方向)的面(例如YZ面)彼此上相互对置。换句话说，第1沟道部24a和第2沟道部25a相互重叠。
第1导体部24形成于第1沟道部24a内，并与第1外部电极部22连接。第2导体部25形成于第2沟道部25a内，并与第2外部电极部23连接。第2导体部25由于设置于第1外部电极部22的开口26而不与第1外部电极部22连接。作为一个例子，第1导体部24和第2导体部25也可以由多晶硅形成。
通过第1导体部24、第2导体部25和基材21的由第1导体部24与第2导体部25夹着的部分，形成电容显现部27。
(电容器的制造方法)
接下来，对电容器2的制造方法的一个例子进行说明。
图8是表示电容器2的制造方法的一个例子的工序图。
准备厚度50μm的硅基板21a。通过温度1000℃、氧气气氛中的热氧化处理，使硅基板21a氧化，得到由硅氧化物构成的基材21(工序a)。
通过光刻和干式蚀刻，在基材21的第1主面211形成深度30μm的槽状的第1沟道部24a、和贯通基材21的贯通孔亦即第2沟道部25a(工序b)。
通过利用CVD(Chemical Vapor Deposition)处理，在第1沟道部24a和沟道部25a内填充多晶硅，从而形成第1导体部24和第2导体部25(工序c)。
在基材21的第1主面211、第1导体部24和第2导体部25上，使铝电极成膜。通过光刻和蚀刻，将铝电极的俯视时与第2导体部25重叠的部分除去而形成开口26，从而形成第1外部电极部22(工序d)。
使铝电极在基材21的第2主面212和第2导体部25上成膜，形成第2外部电极部23(工序e)。
这样，就电容器2而言，使用例如硅基板21a，通过半导体工艺而形成为表背面电极型的沟道式电容器。此外，也可以是，电容器2在硅基板21a上形成有多个，通过切割器切割而单片化。
对于电容器2而言，由于能够以半导体工艺的精度实现第1沟道部24a和第2沟道部25a的微细化和形状管理，所以能够提高电容密度和电压耐受性。另外，电容器2作为表背面电极型的沟道式电容器而构成，因此适于构成包含沟道式电容器的表背面电极型的复合元件。复合元件的具体例将后述。
另外，对于电容器2而言，使槽状的第1沟道部24a和第2沟道部25a在包含槽的长边方向的面彼此上相互对置。因此，与例如沟道部以柱状形成的情况相比，能够大面积地形成电容显现部，从而得到电容密度大的电容器。
(实施方式3)
实施方式3的复合元件是包括能够容易使用半导体工艺形成的沟道式电容器的表背面电极型的复合元件。实施方式3中，针对这样的复合元件，列举CR缓冲元件的例子进行说明。
(复合元件的构造)
图9和图10分别是表示实施方式3的复合元件的构造的一个例子的立体图和主视图。图10对应于沿箭头方向观察包含图9的X-X剖切线的剖切面看到的剖面。
如图9和图10所示那样，复合元件3具有绝缘基材31、第1外部电极部32、第2外部电极部33、第1沟道部34a、第1导体部34、第2沟道部35a、第2导体部35和导体基材38。
绝缘基材31由绝缘体构成，并具有相互对置的第1主面311和第2主面312。作为未被限定的一个例子，绝缘基材31也可以由厚度50μm的硅氧化物形成。
导体基材38是形成于第2沟道部35a与第2外部电极部33之间的具有电阻成分的导电部。作为未被限定的一个例子，导体基材38也可以由电阻率1.0×101Ωcm左右的低电阻硅形成。也可以是，导体基材38形成为，具有相互对置的第1主面381和第2主面382，并使第1主面381与绝缘基材31的第2主面312接触。
第1外部电极部32形成于绝缘基材31的第1主面311侧。在第1外部电极部32的俯视时与第2导体部35重叠的部分，形成有开口36。第2外部电极部33隔着导体基材38而形成在绝缘基材31的第2主面312侧。作为未被限定的一个例子，第1外部电极部32和第2外部电极部33也可以由铝形成。
第1沟道部34a是在绝缘基材31的第1主面311形成的有底的(换句话说，比绝缘基材31的厚度浅)凹部。第2沟道部35a是贯通绝缘基材31且底部到达导体基材38的凹部。作为未被限定的一个例子，也可以是，第1沟道部34a和第2沟道部35a成为俯视时的形状在Y方向上较长的矩形的槽和贯通孔，第1沟道部34a的深度为30μm。第2沟道部35a的深度为大于或等于绝缘基材31的厚，并且比绝缘基材31与导体基材38合起来的厚度浅。此外，图9～图11中的第1沟道部34a的深度被夸张。
第1沟道部34a和第2沟道部35a在包含长边方向(Y方向)的面(例如YZ面)彼此上相互对置。换句话说，相互重叠。
第1导体部34形成于第1沟道部34a内，并与第1外部电极部32连接。第2导体部35形成于第2沟道部35a内，并隔着导体基材38而与第2外部电极部33连接。第2导体部35由于设置于第1外部电极部32的开口36而不与第1外部电极部32连接。作为一个例子，第1导体部34和第2导体部35也可以由多晶硅形成。
通过第1导体部34、第2导体部35和绝缘基材31的由第1导体部34与第2导体部35夹着的部分，形成电容显现部37。另外，通过导体基材38的由第2导体部35和第2外部电极部33夹着的部分，形成电阻显现部39。
(复合元件的制造方法)
接下来，对复合元件3的制造方法的一个例子进行说明。
图11是表示复合元件3的制造方法的一个例子的工序图。
准备厚度625μm的硅基板31a(工序a)。硅基板31a例如由电阻率1.0×10 1Ωcm左右的低电阻硅形成。通过温度1000℃、氧气气氛中的热氧化处理，使硅基板31a从一个主面侧氧化至50μm的深度，氧化后的部分成为由硅氧化物构成的绝缘基材31。硅基板31a的另一个主面侧的没有被氧化的部分成为导体基材38(工序b)。
通过光刻和干式蚀刻，在绝缘基材31的第1主面311形成深度30μm的槽状的第1沟道部34a、和贯通绝缘基材31的(换句话说，深度为绝缘基材31的厚度以上且比绝缘基材31和导体基材38合起来的厚度浅)槽状的第2沟道部35a(工序c)。作为一个例子，第2沟道部35a的深度也可以为50μm。
通过利用CVD(Chemical Vapor Deposition)处理，在第1沟道部34a和沟道部35a内填充多晶硅，从而形成第1导体部34和第2导体部35(工序d)。
使铝电极在绝缘基材31的第1主面311、第1导体部34和第2导体部35上成膜。通过光刻和蚀刻，将铝电极的俯视时与第2导体部35重叠的部分除去而形成开口36，从而形成第1外部电极部32(工序e)。
使铝电极在导体基材38的第2主面382上成膜，形成第2外部电极部33(工序f)。
这样，就复合元件3而言，使用硅基板31a并通过半导体工艺而形成为电容器和电阻串联连接的表背面电极型的复合元件。此外，也可以是，复合元件3在硅基板31a上形成有多个，通过切割器切割而单片化。
对于复合元件3而言，由于能够以半导体工艺的精度，实现第1沟道部34a和第2沟道部35a的微细化和形状管理，所以能够提高电容器的电容密度和电压耐受性。
另外，对于复合元件3而言，使槽状的第1沟道部34a和第2沟道部35a在包含槽的长边方向的面彼此上相互对置。因此，与例如沟道部以柱状形成的情况相比，能够大面积地形成电容显现部，得到电容密度大的电容器。
另外，复合元件3由于能够容易使用半导体工艺而形成，因此例如在半导体集成电路中，作为CR缓冲元件能够配置于功率半导体元件的最近处。由此，布线的电感成分的影响减少，得到更优异的振铃的减少效果。
(其他实施方式等)
以上，对本发明的实施方式的电容器和复合元件进行了说明，本发明不限定于各个实施方式。只要不脱离本发明的主旨，则将本领域技术人员可想到的各种变形施加于本实施方式的方式、将不同实施方式的构成要素组合而构建的形式也可以包含于本发明的一个或者多个方式的范围内。
(总结)
为了实现上述目的，本发明的一方式的电容器具有：基材，其由绝缘体构成，并具有相互对置的第1主面和第2主面；有底的第1沟道部，其形成于上述基材的上述第1主面；第1导体部，其形成于上述第1沟道部内；第1外部电极部，其形成于上述基材的上述第1主面侧，并与上述第1导体部连接；有底的第2沟道部，其形成于上述基材的上述第2主面；第2导体部，其形成于上述第2沟道部内；以及第2外部电极部，其形成于上述基材的上述第2主面侧，并与上述第2导体部连接，上述第1沟道部与上述第2沟道部重叠。
这样构成的电容器能够将例如硅氧化物用为基材而通过半导体工艺形成。由此，能够以半导体工艺的精度实现沟道的微细化和形状管理，因此能够提高该电容器的电容密度和电压耐受性。另外，该电容器作为表背面电极型的沟道式电容器而构成，因此适于构成包含沟道式电容器的表背面电极型的复合元件。
另外，本发明的一方式的电容器具有：基材，其由绝缘体构成，并具有相互对置的第1主面和第2主面；有底的第1沟道部，其形成于上述基材的上述第1主面；第2沟道部，其形成为贯通上述基材；第1导体部，其形成于第1沟道部内；第1外部电极部，其形成于上述基材的上述第1主面侧，并与上述第1导体部连接；第2导体部，其形成于上述第2沟道部内；以及第2外部电极部，其形成于上述基材的上述第2主面侧，并与上述第2导体部连接，上述第1沟道部与上述第2沟道部重叠。
这样构成的电容器能够将例如硅氧化物用为基材而通过半导体工艺形成。由此，能够以半导体工艺的精度实现沟道的微细化和形状管理，因此能够提高该电容器的电容密度和电压耐受性。另外，该电容器作为表背面电极型的沟道式电容器而构成，因此适于构成包含沟道式电容器的表背面电极型的复合元件。
另外，也可以是，上述电容器还具备在上述第2沟道部与上述第2外部电极部之间具有电阻成分的导体基材。
根据该结构，得到通过具有电阻成分的导体基材而作为CR缓冲元件发挥功能的表背面电极型的沟道式电容器。
另外，也可以是，上述第1沟道部和第2沟道部为槽状，并且在包含槽的长边方向的面彼此上相互对置。
根据该结构，由于使槽状的第1和第2沟道在包含槽的长边方向的面彼此上相互对置，因此能够大面积地形成电容显现部，从而得到电容密度大的电容器。
工业上的可利用性
本发明作为能够容易使用半导体工艺形成的表背面电极型的沟道式电容器，能够广泛应用于各种电子设备。
附图标记说明
1、2...电容器；3...复合元件；11、21...基材；11a、21a、31a...硅基板；12、22、32...第1外部电极部；13、23、33...第2外部电极部；14、24、34...第1导体部；14a、24a、34a...第1沟道部；15、25、35...第2导体部；15a、25a、35a...第2沟道部；17、27、37...电容显现部；26、36...开口；31...绝缘基材；38...导体基材；39...电阻显现部；111、211、311、381...第1主面；112、212、312、382...第2主面。

Claims (4)

1.一种电容器，其特征在于，具有：
基材，其由绝缘体构成，并具有相互对置的第1主面和第2主面；
有底的第1沟道部，其形成于所述基材的所述第1主面；
第1导体部，其形成于所述第1沟道部内；
第1外部电极部，其形成于所述基材的所述第1主面侧，并与所述第1导体部连接；
有底的第2沟道部，其形成于所述基材的所述第2主面；
第2导体部，其形成于所述第2沟道部内；以及
第2外部电极部，其形成于所述基材的所述第2主面侧，并与所述第2导体部连接，
所述第1沟道部与所述第2沟道部重叠。
2.一种电容器，其特征在于，
基材，其由绝缘体构成，并具有相互对置的第1主面和第2主面；
有底的第1沟道部，其形成于所述基材的所述第1主面；
第2沟道部，其形成为贯通所述基材；
第1导体部，其形成于所述第1沟道部内；
第1外部电极部，其形成于所述基材的所述第1主面侧，并与所述第1导体部连接；
第2导体部，其形成于所述第2沟道部内；以及
第2外部电极部，其形成于所述基材的所述第2主面侧，并与所述第2导体部连接，
所述第1沟道部与所述第2沟道部重叠。
3.根据权利要求2所述的电容器，其特征在于，
还具备在所述第2沟道部与所述第2外部电极部之间具有电阻成分的导体基材。
4.根据权利要求1～3中任一项所述的电容器，其特征在于，
所述第1沟道部和第2沟道部为槽状，并且在包含槽的长边方向的面彼此上相互对置。
CN201880053659.XA 2017-11-30 2018-11-12 电容器 Pending CN111033656A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017229930 2017-11-30
JP2017-229930 2017-11-30
PCT/JP2018/041805 WO2019107130A1 (ja) 2017-11-30 2018-11-12 キャパシタ

Publications (1)

Publication Number Publication Date
CN111033656A true CN111033656A (zh) 2020-04-17

Family

ID=66665616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880053659.XA Pending CN111033656A (zh) 2017-11-30 2018-11-12 电容器

Country Status (5)

Country Link
US (1) US11605503B2 (zh)
JP (1) JP6981476B2 (zh)
CN (1) CN111033656A (zh)
DE (1) DE112018006155T5 (zh)
WO (1) WO2019107130A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
US11411073B2 (en) * 2020-02-26 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method for manufacturing the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303132A (zh) * 1999-12-14 2001-07-11 株式会社东芝 Mim电容器
US6362505B1 (en) * 1998-11-27 2002-03-26 Siemens Aktiengesellschaft MOS field-effect transistor with auxiliary electrode
WO2002029836A1 (en) * 2000-10-02 2002-04-11 Andelman Marc D Fringe-field capacitor electrode for electrochemical device
US20070205486A1 (en) * 2006-03-01 2007-09-06 Fujitsu Limited Thin film capacitor device used for a decoupling capacitor and having a resistor inside
JP2008153618A (ja) * 2006-11-24 2008-07-03 Taiyo Yuden Co Ltd コンデンサ及びコンデンサの製造方法
CN101305448A (zh) * 2005-11-08 2008-11-12 Nxp股份有限公司 适用于高频操作中去耦应用的沟槽电容器
CN101379619A (zh) * 2006-01-09 2009-03-04 国际商业机器公司 包括沟槽电容器和沟槽电阻器的半导体结构
CN101399116A (zh) * 2007-09-27 2009-04-01 太阳诱电株式会社 电容器及其制造方法
CN101567263A (zh) * 2007-06-14 2009-10-28 太阳诱电株式会社 电容器及其制造方法
CN102623184A (zh) * 2012-04-05 2012-08-01 清华大学 基于光刻胶隔膜的微型超级电容及其制作方法
CN103348442A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
JP2015111671A (ja) * 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 集積キャパシタおよびそれを製造する方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
DE10217567A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
TW541646B (en) * 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
JP5270124B2 (ja) * 2007-09-03 2013-08-21 ローム株式会社 コンデンサ、および電子部品
JP4952937B2 (ja) * 2007-11-30 2012-06-13 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
US7879681B2 (en) * 2008-10-06 2011-02-01 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
JP5460155B2 (ja) * 2009-07-14 2014-04-02 新光電気工業株式会社 キャパシタ及び配線基板
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8395880B2 (en) * 2010-03-30 2013-03-12 Medtronic, Inc. High density capacitor array patterns
US20130148259A1 (en) 2010-06-30 2013-06-13 Taiyo Yuden Co., Ltd. Capacitor and method of manufacturing same
CN102376780B (zh) * 2010-08-16 2013-09-25 众智光电科技股份有限公司 具有嵌入式高密度电容的硅基座
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8493708B2 (en) * 2011-02-21 2013-07-23 International Business Machines Corporation Capacitor structure
US8841030B2 (en) * 2012-01-24 2014-09-23 Enovix Corporation Microstructured electrode structures
JP6323029B2 (ja) 2014-01-24 2018-05-16 富士通株式会社 コンデンサの製造方法
JP6218660B2 (ja) * 2014-03-28 2017-10-25 太陽誘電株式会社 コンデンサ
WO2016171772A1 (en) * 2015-04-21 2016-10-27 Massachusetts Institute Of Technology Dual trench deep trench-based unreleased mems resonators
KR101811851B1 (ko) * 2016-06-09 2017-12-22 (주)포인트엔지니어링 3차원 커패시터
CN108281283A (zh) * 2017-12-28 2018-07-13 山东迪电子科技有限公司 立式陶瓷贴片电容的制造工艺及其电容产品
CN108074739B (zh) * 2017-12-28 2023-07-07 山东芯诺电子科技股份有限公司 立式贴片电容及其制作工艺

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362505B1 (en) * 1998-11-27 2002-03-26 Siemens Aktiengesellschaft MOS field-effect transistor with auxiliary electrode
CN1303132A (zh) * 1999-12-14 2001-07-11 株式会社东芝 Mim电容器
WO2002029836A1 (en) * 2000-10-02 2002-04-11 Andelman Marc D Fringe-field capacitor electrode for electrochemical device
CN101305448A (zh) * 2005-11-08 2008-11-12 Nxp股份有限公司 适用于高频操作中去耦应用的沟槽电容器
CN101379619A (zh) * 2006-01-09 2009-03-04 国际商业机器公司 包括沟槽电容器和沟槽电阻器的半导体结构
US20070205486A1 (en) * 2006-03-01 2007-09-06 Fujitsu Limited Thin film capacitor device used for a decoupling capacitor and having a resistor inside
JP2008153618A (ja) * 2006-11-24 2008-07-03 Taiyo Yuden Co Ltd コンデンサ及びコンデンサの製造方法
CN101567263A (zh) * 2007-06-14 2009-10-28 太阳诱电株式会社 电容器及其制造方法
CN101399116A (zh) * 2007-09-27 2009-04-01 太阳诱电株式会社 电容器及其制造方法
CN103348442A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
CN102623184A (zh) * 2012-04-05 2012-08-01 清华大学 基于光刻胶隔膜的微型超级电容及其制作方法
JP2015111671A (ja) * 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 集積キャパシタおよびそれを製造する方法

Also Published As

Publication number Publication date
JP6981476B2 (ja) 2021-12-15
WO2019107130A1 (ja) 2019-06-06
DE112018006155T5 (de) 2020-09-10
US11605503B2 (en) 2023-03-14
JPWO2019107130A1 (ja) 2020-04-09
US20200176614A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US20210350970A1 (en) Chip inductor and method for manufacturing the same
US11605503B2 (en) Front and back electrode trench capacitor
US11101072B2 (en) Capacitor with limited substrate capacitance
US10460877B2 (en) Thin-film capacitor including groove portions
JP2009170747A (ja) 半導体装置及びその製造方法
CN109994452B (zh) 半导体装置及其形成方法
JP7160594B2 (ja) キャパシタ
JP2023126532A (ja) 半導体装置
KR20010034345A (ko) 향상된 큐팩터를 갖는 커패시터
CN109411465B (zh) 半导体结构及虚拟图案布局的设计方法
CN104347792A (zh) 压电致动器
US11978793B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7461218B2 (ja) 半導体装置
CN113614883B (zh) 半导体装置
US20180248035A1 (en) Vertical semiconductor device
US10199166B2 (en) Capacitor
US20140285273A1 (en) Semiconductor device
KR20070073235A (ko) 고전압 소자 및 그의 제조방법
JP2018157022A (ja) 半導体装置
CN111279466B (zh) 半导体装置
US10755855B2 (en) Capacitor and method of manufacturing the same
KR102050698B1 (ko) 반도체 콘덴서
JP2017126664A (ja) 半導体装置の製造方法
JP6424684B2 (ja) 半導体装置
KR102262273B1 (ko) 건식 식각에 의한 커패시터 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200417

RJ01 Rejection of invention patent application after publication