CN103348442A - 高密度三维集成电容器 - Google Patents

高密度三维集成电容器 Download PDF

Info

Publication number
CN103348442A
CN103348442A CN2011800671462A CN201180067146A CN103348442A CN 103348442 A CN103348442 A CN 103348442A CN 2011800671462 A CN2011800671462 A CN 2011800671462A CN 201180067146 A CN201180067146 A CN 201180067146A CN 103348442 A CN103348442 A CN 103348442A
Authority
CN
China
Prior art keywords
capacitor
hardware
dielectric
opening
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800671462A
Other languages
English (en)
Other versions
CN103348442B (zh
Inventor
伊利亚斯.默罕默德
贝勒卡西姆.哈巴
西普里安.乌宗
皮尤什.萨瓦利亚
瓦格.奥甘赛安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN103348442A publication Critical patent/CN103348442A/zh
Application granted granted Critical
Publication of CN103348442B publication Critical patent/CN103348442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Capacitors (AREA)

Abstract

电容器(340)可包括基板(320)、第一金属元件(360)、第二金属元件(370)、及电容器介电层(380)，基板具有第一表面(321)、远离第一表面的第二表面(322)、及在第一表面与第二表面之间延伸的贯通开口(330)，至少在贯通开口内，电容器介电层使第一金属元件和第二金属元件相互分隔开并绝缘。第一金属元件(360)可在第一表面(321)暴露，且可延伸至贯通开口(330)内。第二金属元件(370)可在第二表面(322)暴露，且可延伸至贯通开口(330)内。第一金属元件(360)和第二金属元件(370)可与第一电位和第二电位电连接。电容器介电层(380)可具有起伏的形状。

Description

高密度三维集成电容器
相关申请的交叉引用
本申请要求申请号为12/964049、申请日为2010年12月9日的美国专利申请的申请日之利益，其公开的内容以引用的方式并入本文。
背景技术
本发明涉及半导体芯片内或特定类型的如为半导体、玻璃、陶瓷或其他热膨胀系数（CTE）相对低的材料的基板内的电容器，制造这种电容器的方法，及这种电容器中应用的元器件。
电容器一般在信号线内或者在电源线内用于噪声抑制。在电源线内，通过沿电源线安装大量电容器而降低阻抗水平，可实现噪声抑制。这种电容器的安装可使系统的尺寸及成本增加，因为安装电容器的成本可能比电容器本身的成本还要高。
电容器可设置在具有有源电路元件的半导体芯片、即“有源芯片“上，或可设置在包含无源电路元件、用于向有源芯片安装的无源芯片上，无源电路元件如电容器、电感器、电阻器等。
常规的硅电容可为两种基本类型。第一种类型用于为动态随机存储器（DRAM）芯片中的每个位存储电荷。第二种类型为无源芯片上的电容器，其中首要重点放在平面电容器具有非常薄的介电材料上，且以单层或多层形式的介电材料具有非常高的介电常数。当应用于去耦电容用途时，这两种类型的常规电容器都会具有局限性。第一种类型的电容器可能不适于高电容用途，因为这种类型的电容器通常意味着用于在位级应用，因此特意设计为具有非常小的尺寸。第一种类型典型地缺少作为去耦电容器储存或供应足够电流所需的特征。第二种类型的电容器可能具有低的电容密度及低的品质因数（效能）。
在微电子芯片内、半导体基板内或具有相对低CTE如玻璃或陶瓷材料的基板内的电容器的设计中，进一步改进将是可取的。
发明内容
根据本发明的方面，电容器可包括基板、第一金属元件、第二金属元件、及电容器介电层，基板具有第一表面、远离第一表面的第二表面、及在第一表面与第二表面之间延伸的贯通开口，至少在贯通开口内，电容器介电层使第一金属元件与第二金属元件相互分隔开并绝缘。第一金属元件可在第一表面暴露，并可延伸至贯通开口内。第二金属元件可在第二表面暴露，并可延伸至贯通开口内。第一金属元件和第二金属元件可与第一电位和第二电位可电连接。电容器介电层可具有起伏的形状。
在特定实施例中，第一金属元件和第二金属元件可分别包括复数个第一板和复数个第二板，第一板和第二板中每个都延伸至开口内。在一个实施例中，沿第一表面的方向，第一板和第二板中每个都可具有至少为5微米的宽度。在示例性的实施例中，每个电容器的第一对板和第二对板可都不在第一表面之上或第二表面之下延伸。
根据本发明另一方面，电容器可包括基板、第一金属元件、第二金属元件、及电容器介电层，基板具有第一表面、远离第一表面的第二表面、及在第一表面与第二表面之间延伸的贯通开口，至少在贯通开口内，电容器介电层使第一金属元件与第二金属元件相互分隔开并绝缘。第一金属元件可包括复数个柱，布置为填充m×n阵列内为至少一些阵列位置的第一复数个位置，m和n中每个都大于1。每个柱可沿基本垂直于第一表面的竖直方向延伸至贯通开口内。每个柱可包括基本竖直部分，与至少一个相邻柱的相应基本竖直部分基本平行。第二金属元件可在第二表面暴露，并可延伸至贯通开口内。第二金属元件可在复数个柱中相邻的柱之间延伸。第一金属元件和第二金属元件可与第一电位和第二电位可电连接。
在一个实施例中，m×n阵列内的第二复数个位置可被绝缘介电材料占据。在特定实施例中，m×n阵列内第二复数个位置中每个可包括沿贯通开口高度的至少50%延伸的连续空穴。在示例性的实施例中，m×n阵列内第二复数个位置中每个可包括占据第二开口内部容积至少50%的空穴，第二开口对应于贯通开口内相应的位置。在特定实施例中，m×n阵列内的第一复数个位置可为阵列中的所有位置。
在示例性的实施例中，电容器可包括，沿第一表面与第二表面之间的贯通开口的边界表面延伸的绝缘介电材料。至少在贯通开口内，绝缘介电材料可使第一金属元件和第二金属元件与基板材料分隔开并绝缘。在特定实施例中，沿与竖直方向基本垂直的水平面，复数个柱中每个柱都可具有5微米或更小的宽度。在一个实施例中，沿竖直方向，复数个柱中每个柱都可具有长度，每个柱的长宽比可至少为10。在示例性的实施例中，复数个柱中每个柱的长度可至少为150微米。在特定实施例中，在水平面内，复数个柱可限定10微米或更小的间距。在一个实施例中，电容器介电层可沿复数个柱的表面延伸。在示例性的实施例中，复数个柱可都不在第一表面之上或第二表面之下延伸。
在特定实施例中，基板可基本上由从半导体、玻璃和陶瓷组成的群组中选择的一种材料组成。在一个实施例中，第一金属元件和第二金属元件中每个都可包括金属层，金属层具有邻近电容器介电层的第一表面及与第一表面相对的第二表面，第二表面与电容器介电层的表面的轮廓一致。在特定实施例中，第一金属元件和第二金属元件中至少一个可包括金属层，金属层具有邻近电容器介电层的第一表面和与第一表面相对的第二表面，第二表面可与电容器介电层的表面的轮廓一致。在特定实施例中，开口内没有被第一金属元件、第二金属元件和电容器介电层占据的一部分，可被介电材料填充。在一个实施例中，第一金属元件和第二金属元件中每个都可具有第一部分和相邻的第二部分，第一部分与第二部分基本平行，并通过介电材料而分隔开。 
在示例性的实施例中，电容器还可包括分别与第一金属元件和第二金属元件连接的第一电极和第二电极。在一个实施例中，电容器可具有至少为1皮法的电容。在特定实施例中，电容器介电层可具有大于或等于3的介电常数k。在示例性的实施例中，电容器介电层可具有大于或等于5的介电常数k。在一个实施例中，电容器介电层可包括铁电介电材料。在特定实施例中，电容器介电层的上表面和下表面可每个都具有至少为第一表面与第二表面之间开口高度三倍的长度。在示例性的实施例中，第一金属元件可基本上由第一金属组成，而第二金属元件可基本上由不同于第一金属的第二金属组成。
在一个实施例中，开口可具有基本平行于第一表面而延伸的长度尺寸和基本平行于第一表面而延伸且基本垂直于长度尺寸的宽度尺寸，长度尺寸大于宽度尺寸。在特定实施例中，开口可具有基本平行于第一表面而延伸的长度尺寸和基本平行于第一表面而延伸且基本垂直于长度尺寸的宽度尺寸，长度尺寸基本等于宽度尺寸。在示例性的实施例中，电容器组件至少包括第一电容器和第二电容器，每个电容器的第一金属元件和第二金属元件都延伸至基板的共同贯通开口内。电容器组件还可包括，至少在贯通开口内使第一电容器与第二电容器相互分隔开并绝缘的绝缘介电层。在一个实施例中，绝缘介电层可具有小于3的介电常数，而每个电容器介电层可具有大于或等于3的介电常数。
在特定实施例中，插板可包括上述的电容器。本发明的另一方面提供了系统，包含连同其他电子器件的根据本发明之前方面的电容器结构、根据本发明之前方面的集成芯片，或二者。例如，系统可设置在可为便携式外壳的单个外壳内。与同类常规系统相比，根据本发明此方面优选实施例的系统可更紧凑。
根据本发明又一方面，制造具有用于与电路元件或微电子元件电互连的电极的元器件的方法可包括，从基板的第一表面去除材料，以形成从第一表面朝与第一表面相对的第二表面延伸的复数个第一开口，基板基本上由有效热膨胀系数（CTE）小于10ppm/℃的材料组成，第一开口限定起伏的内表面。该方法还可包括：形成覆盖内表面的电容器介电层，电容器介电层具有背对内表面的起伏的第一表面；及形成覆盖电容器介电层第一表面并在每个第一开口内延伸的第一金属元件。该方法可进一步包括：去除复数个第一开口中相邻的开口之间基板材料，从而暴露电容器介电层的起伏的第二表面，以形成从第二表面朝第一表面延伸的复数个第二开口；及形成覆盖电容器介电层第二表面并延伸至每个第二开口的第二金属元件。
在示例性的实施例中，通过在每个第一开口内暴露的内表面上水溶液电镀可流动的介电材料，可进行形成电容器介电层的步骤。在特定实施例中，该方法还可包括，在去除复数个第一开口中相邻开口之间的基板材料的步骤之前，从基板的第二表面去除材料，使得第一表面与第二表面之间的基板厚度缩减。在一个实施例中，可进行去除复数个第一开口中相邻开口之间的基板材料的步骤，使得第一金属元件的表面在第二表面暴露。在示例性的实施例中，形成第一金属元件的步骤可包括，形成复数个第一板，每个第一板都延伸至相应的一个第一开口内，而形成第二金属元件的步骤可包括，形成复数个第二板，每个第二板都延伸至相应的一个第二开口内。
根据本发明又一方面，制造具有用于与电路元件或微电子元件电互连的电极的元器件的方法可包括，形成从基板的第一表面朝与第一表面相对的第二表面延伸的复数个第一开口，第一开口布置为占据m×n阵列位置中至少一些位置，m和n中每个都大于1，每个第一开口沿基本垂直于第一表面的竖直方向延伸至贯通开口内，复数个第一开口限定内表面。该方法还可包括，形成覆盖内表面第一部分的第一电容器介电层，第一电容器介电层具有背对内表面的第一表面；形成具有复数个柱的第一金属元件，每个柱覆盖第一电容器介电层的第一表面、并延伸至第一开口中相应的开口内。该方法可进一步包括：去除复数个柱的第一子集中相邻柱之间的基板材料，从而暴露第一电容器介电层的第二表面，以形成从第二表面朝第一表面延伸的第二开口；及形成覆盖第一电容器介电层第二表面并延伸至第二开口内的第二金属元件。
在一个实施例中，基板可具有小于10ppm/℃的有效热膨胀系数。在特定实施例中，第一复数个柱可延伸至位于m×n阵列内第一复数个位置的第一开口的第一子集内。该方法还可包括，在位于m×n阵列内第二复数个位置的第一开口的第二子集内沉积绝缘介电材料。在一个实施例中，复数个柱可延伸至所有的第一开口内。在示例性的实施例中，第一开口可通过从第一表面去除材料以形成复数个细孔而形成。在一个实施例中，基板可包括硅材料，通过各向异性蚀刻可进行形成复数个第一开口的步骤，使得生成从基板第一表面延伸的多孔硅的区域。在特定实施例中，可进行形成复数个第一开口的步骤，使得内表面具有起伏的形状。
在示例性的实施例中，在与竖直方向基本垂直的水平面内，每个第一开口可具有5微米或更小的宽度。在特定实施例中，可进行形成复数个第一开口的步骤，使得每个第一开口具有沿竖直方向的长度，每个第一开口的长度与宽度的比值至少为10。在一个实施例中，可进行形成复数个第一开口的步骤，使得每个第一开口的长度至少为150微米。在示例性的实施例中，可进行形成复数个第一开口的步骤，使得在水平面内，第一开口限定10微米或更小的间距。在特定实施例中，可进行形成第一电容器介电层的步骤，使得第一电容器介电层的第一表面具有起伏的形状。在一个实施例中，第一电容器介电层的第二表面可具有起伏的形状。
在特定实施例中，可进行形成第一电容器介电层的步骤，使得电容器介电层的上表面和下表面都具有至少为每个第一开口长度三倍的长度。在示例性的实施例中，通过在第一表面的第一部分上水溶液电镀可流动的介电材料，可进行形成第一电容器介电层的步骤。在一个实施例中，该方法还可包括，在去除第一开口的第一子集中相邻开口之间的基板材料的步骤之前，从基板的第二表面去除材料，使得第一表面与第二表面之间的基板厚度缩减。在特定实施例中，可进行去除第一开口的第一子集中相邻开口之间的基板材料的步骤，使得每个柱的表面可在第二表面暴露。在示例性的实施例中，可进行形成第一金属元件的步骤，使得每个柱包括基本竖直部分，其与至少一个相邻柱的相应的基本竖直部分基本平行。
在一个实施例中，第一金属元件和第二金属元件中至少一个可为与电容器介电层表面轮廓一致的金属层。在特定实施例中，第一金属元件和第二金属元件中每个都具有第一部分和相邻的第二部分，第一部分与第二部分基本平行，并通过介电材料而分隔开。在示例性的实施例中，该方法还可包括，形成与第一金属元件连接的第一电极和与第二金属元件连接的第二电极。第一电极和第二电极可分别在第一表面和第二表面暴露。第一电极和第二电极可与相应第一电位和第二电位连接。
在示例性的实施例中，该方法还可包括：形成覆盖内表面第二部分的第二电容器介电层，第二电容器介电层具有背对内表面的第一表面；形成覆盖内表面第三部分的绝缘介电层，第三部分位于内表面的第一部分与第二部分之间，绝缘介电层延伸至第一开口的第二子集内。该方法可进一步包括：形成具有复数个柱的第三金属元件，每个柱覆盖第二电容器介电层的第一表面、并延伸至第一开口的第三子集中相应的开口内；及去除第一开口的第三子集中相邻开口之间的基板材料，从而暴露第二电容器介电层的第二表面，以形成从第二表面朝第一表面延伸的第三开口。该方法还可包括，形成覆盖第二电容器介电层的第二表面并延伸至第三开口内的第四金属元件。
在特定实施例中，绝缘介电层可具有小于3的介电常数，而每个电容器介电层可具有大于或等于3的介电常数。在示例性的实施例中，该方法还可包括，形成分别与第一金属元件、第二金属元件、第三金属元件和第四金属元件连接的第一电极、第二电极、第三电极和第四电极，第一电极和第三电极在第一表面暴露，第二电极和第四电极在第二表面暴露，第一电极、第二电极、第三电极和第四电极分别与第一电位、第二电位、第三电位和第四电位可连接。在一个实施例中，第一金属元件、第二金属元件和第一电容器介电层可限定第一电容器，第三金属元件、第四金属元件和第二电容器介电层可限定第二电容器。在特定实施例中，绝缘介电层可使第一电容器和第二电容器的至少一部分相互分隔开并绝缘。
附图说明
图1A是说明根据本发明实施例电容器的截面图。
图1B是说明与图1A所示电容器或本文所述的任意其他电容器相对应的可选择的俯视平面图。
图2A至图2J是说明根据图1A所描述本发明实施例制造过程各阶段的截面图。
图3是说明根据另一实施例电容器的截面图。
图4A至图4G是说明根据图3所描述本发明实施例制造过程各阶段的截面图。
图5A是说明根据本发明又一实施例电容器的截面图。
图5B至图5D是说明可选择的沿图5A的线A-A剖切时的俯视截面图，可与图3或图5A所示的电容器相对应。
图5E是说明根据再一实施例电容器的截面图。
图5F是说明根据本发明另一实施例电容器的截面图。
图6A至图6D是说明根据图5A所描述本发明实施例制造过程各阶段的截面图。
图7A是说明根据又一实施例电容器的截面图。
图7B是说明图7A中电容器一部分的局部放大截面图。
图7C是图7A所描述电容器的一部分沿线7C-7C剖切时的局部放大截面图。
图8A至图8F是说明根据图5A所描述本发明实施例制造过程各阶段的截面图。
图9是说明根据另一实施例电容器的截面图。
图10是根据本发明一个实施例系统的示意图。
具体实施方式
电容器可由导体组成，相对于电流的流动，导体的宽度越大，电感可越低。获得较低电感的另一种方式可为，具有比较靠近输入/输出层的电容器接地层。在如本文的一个或多个实施例的两端电容器中，电容器内的接地面可通过迹线和/或通路与外部接地层连接。根据本文一个或多个实施例形成的另一类型的电容器，为具有内部接地层的三端电容器。相对于两端电容器，三端电容器可大幅度地降低电感，因此可具有显著提高的噪声消除性能。
参照图1A和图1B，根据本发明实施例的元器件10包括，基板20和与基板形成接触的电容器40a、40b（统称电容器40）。基板20具有穿过基板在平坦的第一表面21和与第一表面相对的平坦的第二表面22之间延伸的贯通开口30a、30b（统称贯通开口30）。每个电容器40都包括绝缘介电层50、第一对导电板60、第二对导电板70、及复数个电容器介电层80，绝缘介电层50覆盖相应开口30的内表面31和第一表面21及第二表面22的一部分，复数个电容器介电层80使每个板60、70都与至少一个相邻板分隔开。介电区域90占据每个相应开口内没有被板60、70和介电层550、80占据的剩余容积。
在一些实施例中，元器件10可为半导体芯片、晶圆、介电基板、或类似物。基板20优选地具有小于10×10-6/℃（或ppm/℃）的热膨胀系数（“CTE”）。在特定实施例中，基板20可具有小于7×10-6/℃的CTE。基板20可基本上由如半导体、玻璃或陶瓷等的无机材料组成。在基板20由如硅等半导体制成的实施例中，复数个有源半导体器件（如晶体管、二极管等）可设置在位于第一表面21或第二表面22、或位于第一表面21或第二表面22下方的有源半导体区域内。
在一个示例中，基板20可为插板，一个或多个半导体芯片可安装在插板上并与其电连接，插板具有导电触点，用于与如电路板等的另一元器件，如线路板、模块、无源元器件等互连。安装在插板上的半导体芯片可具有有源半导体器件。
第一表面21与第二表面22之间的基板厚度典型地小于200微米，且可显著地更小，例如，为130微米、70微米或甚至更小。虽然在图中没有特别地示出，基板20内的有源半导体器件可与电容器40电连接。每个电容器40可至少部分地在一个或多个开口30内形成。
在图1A中，平行于第一表面21的方向本文称为“水平”或“横向”方向，而垂直于第一表面的方向本文称为向上或向下的方向，且本文也称为“竖直”方向。本文所指的方向参照结构的参照系。因此，相对通常或重力参照系，这些方向可位于任意方向。声明一个特征与另一特征相比，位于“表面上方”较高的高度，意味着这两个特征都以同一正交方向偏离该表面，但沿该同一正交方向该一个特征比该另一个特征距该表面的距离更远。相反地，声明一个特征与另一个特征相比，位于“表面上方”较低高度，意味着这两个特征都以同一正交方向偏离该表面，但沿该同一正交方向该一个特征比该另一个特征距该表面的距离更近。
基板20可进一步包括覆盖第一表面21和/或第二表面22的介电层（未示出）。这种介电层可使导电元件与基板20电绝缘。这种介电层可称为基板20的“钝化层”。钝化层可包括无机介电材料、有机介电材料或二者。介电层可包括电沉积的保形涂层或其他介电材料，例如，如焊料掩模材料等的光成像聚合物材料。
贯通开口30可具有任意的俯视形状，例如包括，圆形（图1B中所示的开口30a）、椭圆形、方形、矩形（如图1B中所示的开口30b）、或其他形状。在一些示例中，贯通开口30可具有任意的三维形状，例如包括、圆柱体、立方体、棱柱或截头圆锥的形状，及其他。
每个贯通开口30的内表面31可从第一表面21以任意角度穿过基板20而延伸。优选地，内表面31从第一表面21相对于第一表面21所限定的水平面、以大约90度的角度延伸。在内表面31与第一表面21和第二表面22相交处，贯通开口30具有基本为直角的边缘33，但在其他实施例中，边缘33可替代地为倒角或圆角。内表面31可具有恒定的斜度或变化的斜度。例如，当内表面31进一步朝第二表面22深入时，内表面31相对于第一表面21所限定的水平面的角度或斜度的绝对值可减小（即正、负幅度变小）。
每个绝缘介电层50可覆盖相应贯通开口30的内表面31和第一表面21及第二表面22的一部分，以对于基板与导电板60、70提供良好的介电隔离。绝缘介电层50可包括无机介电材料、有机介电材料或二者。在特定实施例中，绝缘介电层50可包括柔性介电材料。在特定示例中，绝缘介电层50（及本文描述的所有其他绝缘介电层或材料）可具有小于3的介电常数k。在示例性的实施例中，绝缘介电层50（及本文描述的所有其他介电层或介电材料）可包括铁电介电材料，如钛酸锶钡（BST），二氧化铪、或铝酸镧、及其他，或用纳米粒子制成的复合介电材料，如具有铁电纳米粒子的聚合物基质。
第一对导电板60包括覆盖相应开口30内的绝缘介电层50的第一板61和覆盖第一板的第二板62。在基板20的第一表面21，第一对板60可与在第一表面暴露的单个第一电极63连接，第一电极可与第一电位连接。可选择地，第一电极63可为在第一表面暴露的复数个电极，使得除了用于与电容器40外部的另一元件互连而暴露的部分之外，第一电极在内表面31之间延伸的一部分，可被绝缘介电层覆盖。
第二对导电板70包括覆盖第一板61的第三板71和覆盖第二板62的第四板72。在基板20的第二表面22，第二对板70可与在第二表面暴露的单个第二电极73连接，第二电极可与第二电位连接。可选择地，第二电极73可为在第二表面暴露的复数个电极，使得除了用于与电容器40外部的另一元件互连而暴露的部分之外，第二电极在内表面31之间延伸的一部分，可被绝缘介电层覆盖。
在本文应用的，声明导电元件“暴露在”基板的表面或者覆盖该基板表面的介电元件的表面，指的是导电元件可与一理论点接触，所述理论点以垂直于该介电元件表面的方向、从介电元件外向该介电元件表面移动。因此，暴露在基板表面上的电极或其他导电元件可从该表面突出、可与该表面平齐、或可相对该表面凹陷并通过基板内的孔或凹坑暴露。
导电板60、70和电极63、73（及本文描述的任意其他导电元件）可由任意导电材料制成，例如包括，铜、钨、铝、镍、镍合金或金。因为基本上用于形成导电元件的任何技术都可用于形成本文所描述的导电元件，所以可应用在共同拥有的申请号为12/842669、申请日为2010年7月23日的美国专利申请中更详细地论述的特定技术，该专利申请公开的内容以引用的方式并入本文。这些技术可包括，例如采用激光或采用如研磨或喷砂等的机械加工工艺，选择性地处理表面，使得沿将要形成导电元件的路线的该部分表面，处理为与表面的其他部分不同。例如，可采用激光或机械加工工艺，从表面只沿特定路线烧蚀或去除如牺牲层等的材料，因此形成沿该路线延伸的凹槽。然后可在凹槽内沉积如催化剂等的材料，并可在凹槽内沉积一层或多层金属层。
每个电极63、73（及本文所描述的任意其他电极）都可具有任意的俯视形状，例如包括，如图1B中所示的圆弧形或矩形，以及椭圆形、方形、三角形、或更复杂的形状。每个电极63、73都可具有任意的三维形状，例如包括，截头圆锥形的导电柱。可采用的导电柱的示例，如在共同拥有的申请号为12/832376、申请日为2010年7月8日的美国专利申请中所示及所描述。在特定实施例中，第一电极63和第二电极73中的一个或多个可通过其间延伸的导电迹线而与相应的第一导电板60和第二导电板70连接。
通过导电块（未示出），每个电极63、73（或本文描述的任意其他电极）可与元器件10外部的元器件连接。这种导电块可包含熔点相对低的易熔金属，如焊料、锡或包括复数种金属的低共熔混合物。替代地，这种导电块可包括可湿性金属，如铜或其他贵金属或非贵金属，具有高于焊料或其他易熔金属的熔点。这种可湿性金属可与相应的特征、例如互连元件的易熔金属特征接合。在特定实施例中，这种导电块可包括在介质中散布的导电材料，例如导电膏，如填充金属的膏、填充焊料的膏，或包括各向同性的导电粘接剂或各向异性的导电粘接剂。
复数个电容器介电层80可使每个板60、70与至少一个相邻板分隔开。每个电容器介电层80（及本文所描述的所有其他电容器介电层）可具有至少为3的介电常数k。电容器介电层80中的第一电容器介电层81覆盖第一板61，并在第一板与第三板71之间延伸。电容器介电层80中的第二电容器介电层82覆盖第三板71，并在第三板与第二板62之间延伸。电容器介电层80中的第三电容器介电层83覆盖第二板62，并在第二板与第四板72之间延伸。
每个介电区域90可占据相应开口30内没有被板60、70和介电层50、80占据的剩余容积。每个介电区域90可在第四板72与第一电极63之间提供良好的介电隔离。介电区域90可为柔性的，具有足够低的弹性模量和足够厚度，使得模量与厚度的乘积可提供柔性。
元器件10可进一步包括复数个介电部分93a、93b（统称介电部分93），每个介电部分93a在相应第一板60的远端边缘69与第二电极73之间延伸，每个介电部分93b在相应第二板70的远端边缘79与第一电极63之间延伸。
在一个实施例中，每个电容器40的第一对板60和第二对板70都可围绕相应贯通开口的内表面31延伸。例如，开口30具有圆形或椭圆形横截面，第一对板60和第二对板70可具有围绕开口30而延伸的环形形状。图1B中示出了具有圆形横截面的电容器40a的示例的俯视图。在另一示例中，开口30具有方形或矩形横截面，第一对板60和第二对板70可具有围绕开口30而延伸平坦的扁平部分。图1B中示出了具有矩形横截面的电容器40b的示例的俯视图。
在特定实施例中，元器件10可包括两组穿过单个贯通开口30a而延伸的第一对板60和第二对板70，每组的第一对板和第二对板包含元器件相应的区域A或B，绝缘区域90在二者之间延伸。
在特定实施例中，元器件10可包括穿过单个贯通开口30a而延伸的独立的第一电容器和第二电容器40a，每个电容器包含元器件的相应区域A或B，绝缘介电区域90在二者之间延伸。在具有两个穿过单个贯通开口30a而延伸的独立电容器40a的这种元器件中，第一电容器的板60、70可与第二电容器的板60、70通过在两个电容器之间延伸的绝缘间隙而分隔开。同样在这种实施例中，横过区域A与B之间的绝缘介电区域90而延伸的第一电极63和第二电极73，可被其间延伸的绝缘间隙（未示出）分割为用于每个电容器的分隔开的第一电极63和第二电极73。
现在参照图2A至图2J，描述元器件10（图1A和图1B）的制造方法。如图2A所示，可形成贯穿基板20厚度从基板20的第一表面21朝第二表面22或从第二表面朝第一表面延伸的开口30a、30b。例如，在第一表面21需要保留的部分上形成掩模层后，可通过选择性地蚀刻基板20而形成开口30。例如，可沉积并图案化光致抗蚀剂层（photoresist layer）等的光致成像层（photoimageable layer），以只覆盖部分的第一表面21，之后可进行定时蚀刻过程以形成开口30。
开口30的内表面可沿竖直或基本竖直的方向从第一表面21向下朝第二表面22延伸，相对暴露表面基本为直角，如图2A所示。各向异性的蚀刻工艺，激光烧蚀，如研磨、超声波加工、朝基板20引入精细研磨粒子流等机械去除工艺，反应离子蚀刻，或等离子蚀刻，及其他，都可用于形成具有基本竖直内表面的开口30。
替代地，不是相对于暴露表面基本为直角，开口30内表面31可为倾斜的，即可沿与暴露表面不是正交（直角）的角度延伸。如各向同性蚀刻工艺的湿蚀刻工艺，应用锥形刀片锯，及其他方法，都可用于形成具有倾斜内表面31的开口30。激光烧蚀、机械球磨、化学蚀刻、等离子蚀刻、朝基板20引入精细研磨粒子流、及其他，也可用于形成具有倾斜内表面31的开口30（或本文描述的任意其他孔或开口）。
此后，如图2B所示，在每个贯通开口30的内表面31和基板20的第一表面21及第二表面22的一部分上，包括沿第一表面和第二表面位于贯通开口30a、30b之间的部分，形成绝缘介电层50。各种方法都可用于形成绝缘介电层50。在一个示例中，可流动介电材料可在基板20的第一表面21上涂敷，然后在“旋涂”操作过程中，可流动材料可更均匀地沿暴露表面分布，随后是可包括加热的干燥周期。在另一示例中，介电材料的热塑性膜可铺在第一表面21上，然后加热组件，或在真空环境中加热，即放置在低于外界压力的环境中加热。在另一示例中，可采用气相沉积，以形成绝缘介电层50。
在又一示例中，包括基板20的组件可浸入介电材料沉积槽中，以形成保形的介电涂层或绝缘介电层50。在本文中应用的“保形涂层”（ "conformal coating"）是指，特定材料的涂层与将涂敷的表面的轮廓一致，例如当绝缘介电层50与开口30内表面31的轮廓一致时。可采用电化学沉积方法以形成保形的介电层50，例如包括，电泳沉积或电解沉积。
在一个示例中，可采用电泳沉积技术以形成保形的介电涂层，使得保形的介电涂层只在组件暴露的导电和半导电的表面上沉积。在沉积过程中，半导体器件晶圆可保持在所需的电位，电极浸入槽中以使槽保持在不同的所需电位。然后在适当的条件下，组件保持在槽中充足的时间，以在基板的暴露的导电或半导电的表面上形成电沉积的保形介电层50，包括但不限于沿着开口30的内表面31。只要在待涂敷表面与槽之间保持足够强的电场，电泳沉积就会发生。因为电泳沉积的涂层为自限制的，在涂层达到沉积过程中如电压、浓度等参数确定的特定厚度后，沉积过程就会停止。
电泳沉积在组件的导电和/或半导电外表面上形成了连续的厚度均匀的保形涂层。另外，电泳涂层可沉积为涂层不在覆盖基板20的第一表面21的剩余钝化层上形成，由于它的介电（非导电）性能。换言之，电泳沉积的特性为其不在覆盖导体的介电材料层上形成，假设该介电材料层具有保证其介电性能的足够厚度。典型地，电泳沉积将不在厚度大于约10微米至几十微米的介电层上发生。保形介电层50可由阴极环氧树脂沉积的反应源（precursor）形成。替代地，可应用聚氨酯或丙烯酸沉积的反应源。各种电泳涂层的反应源的成分及供应原料的来源在下面的表1中列出。
                                                
Figure 590812DEST_PATH_IMAGE004
在另一示例中，可电解形成介电层。除了沉积层的厚度不受其上形成沉积层的导电或半导电表面限制以外，这种过程与电泳沉积类似。以这种方式，可形成电解沉积的介电层，并达到根据需要所选择的厚度，处理时间是所获得厚度的影响因素。
此后，如图2C所示出的，可形成至少在贯通开口30内覆盖绝缘介电层50的第一导电板61，使得第一导电板的轮廓与内表面31和第一表面21及第二表面22的一部分的轮廓一致。
为形成第一板61（及本文描述的任意其他导电元件），示例性的方法包括沉积金属层，通过在基板20及开口30的暴露表面上一次或多次喷射原生金属层（primary metal layer）、电镀或机械沉积的方法而沉积。机械沉积可包括在高速下引入加热的金属微粒流至待涂敷表面的步骤。例如，这个步骤可通过在第一表面21、第二表面22及内表面31上包层沉积（blanket deposition）而进行。在一个实施例中，原生金属层包括铝或基本上由铝组成。在另一特定实施例中，原生金属层包括铜或基本上由铜组成。在又一实施例中，原生金属层包括钛或基本上由钛组成。一种或多种其他示例金属也可在形成第一板61（及本文描述的任意其他导电元件）的过程中应用。在特定示例中，可在上述表面中的一个或多个表面上形成包括复数个金属层的堆叠。例如，这种层叠的金属层可包括，钛层伴有覆盖在钛层上的铜层（钛-铜，Ti-Cu）、镍层伴有覆盖在镍层上的铜层（镍-铜，Ni-Cu）、以类似的方式设置的镍-钛-铜（Ni-Ti-Cu）的堆叠、或镍-钒（Ni-V）的堆叠。
此后，如图2D所示，可形成覆盖第一导电板61的第一电容器介电层81。第一电容器介电层81可采用参照绝缘介电层50（图2B）在上文描述类似的方法形成。此后，如图2E所示，可形成覆盖第一电容器介电层81的第三导电板71。第三导电板71可采用与参照第一导电板61（图2C）在上文描述类似的方法形成。
此后，如图2F所示，可形成覆盖第三导电板71的第二电容器介电层82、覆盖第二电容器介电层的第二导电板62、覆盖第二导电板的第三电容器介电层83、及覆盖第三电容器介电层的第四导电板72。第二电容器介电层82和第三电容器介电层83可采用与参照绝缘介电层50（图2B）在上文描述类似的方法形成。第二导电板62和第四导电板72可采用与参照第一导电板61（图2C）在上文描述类似的方法形成。
此后，如图2G所示，可在每个贯通开口30内形成介电区域90。介电区域90可包括无机材料、聚合物材料或二者。然后、第一对板60、第二对板70、介电层50、80及介电区域90可相对于基板20的第一表面21和第二表面22而平面化。例如，可对第一表面21和第二表面22采用研磨（grinding）、磨光（lapping）或抛光（polishing），或其组合的过程，以使元器件10平面化。
此后，如图2H所示，可通过从第一对板和第二对板去除邻近相应的第二表面和第一表面的部分材料，使第一对板60的远端边缘69和第二对板70的远端边缘79，可部分地凹陷而分别低于基板20的第二表面22和第一表面21所限定的平面，从而在远端边缘69、79与相应的第二表面和第一表面之间形成复数个凹陷94。例如，可通过选择性蚀刻第一板60和第二板70，去除目标部分的材料。可替代地，目标部分的材料可采用参照从基板20去除材料（图2A）在上文所述类似的方法而去除。
第一对板60的远端边缘69可凹陷而低于第二表面22，使得第一对板与随后在第二表面（图1A）形成的第二电极73不接触，第二对板70的远端边缘79可凹陷而低于第一表面21，使得第二对板与随后在第一表面（图1A）形成的第一电极63不接触。
此后，如图2I所示，可在各凹陷94内形成介电部分93，且介电部分可相对于基板20的第一表面21和第二表面22平面化。例如，可对第一表面21和第二表面22采用研磨、磨光或抛光、或其组合的过程，以使介电部分93平面化。替代地，可采用自平面化材料，以形成介电部分93。
此后，如图2J所示，在图2G所示的步骤中已去除的绝缘介电层50的部分可在基板20第一表面21和第二表面22的部分上，包括沿第一表面和第二表面位于各贯通开口30a、30b之间的部分23、24，再次形成。例如，可采用参照图2B在上文所述类似的方法，形成绝缘介电层50的这些部分。
此后，再次参照图1A，可分别在基板20的第一表面21和第二表面22上形成第一电极63和第二电极73。第一电极63可在第一表面21上形成，使得第一电极与第一对板60连接，但通过复数个介电部分93b，第一电极与第二对板70的远端79分隔开。第二电极73可第二表面22上形成，使得第二电极与第二对板70连接，但通过复数个介电部分93a，第二电极与第一对板60的远端69分隔开。第一电极63和第二电极73中每个都可形成为，使得它们至少部分地覆盖位于贯通开口30a、30b之间的基板20的部分23、24。例如，采用参照图2C在上文所述类似的方法，可形成第一电极63和第二电极73 。
参照图3，根据本发明实施例的元器件310包括，基板320和与基板形成接触的电容器340。基板320具有穿过基板在平坦的第一表面321和与第一表面相对的平坦的第二表面322之间延伸的贯通开口330。电容器340包括绝缘介电层350、第一导电元件或金属元件360和第二导电元件或金属元件370（或第一金属元件和第二金属元件）、及电容器介电层380，绝缘介电层350覆盖开口330的基板边界表面331（或内表面）和第一表面321及第二表面322的一部分，电容器介电层380使第一导电元件与第二导电元件分隔开，并具有起伏的形状。
基板320、贯通开口330、贯通开口的基板边界表面331（或内表面）、及绝缘介电层350与参照图1A至图2J在上文所述的元器件10的相应元件类似。
第一导电元件360包括在开口330内覆盖绝缘介电层350的第一复数个竖直延伸的板361。在基板320的第一表面321，第一复数个板361可与在第一表面暴露的单个第一电极363连接，第一电极可与第一电位连接。沿第一表面321的方向，每个第一板361可具有至少为5微米的宽度。可选择地，第一电极363可为在第一表面暴露的复数个电极，使得除了用于与电容器340外部的另一元件互连而暴露的部分之外，在复数个电极之间延伸的第一导电元件360的一部分，可被绝缘介电层覆盖。
第二导电元件370包括第二复数个竖直延伸的板371，每个第二板在相邻的第一板361之间延伸。在基板320的第二表面322，第二复数个板371可与在第二表面暴露的单个第二电极373连接，第二电极可与第二电位连接。沿第一表面321的方向，每个第二板371可具有至少为5微米的宽度。可选择地，第二电极373可为在第二表面暴露的复数个电极，使得除了用于与电容器340外部的另一元件互连而暴露的部分以外，在复数个电极之间延伸的第二导电元件370的一部分，可被绝缘介电层覆盖。在特定实施例中，通过在其间延伸的导电迹线，第一电极363和第二电极373中的一个或多个可与相应的第一导电元件360和第二导电元件370电连接。
电容器介电层380可使第一导电元件360与第二导电元件370相互分隔开并绝缘。至少在开口330内，电容器介电层380可具有起伏的形状。在本文中应用的，电容器介电层具有“起伏”的形状，指的是介电层具有波浪式的形状，使得与波动方向（如图13所示的“X”方向）平行的假想线301，至少与介电层相交三次。在特定实施例中，电容器介电层380（及本文描述的其他起伏的介电层）起伏的第一表面336和起伏的第二表面338中每个沿各表面具有的长度，至少为第一表面331与第二表面332之间的开口330高度H的三倍。
在特定实施例中，第一复数个板361和第二复数个板371可具有：相互基本平行地延伸的平面形状；在具有圆形或椭圆形横截面的开口330内延伸的环形形状；相互基本平行地延伸的柱或指状；或包括复数个柱状开口的网格形状。这些示例参照图5B、图5C和图5D在下文更详细地描述。
现在参照图4A至图4G，描述元器件310（图3）的制造方法。如图4A所示，可从基板320的第一表面321去除材料，以形成从第一表面朝第二表面322延伸的复数个第一开口334，第一开口限定了起伏的内表面335和基板边界表面331。基板边界表面331限定了第一开口334内后来将形成贯通开口330（图3）边界的暴露表面的部分。第一开口334可采用参照图2A在上文所述类似的方法形成。
此后，如图4B所示，可形成绝缘介电层350和电容器介电层380。绝缘介电层350可形成为，覆盖基板边界表面331和第一表面321的一部分，而电容器介电层380可形成为，覆盖起伏的内表面335。电容器介电层380具有背对内表面335的起伏的第一表面336。介电层350、380可采用参照图2B在上文所述类似的方法形成。在特定实施例中，例如，介电层350、380可在单个形成过程中由相同介电材料制成。在另一实施例中，例如，介电层350、380可在各自的形成过程中由不同介电材料制成。
此后，如图4C所示，可形成覆盖起伏的第一表面336、并延伸至每个第一开口334内的第一导电元件360。第一导电元件360可包括第一复数个竖直延伸的板361和第一电极363，第一电极在第一表面321暴露。第一导电元件360可采用参照图2C在上文所述类似的方法形成。
在特定实施例中，在形成第一导电元件360之前，可在需要沉积第一导电元件的位置，在基板320的第一表面321上施加掩模层（未示出），其覆盖复数个第一开口334的第一子集。例如，可为如光致抗蚀剂层等光致成像层的掩模层，可沉积并图案化，以只覆盖部分的第一表面321。在这种实施例中，复数个第一开口334的第二子集可用如环氧树脂或另一聚合物等介电材料填充。在一个实施例中，介电材料可为柔性的。在第一开口334的第二子集被介电材料填充后，可除去掩模层，并可在复数个第一开口的第一子集内沉积第一导电元件360。在一个示例中，复数个第一开口334的第二子集中的一些开口，在邻近第一表面321处可被介电材料塞部分地填充，使得具有空气的空穴仍保留在复数个第一开口的第二子集中每个开口的内部。复数个第一开口334的这种第二子集，不包含金属，可降低电容器340的有效CTE，例如，使得这种电容器可经历泵送量的降低（reduced amount of pumping）。
此后，如图4D所示，第一表面321与第二表面322之间的基板320厚度可缩减，从而暴露第一复数个板361的远端边缘369。可对第二表面322采用研磨、磨光、抛光、或其组合的过程，使基板320的厚度缩减。在这个步骤中，作为示例，基板320的初始厚度T1（图4C所示）可从约700微米缩减至约130微米或更小的厚度T2（图4D所示）。
此后，如图4E所示，除了第二表面上需要形成复数个第二开口337（图4F）的部分以外，可形成覆盖第二表面322的绝缘介电层350的附加部分351。绝缘介电层350的附加部分351可采用参照图2B在上文所述类似的方法形成。
此后，如图4F所示，可从基板320的第二表面322去除材料，以暴露电容器介电层380的起伏第二表面338，从而形成从第二表面朝第一表面321延伸的复数个第二开口337。第二开口337可采用参照图2A在上文所述类似的方法形成。
此后，如图4G所示，可形成覆盖第一复数个板361的电容器介电层380的附加部分381 。介电层380的附加部分可采用参照图2B在上文所述类似的方法形成。
此后，再次参照图3，可形成覆盖电容器介电层380的第二表面338、并延伸至每个第二开口337内的第二导电元件370。第二导电元件370可包括第二复数个竖直延伸的板371和第二电极373，第二电极在第二表面322暴露。第二导电元件370可采用参照图2C在上文所述类似的方法形成。
在特定实施例中，在形成第二导电元件370之前，在需要沉积第二导电元件的位置，在基板320的第二表面322上施加掩模层（未示出），覆盖复数个第二开口337的第一子集。在这种实施例中，复数个第二开口337的第二子集可用如环氧树脂或另一聚合物等介电材料填充。在一个实施例中，介电材料可为柔性的。在复数个第二开口337的第二子集被介电材料填充后，可除去掩模层，并可在复数个第二开口的第一子集内沉积第二导电元件370。在一个示例中，复数个第二开口337的第二子集中的一些开口，在邻近第二表面322处可被介电材料塞部分地填充，使得具有空气的空穴仍保留在复数个第二开口的第二子集中每个开口的内部。复数个第二开口337的这种第二子集，不包含金属，可降低电容器340的有效CTE，例如，使得这种电容器可经历泵送量（pumping）的降低。
图5A示出图3中元器件的变例，具有替代的布置。除了元器件510包括的第一导电元件或金属元件560具有第一复数个竖直延伸部分561，第一复数个部分中每个都具有低于第二表面522而凹陷的圆角远端边缘569以外，元器件510与上述的元器件310类似。第二导电元件或金属元件570具有竖直延伸部分571。
贯通开口530可具有任意的俯视形状，例如包括，圆形（如图1B），椭圆形（如图5C），方形，矩形（如图1B、图5B和图5D），或其他形状。在一些示例中，贯通开口530可具有任意三维形状，例如包括，圆柱体，立方体、棱柱、或截头圆锥的形状，及其他。
第一导电元件560和第二导电元件570可具有各种可能的横截面形状，例如，如图5B、图5C和图5D所示。在从图5B可以看出的特定实施例中，开口530具有方形或矩形的横截面，第一导电元件560和第二导电元件570可分别具有第一复数个部分561和第二复数个部分571，各部分具有扁平形状，基本相互平行并与开口530的基板边界表面531平行地延伸。在一个实施例中，开口530具有环形或椭圆形的横截面，第一复数个部分561和第二复数个部分571可具有在开口530内延伸的环形形状，如图5C中示例性地所示。
替代地，在图5D所示的示例性实施例中，第二导电元件570的竖直延伸部分可为布置在m×n阵列内的复数个柱或指状物571，m和n中每个都大于1。在一个示例中，柱571填充m×n阵列中每个位置。典型地，m和n都很大，且每个都可大于10，在一些情况下，甚至大于100。在另一示例中，柱571可布置为填充m×n阵列内的第一复数个位置，m×n阵列中的第二复数个位置可被绝缘介电材料占据。每个柱571都可沿基本垂直于基板520的第一表面521的竖直方向V1（图5A）延伸至贯通开口530内。在一个示例中，每个柱571可与一个或多个相邻柱平行。在本文中应用的 “平行”是指，穿过各结构形心（centroid）而延伸的轴平行或在容差内基本平行，即使“平行”结构的边缘并不完全平行。在一个实施例中，每个柱都不在基板520的第一表面521之上或第二表面522之下沿竖直方向V1延伸。
在图5D中还示出，第一导电元件560可具有网格形状，使得第一导电元件的竖直延伸部分561可环绕第二导电元件的单个的柱571。在特定实施例中，每个柱571可被第一导电元件560完全环绕，使得每个柱571在复数个开口562中相应的一个内延伸，各开口在第一导电元件560内竖直延伸。
图5E示出了图5A中元器件的变例，具有替代的布置。除了第二导电元件或金属元件570′为金属层，其具有与电容器介电层580的表面轮廓一致的表面，且元器件510′包括的介电区域590覆盖第二金属元件、并填充在第一导电元件560内延伸的开口562内没有被第二金属元件所占据的部分以外，元器件510′与上述的元器件510类似。
介电区域590使第二导电元件570′的第一基本竖直延伸的部分574a与其相邻的第二基本竖直延伸部分574b分隔开，第二基本竖直延伸部分574b基本平行于第一基本竖直延伸的部分574a。在基板520的第二表面522，第二导电元件570可与在第二表面暴露的电极573a、573b连接，第一电极和第二电极可与电位连接。
图5E所示的元器件510′的第一金属元件560和第二金属元件570′可具有与图5B、图5C和图5D所示的第一金属元件和第二金属元件类似的几何布置，其中第二金属元件570′的第一基本竖直部分574a和第二基本竖直部分574b可具有：扁平形状（与图5B类似），基本为环形的形状（与图5C类似），或相邻部分574a、574b可一起形成延伸至开口562内的竖直延伸柱的形状（与图5D类似），开口562在网格状的第一导电元件560内延伸。
在特定实施例中，第一金属元件560可具有延伸至开口内的竖直延伸的柱561（与图5D中的柱571类似），所述开口在网格状的第二导电元件570′内延伸。在图5E所示实施例的变例中，取代上述的布置，第二金属元件570′的竖直延伸部分可在网格状的第一金属元件560的开口内延伸，使得竖直延伸部分为中空柱。
图5F示出了图5E中元器件的变例，具有替代的布置。除了元器件510″包括的第一导电元件560″和第二导电元件570″（或第一金属元件和第二金属元件）具有与电容器介电层580的表面的轮廓一致的表面，而介电区域590a、590b（统称介电区域590）填充开口530内没有被第一导电元件、第二导电元件和电容器介电层占据的一部分以外，元器件510″与上述的元器件510′类似。
第一导电元件560″具有覆盖电容器介电层580的第一表面536并与其轮廓一致的第一表面561″。第一介电区域590a填充开口530内没有被第一导电元件、第二导电元件和电容器介电层580占据的一部分，从而第一介电区域使第一导电元件560″的第一部分564a与其相邻的第二部分564b分隔开，第二部分基本与第一部分平行。在基板520的第一表面521，第一导电元件560″可与在第一表面暴露的第一电极563a和第二电极563b连接，第一电极可与第一电位连接。
第二导电元件570″具有覆盖电容器介电层580″的第二表面538并与其轮廓一致的第二表面571″。第二介电区域590b填充开口530内没有被第一导电元件、第二导电元件和电容器介电层占据的一部分，从而第二介电区域使第二导电元件570″的第一部分574a与其相邻的第二部分574b分隔开，第二部分基本与第一部分平行。在基板520的第二表面522，第二导电元件570″可与在第二表面暴露的第三电极573和第四电极573b″连接，第二电极可与第二电位连接。
在特定实施例中，图5F所示元器件510″的第一金属元件560″和第二金属元件570″可具有与图5B或图5C所示第一金属元件和第二金属元件类似的几何布局，其中第一金属元件560′的基本竖直延伸部分564a、564b和第二金属元件570′的基本竖直延伸部分574a、574b，可具有基本为扁平的形状（与图5B类似）或基本为环形的形状（与图5C类似）。
替代地，相邻部分574a、574b可为基本竖直延伸中空柱形状的部分，与上述的中空柱部分570′（图5E）类似，延伸至面向下的开口内，开口在网格状第一导电元件560″内延伸。
现在参照图6A至图6D，描述元器件510（图5A）的制造方法。元器件510的制造方法可以参照图4A至图4C所示元器件310在上文所述的步骤而开始。此后，如图6A所示，第一表面521与第二表面522之间的基板520厚度可缩减。但是，第一复数个板561的远端边缘569没有暴露，从而基板的一部分524仍保留在第一复数个板的远端边缘与第二表面522之间。可对第二表面522采用研磨、磨光、抛光或其组合的过程，使基板520的厚度缩减。在这个步骤中，作为示例，基板520的初始厚度T1（图4C）可从约700微米缩减至约130微米或更小的厚度T3（图6A所示）。
此后，如图6B所示，可在基板520的第二表面522需要保留第二表面剩余部分的位置施加掩模层526。例如，可为如光致抗蚀剂层等光致成像层的掩模层526，可沉积并图案化，以只覆盖部分的第二表面522。
此后，如图6C所示，可从基板520的第二表面522去除材料，以暴露电容器介电层580的起伏第二表面538，从而形成从第二表面朝第一表面521延伸的复数个第二开口537。第二开口537可采用参照图2A在上文所述类似的方法形成。
此后，如图6D所示，可除去掩模层526，并可形成覆盖第二表面522和基板边界表面531的暴露部分531的绝缘介电层550的附加部分551。绝缘介电层550的附加部分551可采用参照图2B在上文所述类似的方法形成。
此后，再次参照图5A，可形成覆盖电容器介电层580的第二表面538、并延伸至每个第二开口537内的第二导电元件570。第二导电元件570可包括第二复数个竖直延伸部分571和第二电极573，第二电极可在第二表面522暴露。第二导电元件570可采用参照图2C在上文所述类似的方法形成。
为制造元器件510′（图5E）或510″（图5F），可采用参照图6A至图6D所描述相同的方法，除了第一导电元件和第二导电元件中的一个或多个，可为覆盖电容器介电层580的表面而沉积的保形金属层以外。保形金属层可采用参照图2C在上文所述类似的方法形成。同样地，一个或多个的介电区域590可沉积在开口530内没有被第一导电元件、第二导电元件和电容器介电层580所占据的部分。这种介电区域590可采用参照图2B在上文所述类似的方法形成。
图7A示出了图3中元器件的另一变例。除了元器件710包括硅基板720、具有布置在m×n阵列内的复数个竖直延伸的柱761的第一导电元件或金属元件760、及具有位于复数个柱中相邻柱之间的部分的第二导电元件或金属元件770之外，元器件710与上述元器件310类似。第二导电元件770可环绕单个的柱761，使得柱在第二导电元件限定的开口内延伸。
基板720具有贯穿基板在平坦的第一表面721和与第一表面相对的平坦的第二表面之间延伸的贯通开口730。电容器740可包括分别在第一表面721和第二表面722暴露、并延伸至贯通开口730内的第一导电元件760和第二导电元件770（或第一金属元件和第二金属元件），及至少在贯通开口内使第一导电元件与第二导电元件相互分隔开的电容器介电层780。
第一导电元件760可包括布置在m×n阵列内的复数个柱761， m和n中每个都大于1。在一个示例中，柱761可布置为填充m×n阵列内的第一复数个位置，而m×n阵列内的第二复数个位置可被绝缘介电材料764占据，如图7B所示。在特定示例中，同样如图7B所示，m×n阵列内的第二复数个位置可包括沿贯通开口730高度H2的至少50%延伸的连续空穴765，绝缘介电材料766可设置在空穴与金属元件760之间。在另一示例中，如图7B所示，m×n阵列内第二复数个位置中每个都可包括占第二导电元件770内的开口771内部容积的至少50%的空穴767，第二导电元件770内的开口771对应于贯通开口730内的相应位置，空穴可在一些或所有介电材料768内散布。
图7B所示的占据m×n阵列内第二复数个位置的上述变例，取代了图7A所示的金属元件760的向下延伸的柱761。与图7A相比，图7B中所示的第二导电元件770的开口771具有的高宽比减小，是为了更方便地观察占据m×n阵列内第二复数个位置的这些变例。
在特定实施例中，如图7C所示，复数个柱761可在超过一个阵列内布置，包括在元器件710区域C的m×n阵列和在元器件区域D的m′×n′阵列，其中m可与m′相同或不同，而n可与n′相同或不同。在一个示例中，m与m′相同且n与n′相同，m×n阵列可沿基本平行于基板720第一表面721的水平方向H1与 n′×m′阵列偏离。
每个柱761都可沿基本垂直于基板720第一表面721的竖直方向V1延伸至贯通开口730内。在一个示例中，每个柱都可包括基本竖直部分762，其与至少一个相邻柱的相应基本竖直部分基本平行。在特定实施例中，复数个柱761中每个都可具有沿水平方向H1为5微米或更小的宽度W。每个柱761都可具有沿竖直方向的长度L。在一个实施例中，每个柱761的长度L与宽度W的比值可至少为10。在特定示例中，每个柱761的长度可至少为150微米。在另一示例中，沿水平面方向，复数个柱761可限定为10微米或更小的间距。在一个实施例中，每个柱761都不在基板720的第一表面721之上或第二表面722之下沿竖直方向V1延伸。
在基板720的第一表面721，第一导电元件760可与在第一表面暴露的单个第一电极763连接，第一电极可与第一电位连接。可选择地，第一电极763可为在第一表面暴露的复数个电极，使得除了用于与电容器740外部的另一元件互连而暴露的部分之外，第一电极在复数个电极之间延伸的一部分可被绝缘介电层覆盖。
第二导电元件770具有位于复数个柱761中相邻柱之间的部分。在一个示例中，如图7C所示，第二导电元件770可具有网格的形状，使得第二导电元件可环绕单个的柱761。在特定实施例中，每个柱761的基本竖直的部分762可完全地被第二导电元件770环绕。每个柱761可在复数个开口771中相应的一个内延伸，开口771在第二导电元件770内竖直延伸。与柱761类似，开口771可在m×n阵列内布置，m和n中每个都大于1。在特定实施例中，如图7C所示，开口771可在超过一个阵列内布置，包括在元器件710的区域C内的m×n阵列和在元器件的区域D内的m′×n′阵列，其中m与m′可相同或不同，且n与n′也可相同或不同。
在基板720的第二表面722，第二导电元件770可与在第二表面暴露的单个第二电极773连接，第二电极可与第二电位连接。可选择地，第二电极773可为在第二表面暴露的复数个电极，使得除了用于与电容器740外部的另一元件互连而暴露的部分之外，第二电极在复数个电极之间延伸的一部分可被绝缘介电层覆盖。在特定实施例中，第一电极763和第二电极773中的一个或多个可与相应的第一导电元件760和第二导电元件770通过在其间延伸的导电迹线而电连接。
至少在开口730内，电容器介电层780可使第一导电元件760与第二导电元件770相互分隔开并绝缘。在一个示例中，电容器介电层780可沿复数个柱761的表面延伸。至少在开口730内，电容器介电层780可视为具有起伏的形状。在特定实施例中，电容器介电层780的起伏的第一表面736和起伏的第二表面738中，每个表面都可具有沿相应表面至少为第一表面721与第二表面722之间的开口730高度H2三倍的长度。
尽管所示及在上文所述的第一导电元件760具有实心金属柱761，且所示及在上文所述的第二导电元件770具有实心金属网格的形状，在特定实施例中，第一导电元件760和第二导电元件770中的一个或二者可为保形金属层，类似于参照图5F在上文所述的第一导电元件561″和第二导电元件571″。在一个示例中，第一导电元件760和第二导电元件770中的一个或二者可为在电容器介电层780上沉积的非常薄的保形金属层，采用例如原子层沉积（ALD）过程而形成。
现在参照图8A至图8F，描述元器件710（图7）的制造方法。如图8A所示，可从基板720的第一表面721去除材料，以形成从第一表面朝第二表面722延伸的复数个第一开口734。在特定示例中，第一开口734可在m×n阵列内布置，m和n中每个都大于1，每个第一开口都沿竖直方向V1延伸，复数个第一开口限定内表面735。在特定实施例中，内表面735可视为具有起伏的形状。在一个实施例中，第一开口734可采用参照图2A在上文所述类似的方法形成。
在一个示例中，每个第一开口734可具有沿水平方向H1为5微米或更小的宽度W′。每个第一开口734可具有沿竖直方向的长度L′。在一个实施例中，每个第一开口734的长度L′与宽度W的比值可至少为10。在特定示例中，每个第一开口734的长度L′可至少为150微米。在另一示例中，沿水平方向H1，第一开口734可限定为10微米或更小的间距。
在特定实施例中，第一开口734可为通过各向异性蚀刻而形成的复数个细孔，使得生成从基板720第一表面721延伸的多孔硅区域R。在这种各向异性蚀刻过程中，多孔硅区域R可通过硅基板720在基于氢氟酸的溶液内电化学溶解而形成。硅基板720的 将制成多孔区域的第一表面721可放置为与氢氟酸接触，氢氟酸与第一电极接触，而第二表面722可与第二电极接触，以形成阳极氧化电路。
在阳极电流高时，硅基板720的第一表面721可经历电抛光（electro-polishing）。当电流低时，表面721的形态可变为，由深深地穿入硅基板主体内的第一开口或细孔730的密集阵列主导。最初，可在随机分布的阵列内开始形成细孔734。替代地，阵列内细孔734的位置和大小可由覆盖第一表面721的光致抗蚀剂掩模或硬掩模内的开口的位置而确定，例如，掩模在多孔硅蚀刻过程进行之前图案化而形成开口。当相邻细孔734生长时，它们的耗尽区（depletion zone）重叠，而这样可使沿水平方向H1的侧向蚀刻停止。蚀刻只可沿竖直方向V1进行，因此从各向同性转变为各向异性。这个过程可自我调节，因为细孔734最终也不能进一步增大直径，归因于沿细孔的内表面735，耗尽区起着蚀刻停止面的作用。这样迫使蚀刻只在细孔的底部发生。
在这种各向异性的蚀刻过程之后，第一开口734可在m×n阵列内布置，m和n中每个都大于1。在特定实施例中，开口734可在超过一个阵列内布置，与图7C所示的柱761与开口771的布置类似，包括在元器件710第一区域的m×n阵列和在元器件第二区域的m′×n′阵列，其中m与m′可相同或不同，n与n′可相同或不同。
此后，如图8B所示，可形成覆盖第一开口734内表面735和第一表面721一部分的电容器介电层780。在特定实施例中（未示出），绝缘介电层可形成为，覆盖第一表面721的一部分，并在第一开口734的后来将形成贯通开口730（图7A）部分的边界表面731的子集内延伸。在一个示例中，这种绝缘介电层可在第一表面721与第二表面722之间的贯通开口内延伸。在示例性的实施例中，至少在贯通开口730内，这种绝缘介电材料可使第一导电元件760和第二导电元件770与基板720材料分隔开并绝缘。在一个实施例中，这种绝缘介电材料可通过至少一个柱761而与贯通开口730的边界表面731分隔开。
在特定实施例中，电容器介电层780的第一表面736和第二表面738可视为具有起伏的形状。在一个示例中，电容器介电层780的第一表面736和第二表面738可每个都具有至少为每个第一开口734的长度L′三倍的长度。介电层780（及可选择的绝缘介电层）可采用参照图2B在上文所述类似的方法形成。
此后，如图8C所示，可形成覆盖介电层780的第一表面736、并延伸至每个第一开口734内的第一导电元件760的复数个导电柱761，介电层的第一表面背对第一开口的内表面735。第一导电元件760可采用参照图2C在上文所述类似的方法形成。
此后，如图8D所示，可形成与第一导电元件760连接的第一电极763。第一电极763可形成为，使得其在硅基板720的第一表面721暴露。第一电极763可与第一电位连接。在特定实施例中，第一导电元件760可包括第一电极763。
此后，如图8E所示，第一表面721与第二表面722之间的基板720厚度可缩减，从而在第二表面722暴露复数个导电柱761的远端边缘769。可对第二表面722采用研磨、磨光、抛光、或其组合的过程，使基板720的厚度缩减。在这个步骤中，作为示例，基板720的初始厚度T4（图8D所示）可从约700微米缩减至约130微米或更小的厚度T5（图8E所示）。在特定实施例中，基板720厚度的缩减过程可较早停止，使得介电层780覆盖柱761远端边缘769的部分不被去除。
此后，如图8F所示，可从基板720的第二表面722去除相邻柱761之间的材料，以暴露电容器介电层780的第二表面738，从而形成从第二表面朝第一表面721延伸的第二开口737。第二开口737可采用参照图2A在上文所述类似的方法形成。第二开口737可具有网格的形状，使得第二开口可在相邻柱761之间延伸。在特定实施例中，每个柱761的基本竖直部分762都可被第二开口737完全环绕。
在特定实施例中（未示出），在从第二表面722去除材料形成第二开口737之前，除了第二表面上需要形成第二开口737的部分之外，可形成覆盖第二表面的绝缘介电层的一部分。这些部分的绝缘介电层可采用参照图2B在上文所述类似的方法形成。
此后，如果在参照图8E在上文所述基板720的厚度缩减时，去除了覆盖柱761远端边缘769的电容器介电层780的部分，则可形成覆盖柱761远端边缘769的电容器介电层780的附加部分。介电层780的附加部分可采用参照图2B在上文所述类似的方法形成。
在特定实施例中（未示出），在形成第二导电元件770（图7A）之前，可形成覆盖部分第二表面722并在第二开口737的一部分内延伸的绝缘介电层，第二开口737的该部分形成贯通开口730（图7A）的边界表面731的一部分。在一个示例中，这种绝缘介电层可在第一表面721与第二表面722之间的贯通开口内延伸。在示例性的实施例中，至少在贯通开口730内，这种绝缘介电材料可使第一导电元件760和第二导电元件770与基板720材料分隔开并绝缘。在一个实施例中，这种绝缘介电材料可通过至少一个柱761而与贯通开口730的边界表面731分隔开。
此后，再次参照图7A，可形成覆盖电容器介电层780的第二表面738、并延伸至第二开口737内的第二导电元件770。第二导电元件770可具有如上文所述的网格形状，并包括开口771（图7C）。可形成与第二导电元件770接触的第二电极773。第二电极773可在第二表面722暴露，且第二电极可与第二电位可连接。在特定实施例中，第二导电元件770可包括第二电极773。第二导电元件770可采用参照图2C在上文所述类似的方法形成。
图9示出了图7A至图7C中元器件的变例。除了元器件910包括的第一独立电容器940a和第二独立电容器940b穿过单个贯通开口930而延伸，每个电容器940a、940b包含元器件的相应区域E或F，且具有在复数个第一开口934内和/或第二开口937位于第一电容器与第二电容器之间的部分内延伸的绝缘介电材料990以外，元器件910与上述的元器件710类似。
在特定示例中（未示出），介电材料990可部分地在复数个第一开口934中每个内延伸，和/或部分地在第二开口937位于第一电容器与第二电容器之间的部分内延伸，使得介电材料可在第一开口内及第二开口的部分内堵住空气，从而允许空气与介电材料990的组合，至少部分地使第一电容器940a与第二电容器940b相互分隔开并电绝缘或隔离。
在穿过单个贯通开口930具有第一独立电容器940a和第二独立电容器940b延伸的这种实施例中，每个电容器的导电柱961可占据第一开口930的第一子集和第二子集，介电材料990可占据第一开口沿水平方向H1位于第一开口的第一子集与第二子集之间的第三子集。
在上述的电容器实施例中，所示及所描述的第一导电元件和第二导电元件与基板材料通过绝缘介电材料而分隔开并绝缘。但是，在基板具有相对高的介电常数的一些实施例中，如当基板为玻璃或陶瓷时，第一导电元件和第二导电元件中的一个或二者可直接与基板材料接触，而无需设置导电元件与基板之间的绝缘介电材料。
上述的微电子组件可在不同的电子系统的构造中利用，如图10所示。例如，根据本发明进一步实施例的系统1000包括如上文所述的微电子组件1006与其他电子元器件1008和1010配合使用。在绘出的示例中，元器件1008为半导体芯片，而元器件1010为显示屏，但任意其他元器件都可应用。当然，尽管为清楚图示起见，在图10中只绘出了两个附加元器件，系统可包括任意数量的这种元器件。微电子组件1006可为上述的任意组件。在另一变例中，任意数量的这种微电子组件都可应用。
微电子组件1006和元器件1008、1010都安装至以虚线示意性地描绘的共同外壳1001内，且彼此电互连以形成所需的电路。在所示的示例性系统中，系统包括如柔性印刷电路板等的电路板1002，且电路板包括使元器件之间彼此互连的大量导电体1004，其中在图10中只示出了一个。但是，这只是示例，任意适当的用于形成电连接的结构都可应用。
外壳1001作为便携式外壳而描述，具有用于如移动电话或个人数字助理等的类型，显示屏1010暴露在外壳的表面。其中结构1006包括如成像芯片等的光敏元件，还可配置镜头1011或其他光学器件，以提供光至结构的路线。同样，图10内所示的简化系统只是示例，其他系统，包括一般视为固定结构的系统，如台式计算机、路由器及类似的结构，都可应用上述的结构而制成。
本文公开的开口和导电元件可通过以下专利申请中非常详细描述的过程而形成，如在共同待决、共同转让的专利申请号分别为12/842587、12/842612、12/842651、12/842669、12/842692和12/842717，申请日都为2010年7月23日的美国专利申请中，及在申请公开号为2008/0246136的已公开的美国专利申请公开说明书中，所有这些专利申请公开的内容以引用的方式并入本文。
尽管本发明参照特定实施例进行描述，可以理解的是，这些实施例只是说明本发明的原理和应用。因此，应理解为，在不偏离由附加的权利要求书所限定的本发明实质和范围的情况下，说明的实施例可做出许多修改及可设计出其他布置。
可是理解的是，各从属权利要求及其阐述的特征可以与存在于最初权利要求书中的不同的方式组合。也可理解的是，与单个实施例结合进行描述的特征可与其他已描述的实施例共用。

Claims (66)

1. 电容器，包括：
基板，具有第一表面、远离所述第一表面的第二表面、及在所述第一表面与所述第二表面之间延伸的贯通开口；
第一金属元件，在所述第一表面暴露，并延伸至所述贯通开口内；
第二金属元件，在所述第二表面暴露，并延伸至所述贯通开口内，所述第一金属元件和所述第二金属元件可与第一电位和第二电位电连接；
电容器介电层，至少在所述贯通开口内使所述第一金属元件与所述第二金属元件相互分隔开并绝缘，所述电容器介电层具有起伏的形状。
2. 根据权利要求1所述的电容器，其中所述第一金属元件和所述第二金属元件分别包括复数个第一板和复数个第二板，所述第一板和所述第二板中每个都延伸至所述开口内。
3. 根据权利要求2所述的电容器，其中沿所述第一表面的方向，所述第一板和所述第二板中每个都具有至少为5微米的宽度。
4. 根据权利要求2所述的电容器，其中每个电容器的第一对板和第二对板都不在所述第一表面之上或所述第二表面之下延伸。
5. 电容器，包括：
基板，具有第一表面、远离所述第一表面的第二表面、及在所述第一表面与所述第二表面之间延伸的贯通开口；
第一金属元件，在所述第一表面暴露并延伸至所述贯通开口内，所述第一金属元件包括复数个柱，布置为填充m×n阵列内为至少一些阵列位置的第一复数个位置，m和n中每个都大于1，每个柱都沿基本垂直于所述第一表面的竖直方向延伸至所述贯通开口内，每个柱都包括基本竖直部分，且与至少一个相邻柱的相应基本竖直部分基本平行；
第二金属元件，在所述第二表面暴露并延伸至所述贯通开口内，所述第二金属元件在所述复数个柱中的相邻柱之间延伸，所述第一金属元件和所述第二金属元件可与第一电位和第二电位电连接；
电容器介电层，至少在所述贯通开口内使所述第一金属元件与所述第二金属元件相互分隔开并绝缘。
6. 根据权利要求5所述的电容器，其中所述m×n阵列内的第二复数个位置被绝缘介电材料占据。
7. 根据权利要求5所述的电容器，其中所述m×n阵列内的第二复数个位置中每个都包括沿所述贯通开口高度的至少50%延伸的连续空穴。
8. 根据权利要求5所述的电容器，其中所述m×n阵列内的第二复数个位置中每个都包括占据第二开口内部容积至少50%的空穴，所述第二开口对应于所述贯通开口内的相应位置。
9. 根据权利要求5所述的电容器，其中所述m×n阵列内的第一复数个位置为阵列中的所有位置。
10. 根据权利要求5所述的电容器，进一步包括绝缘介电材料，沿所述第一表面与所述第二表面之间的所述贯通开口的边界表面延伸，使得至少在所述贯通开口内，所述绝缘介电材料使所述第一金属元件和所述第二金属元件与所述基板的材料分隔开并绝缘。
11. 根据权利要求5所述的电容器，其中在与所述竖直方向基本垂直的水平面内，所述复数个柱中每个都具有5微米或更小的宽度。
12. 根据权利要求11所述的电容器，其中所述复数个柱中每个柱都具有沿所述竖直方向的长度，每个柱的长宽比至少为10。
13. 根据权利要求12所述的电容器，其中所述复数个柱中每个柱的长度至少为150微米。
14. 根据权利要求5所述的电容器，其中在所述水平面内，所述复数个柱限定10微米或更小的间距。
15. 根据权利要求5所述的电容器，其中所述电容器介电层沿所述复数个柱的表面延伸。
16. 根据权利要求5所述的电容器，其中所述复数个柱都不在所述第一表面之上或所述第二表面之下延伸。
17. 根据权利要求1或5所述的电容器，其中所述基板基本上由从半导体、玻璃和陶瓷组成的群组中选择的一种材料组成。
18. 根据权利要求1或5所述的电容器，其中所述第一金属元件和所述第二金属元件中每个都包括金属层，所述金属层具有邻近所述电容器介电层的第一表面及与第一表面相对的第二表面，该第二表面与所述电容器介电层的表面的轮廓一致。
19. 根据权利要求1或5所述的电容器，其中所述第一金属元件和所述第二金属元件中至少一个包括金属层，所述金属层具有邻近所述电容器介电层的第一表面和与第一表面相对的第二表面，该第二表面与所述电容器介电层的表面的轮廓一致。
20. 根据权利要求19所述的电容器，其中所述开口内没有被所述第一金属元件、所述第二金属元件和所述电容器介电层占据的一部分被介电材料填充。
21. 根据权利要求20所述的电容器，其中所述第一金属元件和所述第二金属元件中每个都具有第一部分和相邻的第二部分，所述第一部分与所述第二部分基本平行，并通过介电材料而分隔开。
22. 根据权利要求1或5所述的电容器，进一步包括第一电极和第二电极，分别与第一金属元件和第二金属元件连接。
23. 根据权利要求1或5所述的电容器，其中所述电容器具有至少为1皮法的电容。
24. 根据权利要求1或5所述的电容器，其中所述电容器介电层具有大于或等于3的介电常数k。
25. 根据权利要求24所述的电容器，其中所述电容器介电层具有大于或等于5的介电常数k。
26. 根据权利要求1或5所述的电容器，其中所述电容器介电层包括铁电介电材料。
27. 根据权利要求1或5所述的电容器，其中所述电容器介电层的上表面和下表面每个都具有至少为所述第一表面与所述第二表面之间所述开口的高度三倍的长度。
28. 根据权利要求1或5所述的电容器，其中所述第一金属元件基本上由第一金属组成，而所述第二金属元件基本上由不同于所述第一金属的第二金属组成。
29. 根据权利要求1或5所述的电容器，其中所述开口具有基本平行于所述第一表面而延伸的长度尺寸和基本平行于所述第一表面而延伸且基本垂直于所述长度尺寸的宽度尺寸，所述长度尺寸大于所述宽度尺寸。
30. 根据权利要求1或5所述的电容器，其中所述开口具有基本平行于所述第一表面而延伸的长度尺寸和基本平行于所述第一表面而延伸且基本垂直于所述长度尺寸的宽度尺寸，所述长度尺寸基本等于所述宽度尺寸。
31. 电容器组件，至少包括第一电容器和第二电容器，每个电容器为根据权利要求1或5所述的电容器，每个电容器的第一金属元件和第二金属元件都延伸至基板的共同贯通开口内，所述电容器组件进一步包括，至少在所述贯通开口内使所述第一电容器与所述第二电容器相互分隔开并绝缘的绝缘介电层。
32. 根据权利要求31所述的电容器组件，其中所述绝缘介电层可具有小于3的介电常数，而每个电容器介电层具有大于或等于3的介电常数。
33. 插板，包括根据权利要求1或5所述的电容器。
34. 系统，包括根据权利要求1或5所述的结构，及与所述结构电连接的一个或多个其他电子元器件。
35. 根据权利要求34所述的系统，进一步包括外壳，所述结构和所述其他电子元器件安装至所述外壳。
36. 制造元器件的方法，所述元器件具有用于与电路元件或微电子元件电互连的电极，所述方法包括：
从基板的第一表面去除材料，以形成从所述第一表面朝与所述第一表面相对的第二表面延伸的复数个第一开口，所述基板基本上由有效热膨胀系数小于10ppm/℃的材料组成，所述第一开口限定起伏的内表面；
形成覆盖所述内表面的电容器介电层，所述电容器介电层具有背对所述内表面的起伏的第一表面；
形成覆盖所述电容器介电层的第一表面并延伸至每个第一开口内的第一金属元件；
去除所述复数个第一开口中相邻开口之间的基板材料，从而暴露所述电容器介电层的起伏的第二表面，以形成从所述第二表面朝所述第一表面延伸的复数个第二开口；及
形成覆盖所述电容器介电层的第二表面并延伸至每个第二开口内的第二金属元件。
37. 根据权利要求36所述的方法，其中通过在每个第一开口内暴露的内表面上水溶液电镀可流动的介电材料，进行形成电容器介电层的步骤。
38. 根据权利要求36所述的方法，其中进一步包括，在去除所述复数个第一开口中相邻开口之间的所述基板材料的步骤之前，从所述基板的第二表面去除材料，使得所述第一表面与所述第二表面之间的基板厚度缩减。
39. 根据权利要求38所述的方法，其中进行去除所述复数个第一开口中相邻开口之间的所述基板材料的步骤，使得所述第一金属元件的表面在所述第二表面暴露。
40. 根据权利要求36所述的方法，其中形成第一金属元件的步骤包括，形成复数个第一板，每个第一板都延伸至相应的一个第一开口内，而形成第二金属元件的步骤包括，形成复数个第二板，每个第二板都延伸至相应的一个第二开口内。
41. 制造元器件的方法，所述元器件具有用于与电路元件或微电子元件电互连的电极，所述方法包括：
形成从基板的第一表面朝与所述第一表面相对的第二表面延伸的复数个第一开口，所述第一开口布置为占据m×n阵列位置中至少一些位置，m和n中每个都大于1，每个第一开口沿基本垂直于所述第一表面的竖直方向延伸至所述贯通开口内，所述复数个第一开口限定内表面；
形成覆盖所述内表面的第一部分的第一电容器介电层，所述第一电容器介电层具有背对所述内表面的第一表面；
形成具有复数个柱的第一金属元件，每个柱覆盖所述第一电容器介电层的第一表面、并延伸至所述第一开口中相应的开口内；
去除所述复数个柱的第一子集中相邻柱之间的基板材料，从而暴露所述第一电容器介电层的第二表面，以形成从所述第二表面朝所述第一表面延伸的第二开口；及
形成覆盖所述第一电容器介电层的第二表面并延伸至所述第二开口内的第二金属元件。
42. 根据权利要求41所述的方法，其中所述基板具有小于10ppm/℃的有效热膨胀系数。
43. 根据权利要求41所述的方法，其中第一复数个柱延伸至位于所述m×n阵列内第一复数个位置的所述第一开口的第一子集内，进一步包括，在位于所述m×n阵列内第二复数个位置的所述第一开口的第二子集内沉积绝缘介电材料。
44. 根据权利要求41所述的方法，其中所述复数个柱延伸至所有的第一开口内。
45. 根据权利要求41所述的方法，其中所述第一开口通过从所述第一表面去除材料以形成复数个细孔而形成。
46. 根据权利要求41所述的方法，其中所述基板包括硅材料，其中通过各向异性蚀刻进行形成复数个第一开口的步骤，使得生成从所述基板的第一表面延伸的多孔硅的区域。
47. 根据权利要求41所述的方法，其中进行形成复数个第一开口的步骤，使得所述内表面具有起伏的形状。
48. 根据权利要求41所述的方法，其中在与所述竖直方向基本垂直的水平面内，每个第一开口具有5微米或更小的宽度。
49. 根据权利要求48所述的方法，其中进行形成复数个第一开口的步骤，使得每个第一开口具有沿所述竖直方向的长度，每个第一开口的长度与宽度的比值至少为10。
50. 根据权利要求49所述的方法，其中进行形成复数个第一开口的步骤，使得每个第一开口的长度至少为150微米。
51. 根据权利要求41所述的方法，其中进行形成复数个第一开口的步骤，使得在所述水平面内，第一开口限定10微米或更小的间距。
52. 根据权利要求41所述的方法，其中进行形成第一电容器介电层的步骤，使得所述第一电容器介电层的第一表面具有起伏的形状。
53. 根据权利要求52所述的方法，其中所述第一电容器介电层的第二表面具有起伏的形状。
54. 根据权利要求41所述的方法，其中进行形成第一电容器介电层的步骤，使得所述电容器介电层的上表面和下表面都具有至少为每个第一开口长度三倍的长度。
55. 根据权利要求41所述的方法，其中通过在所述内表面的第一部分上水溶液电镀可流动的介电材料，而进行形成第一电容器介电层的步骤。
56. 根据权利要求41所述的方法，进一步包括，在去除所述第一开口的第一子集中相邻开口之间的基板材料的步骤之前，从所述基板的第二表面去除材料，使得所述第一表面与所述第二表面之间的基板厚度缩减。
57. 根据权利要求56所述的方法，其中进行去除第一开口的第一子集中相邻开口之间的基板材料的步骤，使得每个柱的表面在所述第二表面暴露。
58. 根据权利要求41所述的方法，其中进行形成第一金属元件的步骤，使得每个柱包括基本竖直部分，其与至少一个相邻柱的相应的基本竖直部分基本平行。
59. 根据权利要求41所述的方法，其中所述第一金属元件和所述第二金属元件中至少一个为与所述电容器介电层的表面轮廓一致的金属层。
60. 根据权利要求59所述的方法，其中所述第一金属元件和所述第二金属元件中每个都具有第一部分和相邻的第二部分，所述第一部分与所述第二部分基本平行，并通过介电材料而分隔开。
61. 根据权利要求36或41所述的方法，进一步包括，形成与所述第一金属元件连接的第一电极和与所述第二金属元件连接的第二电极，所述第一电极和第二电极分别在所述第一表面和所述第二表面暴露，所述第一电极和所述第二电极可分别与第一电位和第二电位连接。
62. 根据权利要求41所述的方法，进一步包括：
形成覆盖所述内表面的第二部分的第二电容器介电层，所述第二电容器介电层具有背对所述内表面的第一表面；
形成覆盖所述内表面的第三部分的绝缘介电层，所述第三部分位于所述内表面的第一部分与第二部分之间，所述绝缘介电层延伸至所述第一开口的第二子集内；
形成具有复数个柱的第三金属元件，每个柱覆盖所述第二电容器介电层的第一表面、并延伸至所述第一开口的第三子集中相应的开口内；
去除所述第一开口的第三子集中相邻开口之间的基板材料，从而暴露所述第二电容器介电层的第二表面，以形成从所述第二表面朝所述第一表面延伸的第三开口；及
形成覆盖所述第二电容器介电层的第二表面并延伸至所述第三开口内的第四金属元件。
63. 根据权利要求62所述的方法，其中所述绝缘介电层具有小于3的介电常数，而每个电容器介电层具有大于或等于3的介电常数。
64. 根据权利要求62所述的方法，进一步包括，形成分别与所述第一金属元件、所述第二金属元件、所述第三金属元件和所述第四金属元件连接的第一电极、第二电极、第三电极和第四电极，所述第一电极和所述第三电极在所述第一表面暴露，所述第二电极和所述第四电极在所述第二表面暴露，所述第一电极、所述第二电极、所述第三电极和所述第四电极可分别与第一电位、第二电位、第三电位和第四电位连接。
65. 根据权利要求62所述的方法，其中所述第一金属元件、所述第二金属元件和所述第一电容器介电层限定第一电容器，所述第三金属元件、所述第四金属元件和所述第二电容器介电层限定第二电容器。
66. 根据权利要求65所述的方法，其中所述绝缘介电层使所述第一电容器和所述第二电容器的至少一部分相互分隔开并绝缘。
CN201180067146.2A 2010-12-09 2011-07-14 高密度三维集成电容器 Active CN103348442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/964,049 US8502340B2 (en) 2010-12-09 2010-12-09 High density three-dimensional integrated capacitors
US12/964,049 2010-12-09
PCT/US2011/044026 WO2012078213A1 (en) 2010-12-09 2011-07-14 High density three-dimensional integrated capacitors

Publications (2)

Publication Number Publication Date
CN103348442A true CN103348442A (zh) 2013-10-09
CN103348442B CN103348442B (zh) 2017-03-22

Family

ID=44509621

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201180067146.2A Active CN103348442B (zh) 2010-12-09 2011-07-14 高密度三维集成电容器
CN201710096957.4A Active CN107045972B (zh) 2010-12-09 2011-12-09 高密度三维集成电容器
CN201180067151.3A Active CN103348443B (zh) 2010-12-09 2011-12-09 高密度三维集成电容器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201710096957.4A Active CN107045972B (zh) 2010-12-09 2011-12-09 高密度三维集成电容器
CN201180067151.3A Active CN103348443B (zh) 2010-12-09 2011-12-09 高密度三维集成电容器

Country Status (7)

Country Link
US (5) US8502340B2 (zh)
EP (3) EP2649639B1 (zh)
JP (3) JP5895000B2 (zh)
KR (4) KR101108947B1 (zh)
CN (3) CN103348442B (zh)
TW (1) TWI479522B (zh)
WO (2) WO2012078213A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733492A (zh) * 2013-12-23 2015-06-24 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN105390475A (zh) * 2015-10-20 2016-03-09 北京大学 一种衬底内部的电容集成结构及其制造方法
CN110959197A (zh) * 2017-06-30 2020-04-03 株式会社村田制作所 分布式lc滤波器结构
CN111033656A (zh) * 2017-11-30 2020-04-17 株式会社村田制作所 电容器
CN117727560A (zh) * 2024-02-18 2024-03-19 成都宏科电子科技有限公司 一种绝缘间距可控的单层穿心瓷介电容器芯片

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8492874B2 (en) * 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
TWI447764B (zh) * 2012-06-28 2014-08-01 Hon Hai Prec Ind Co Ltd 電容及具有該電容的多層電路板
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
CN103578761B (zh) * 2012-07-24 2016-08-03 深圳市耀德科技股份有限公司 电容及具有该电容的多层电路板
US9258907B2 (en) 2012-08-09 2016-02-09 Lockheed Martin Corporation Conformal 3D non-planar multi-layer circuitry
KR101422923B1 (ko) * 2012-09-28 2014-07-23 삼성전기주식회사 커패시터 및 이의 제조 방법
TW201426844A (zh) * 2012-12-28 2014-07-01 Metal Ind Res & Dev Ct 微流道結構的製造方法
JP5401617B1 (ja) * 2013-01-24 2014-01-29 有限会社 ナプラ 受動素子内蔵基板
TWI640428B (zh) * 2013-02-27 2018-11-11 拜耳材料科學股份有限公司 以丙烯酸酯為基底之保護塗層與黏著劑
US8772745B1 (en) 2013-03-14 2014-07-08 Lockheed Martin Corporation X-ray obscuration film and related techniques
US9385177B2 (en) * 2013-10-31 2016-07-05 Stmicroelectronics, Inc. Technique for fabrication of microelectronic capacitors and resistors
US9548350B2 (en) * 2014-02-10 2017-01-17 Qualcomm Incorporated High quality factor capacitors and methods for fabricating high quality factor capacitors
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
EP3140838B1 (en) 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
KR20160000613A (ko) * 2014-06-25 2016-01-05 삼성전기주식회사 박막 커패시터
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
DE102014013677B4 (de) 2014-09-10 2017-06-22 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung mit einem Handscanner und unterteiltem Display
DE102014013678B3 (de) 2014-09-10 2015-12-03 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung mit einem Handscanner und Steuerung durch Gesten
US9602811B2 (en) 2014-09-10 2017-03-21 Faro Technologies, Inc. Method for optically measuring three-dimensional coordinates and controlling a three-dimensional measuring device
US9693040B2 (en) 2014-09-10 2017-06-27 Faro Technologies, Inc. Method for optically measuring three-dimensional coordinates and calibration of a three-dimensional measuring device
US10123410B2 (en) 2014-10-10 2018-11-06 Lockheed Martin Corporation Fine line 3D non-planar conforming circuit
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법
CN105118869B (zh) * 2015-09-21 2018-10-16 江苏多维科技有限公司 一种三维立体高密度薄膜积层电容及其制备方法
US9647057B2 (en) 2015-10-08 2017-05-09 Ipdia Capacitor 3D-cell and 3D-capacitor structure
JP6555084B2 (ja) * 2015-11-02 2019-08-07 富士通株式会社 容量素子及び容量素子の製造方法
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法
CA3015525C (en) * 2016-02-25 2022-04-26 3D Glass Solutions, Inc. 3d capacitor and capacitor array fabricating photoactive substrates
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
EP3327806B1 (en) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
KR101933419B1 (ko) * 2017-04-25 2018-12-28 삼성전기 주식회사 커패시터 및 그 제조 방법
KR101963285B1 (ko) * 2017-04-26 2019-03-28 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US11101532B2 (en) 2017-04-28 2021-08-24 3D Glass Solutions, Inc. RF circulator
US11342896B2 (en) 2017-07-07 2022-05-24 3D Glass Solutions, Inc. 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates
KR102614826B1 (ko) 2017-12-15 2023-12-19 3디 글래스 솔루션즈 인코포레이티드 결합 전송 라인 공진 rf 필터
CA3082624C (en) 2018-01-04 2022-12-06 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
WO2019171470A1 (ja) * 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
JP6888105B2 (ja) * 2018-04-10 2021-06-16 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ Ｒｆ集積電力調整コンデンサ
JP7178187B2 (ja) 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
JP7021021B2 (ja) 2018-07-25 2022-02-16 日産自動車株式会社 半導体装置及びその製造方法
JP7160594B2 (ja) * 2018-08-09 2022-10-25 太陽誘電株式会社 キャパシタ
FR3085540B1 (fr) * 2018-08-31 2020-09-25 St Microelectronics Rousset Dispositif integre de mesure temporelle a constante de temps ultra longue et procede de fabrication
KR102322938B1 (ko) 2018-09-17 2021-11-09 3디 글래스 솔루션즈 인코포레이티드 접지면을 갖는 고효율 컴팩트형 슬롯 안테나
KR102140173B1 (ko) * 2018-10-25 2020-07-31 전자부품연구원 관통홀 구조를 갖는 캐패시터 및 그 제조방법
AU2019416327B2 (en) 2018-12-28 2021-12-09 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
EP3853896A4 (en) * 2019-02-18 2022-06-08 Yangtze Memory Technologies Co., Ltd. NOVEL CAPACITOR STRUCTURE AND MANUFACTURING METHOD THEREOF
KR102250960B1 (ko) * 2019-02-19 2021-05-11 성균관대학교산학협력단 커패시터 및 커패시터 제조방법
WO2020184517A1 (ja) * 2019-03-13 2020-09-17 パナソニックＩｐマネジメント株式会社 キャパシタ及びその製造方法
EP3754704B1 (en) * 2019-03-13 2024-07-10 Shenzhen Goodix Technology Co., Ltd. Capacitor and manufacturing method thereof
JP7140435B2 (ja) 2019-04-05 2022-09-21 スリーディー グラス ソリューションズ，インク ガラスベースの空基板集積導波路デバイス
KR102601781B1 (ko) 2019-04-18 2023-11-14 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
US11018169B2 (en) * 2019-08-19 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure to increase capacitance density
KR20210104348A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
CN113451310B (zh) * 2020-03-27 2022-03-22 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
US20220037459A1 (en) * 2020-07-30 2022-02-03 Changxin Memory Technologies, Inc. Capacitor structure and method of manufacturing same, and memory
KR102460449B1 (ko) * 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
KR20230091307A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 커패시터 부품
CN114582809B (zh) * 2022-04-29 2022-07-29 长鑫存储技术有限公司 电容器的制作方法、电容器以及存储器
KR20240086344A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품 및 이를 구비하는 집적회로 칩 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198741A (ja) * 1991-08-14 1993-08-06 Siemens Ag コンデンサを備えた回路パターンおよびその製造方法
US6559004B1 (en) * 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor
US20050266652A1 (en) * 2004-05-27 2005-12-01 International Business Machines Corporation High density mimcap with a unit repeatable structure
US20060001174A1 (en) * 2004-06-30 2006-01-05 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
CN101305448A (zh) * 2005-11-08 2008-11-12 Nxp股份有限公司 适用于高频操作中去耦应用的沟槽电容器

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017885A (en) 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US4827323A (en) * 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US5256587A (en) 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
DE4418430C1 (de) * 1994-05-26 1995-05-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
DE4428195C1 (de) 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
US5745333A (en) 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5652170A (en) 1996-01-22 1997-07-29 Micron Technology, Inc. Method for etching sloped contact openings in polysilicon
US6565730B2 (en) 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
JP2001233669A (ja) * 2000-02-24 2001-08-28 Ngk Spark Plug Co Ltd 高誘電率複合材料及びそれを用いたプリント配線板並びに多層プリント配線板
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
JP2002299462A (ja) * 2001-01-26 2002-10-11 Nokia Mobile Phones Ltd 半導体装置
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
DE10127950B4 (de) 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
DE10138981B4 (de) 2001-08-08 2005-09-08 Infineon Technologies Ag Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
JP4305808B2 (ja) 2002-07-03 2009-07-29 太陽誘電株式会社 積層コンデンサ
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
DE602004020344D1 (de) * 2003-06-20 2009-05-14 Nxp Bv Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
US7105403B2 (en) * 2003-07-28 2006-09-12 Micron Technology, Inc. Double sided container capacitor for a semiconductor device and method for forming same
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7312131B2 (en) * 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
US7429529B2 (en) 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7435627B2 (en) 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP4833650B2 (ja) * 2005-12-08 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
US7626257B2 (en) 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP5198741B2 (ja) 2006-05-23 2013-05-15 Ｊｘ日鉱日石金属株式会社 転炉排ガスの処理装置
KR100778865B1 (ko) * 2006-05-25 2007-11-22 동부일렉트로닉스 주식회사 엠아이엠 구조의 커패시터의 제조 방법
US7633112B2 (en) 2006-08-24 2009-12-15 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method of manufacturing the same
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
KR100957763B1 (ko) 2006-11-13 2010-05-12 재단법인서울대학교산학협력재단 박막형 다층 세라믹 커패시터 및 그 제조 방법
US7645669B2 (en) 2007-02-16 2010-01-12 Sharp Laboratories Of America, Inc. Nanotip capacitor
DE102007009383A1 (de) * 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
JP4877017B2 (ja) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 薄膜コンデンサ
JP4907594B2 (ja) * 2007-06-14 2012-03-28 太陽誘電株式会社 コンデンサ及びその製造方法
US8085522B2 (en) 2007-06-26 2011-12-27 Headway Technologies, Inc. Capacitor and method of manufacturing the same and capacitor unit
US7927990B2 (en) 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
JP4956405B2 (ja) * 2007-07-30 2012-06-20 太陽誘電株式会社 コンデンサ素子及びコンデンサ素子の製造方法
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US8816474B2 (en) * 2008-08-07 2014-08-26 Infineon Technologies Ag Capacitor structure
TWI400731B (zh) 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
US7906404B2 (en) * 2008-11-21 2011-03-15 Teledyne Scientific & Imaging, Llc Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers
US8288240B2 (en) * 2009-02-13 2012-10-16 International Business Machines Corporation Method of making an MIM capacitor and MIM capacitor structure formed thereby
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8722503B2 (en) 2010-07-16 2014-05-13 Texas Instruments Incorporated Capacitors and methods of forming
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US8722505B2 (en) * 2010-11-02 2014-05-13 National Semiconductor Corporation Semiconductor capacitor with large area plates and a small footprint that is formed with shadow masks and only two lithography steps
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US9196672B2 (en) * 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
FR3002685B1 (fr) * 2013-02-28 2016-06-24 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique
US20150102464A1 (en) * 2013-10-11 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Capacitor with hole structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198741A (ja) * 1991-08-14 1993-08-06 Siemens Ag コンデンサを備えた回路パターンおよびその製造方法
US6559004B1 (en) * 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor
US20050266652A1 (en) * 2004-05-27 2005-12-01 International Business Machines Corporation High density mimcap with a unit repeatable structure
US20060001174A1 (en) * 2004-06-30 2006-01-05 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
CN101305448A (zh) * 2005-11-08 2008-11-12 Nxp股份有限公司 适用于高频操作中去耦应用的沟槽电容器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733492A (zh) * 2013-12-23 2015-06-24 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN104733492B (zh) * 2013-12-23 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN105390475A (zh) * 2015-10-20 2016-03-09 北京大学 一种衬底内部的电容集成结构及其制造方法
CN110959197A (zh) * 2017-06-30 2020-04-03 株式会社村田制作所 分布式lc滤波器结构
CN110959197B (zh) * 2017-06-30 2023-08-08 株式会社村田制作所 分布式lc滤波器结构
CN111033656A (zh) * 2017-11-30 2020-04-17 株式会社村田制作所 电容器
CN117727560A (zh) * 2024-02-18 2024-03-19 成都宏科电子科技有限公司 一种绝缘间距可控的单层穿心瓷介电容器芯片
CN117727560B (zh) * 2024-02-18 2024-04-19 成都宏科电子科技有限公司 一种绝缘间距可控的单层穿心瓷介电容器芯片

Also Published As

Publication number Publication date
CN107045972B (zh) 2020-05-05
EP4102585A3 (en) 2023-03-22
KR20120064610A (ko) 2012-06-19
JP5895000B2 (ja) 2016-03-30
US20130313680A1 (en) 2013-11-28
US20210265460A1 (en) 2021-08-26
JP2014505354A (ja) 2014-02-27
JP2016157946A (ja) 2016-09-01
US11004930B2 (en) 2021-05-11
CN103348442B (zh) 2017-03-22
KR101188918B1 (ko) 2012-10-08
KR20120064611A (ko) 2012-06-19
EP4102585A2 (en) 2022-12-14
CN103348443A (zh) 2013-10-09
EP2649640B1 (en) 2022-08-17
CN107045972A (zh) 2017-08-15
US9431475B2 (en) 2016-08-30
TW201232580A (en) 2012-08-01
EP2649639B1 (en) 2021-09-01
TWI479522B (zh) 2015-04-01
US8502340B2 (en) 2013-08-06
US20190131387A1 (en) 2019-05-02
KR101108947B1 (ko) 2012-02-08
US20120146182A1 (en) 2012-06-14
JP6329977B2 (ja) 2018-05-23
KR101981149B1 (ko) 2019-05-22
EP2649640A1 (en) 2013-10-16
WO2012078213A1 (en) 2012-06-14
EP2649639A1 (en) 2013-10-16
KR20130132519A (ko) 2013-12-04
CN103348443B (zh) 2017-03-22
US10157978B2 (en) 2018-12-18
WO2012079013A1 (en) 2012-06-14
US20160315139A1 (en) 2016-10-27
JP2014506001A (ja) 2014-03-06

Similar Documents

Publication Publication Date Title
CN103348442A (zh) 高密度三维集成电容器
US9437557B2 (en) High density three-dimensional integrated capacitors
CN103608913B (zh) 多孔基板中的通孔
CN102097495A (zh) 集成电路、电容器及其形成方法
CN103339725A (zh) 晶圆内的柔性互连
US9343237B2 (en) Vertical metal insulator metal capacitor
KR20240075302A (ko) 비아가 형성된 글라스 기판의 제조방법
CN117279490A (zh) 硅基三维电容及其制作方法
KR19980026244A (ko) 반도체 소자용 캐패시터 및 그의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant