TWI479522B - 高密度三維積體電容器和製造其之方法 - Google Patents

高密度三維積體電容器和製造其之方法 Download PDF

Info

Publication number
TWI479522B
TWI479522B TW100145646A TW100145646A TWI479522B TW I479522 B TWI479522 B TW I479522B TW 100145646 A TW100145646 A TW 100145646A TW 100145646 A TW100145646 A TW 100145646A TW I479522 B TWI479522 B TW I479522B
Authority
TW
Taiwan
Prior art keywords
electrode
capacitor
plate
dielectric layer
substrate
Prior art date
Application number
TW100145646A
Other languages
English (en)
Other versions
TW201232580A (en
Inventor
Vage Oganesian
Belgacem Haba
Ilyas Mohammed
Piyush Savalia
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of TW201232580A publication Critical patent/TW201232580A/zh
Application granted granted Critical
Publication of TWI479522B publication Critical patent/TWI479522B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Capacitors (AREA)

Description

高密度三維積體電容器和製造其之方法
本發明係關於半導體晶片或特定類型之基板(例如，半導體、玻璃、陶瓷或其他相對低CTE材料)中之電容器及製作此類電容器之方法，且係關於可用於此類電容器中之組件。
電容器通常用於信號線中或者電力線中之雜訊抑制。在電力線中，可藉由沿著電力線安裝諸多電容器以減小阻抗位準來實現雜訊抑制。此電容器安裝可增加系統之大小及成本，乃因安裝該等電容器之成本可高於該等電容器之成本。
電容器可係提供於具有主動電路元件之半導體晶片(亦即，「主動晶片」)上，或可係提供於含有被動電路元件(例如，用於安裝至主動晶片之電容器、電感器、電阻器等)之被動晶片上。
矽中之習用電容器可具有兩種一般類型。一第一種類型係用以在一DRAM晶片中儲存每一位元之電荷。一第二種類型係被動晶片上之電容器，其中已將主要焦點放在具有呈一單層或多層格式的其介電常數係極高之極薄介電材料之平面電容器上。當應用於解耦電容器應用時，兩種類型之習用電容器可具有限制。第一種類型之電容器可不完全適於高電容應用，乃因彼種類型通常意欲用於位元層次且因此特意設計成具有一極小大小。該第一種類型通常缺少作為一解耦電容器儲存或供應充分電流所需之特徵。該第二種類型電容器可具有一低電容密度及一低品質因數(效率)。
在設計微電子晶片、半導體基板或具有相對低CTE之其他基板(例如，玻璃或陶瓷材料)中之電容器中，進一步改良將係所期望的。
根據本發明之一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及與該基板接觸地形成之一第一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及自該第一表面向下延伸之一開口。該第一電容器可包含係第一板及第二板之一第一對導電板及係第三板及第四板之一第二對導電板。每一板可沿著該開口之一內表面延伸。
該第一板可上覆該內表面。該第三板可上覆該第一板且可藉由一第一電容器介電層而與該第二板分離。該第二板可上覆該第三板且可藉由一第二介電層而與該第三板分離。該第四板可上覆該第二板且可藉由一第三電容器介電層而與該第二板分離。該第一電容器可包含第一電極及第二電極。該第一電極可在一第一位置處曝露於該第一表面處且可電連接至該第一對板。該第二電極可在與該第一位置間隔開之一第二位置處曝露於該第一表面及該第二表面中之一者處且可電連接至該第二對板。該第一電容器可包含曝露於各別第三及第四間隔開位置處之第三電極及第四電極。該第三電極可電連接至該第一對板。該第四電極可電連接至該第二對板。
在一特定實施例中，將該等板中之每一者與至少一個毗鄰板分離之每一介電層可係具有至少3之一介電常數k之一介電層。在一項實施例中，未被該第一對板及該第二對板以及該等介電層佔據之該開口之一部分可填充有一介電材料。在一實例性實施例中，該基板可基本上由選自由以下各項組成之群組之一種材料組成：半導體、玻璃及陶瓷。在一特定實施例中，該第一電容器可具有至少1皮法拉之一電容。在一項實施例中，該開口可在沿著該第一表面之一方向上具有至少5微米之一寬度。在一實例性實施例中，該開口可在垂直於該第一表面之一方向上具有至少10微米之一深度。
在一項實施例中，該開口可具有一截頭圓錐形狀，該開口之該內表面以小於80度之一角度相對於該基板第一表面延伸。在一特定實施例中，該第二電極可係曝露於該第一表面處。在一實例性實施例中，該第一對板可具有在該第一位置與該第三位置之間延伸之一長尺寸，且該第二對板可具有在該第二位置與該第四位置之間延伸之一長尺寸。在一項實施例中，該第三電極及該第四電極至該等各別第一對板及第二對板之該連接可為該第一電容器提供減小之電感。
在一實例性實施例中，該開口可具有實質上平行於該第一表面延伸之一長度尺寸及實質上平行於該第一表面且實質上垂直於該長度尺寸延伸之一寬度尺寸，該長度尺寸大於該寬度尺寸。在一特定實施例中，該開口可具有實質上平行於該第一表面延伸之一長度尺寸及實質上平行於該第一表面且實質上垂直於該長度尺寸延伸之一寬度尺寸，該長度尺寸實質上等於該寬度尺寸。在一項實施例中，該基板可具有與該第一表面相對之一第二表面且該開口可自該第一表面朝向該第二表面僅部分地延伸穿過該基板之一厚度。
根據本發明之一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及與該基板接觸地形成之一第一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸穿過該基板之一厚度之一開口。該第一電容器可包含係第一板及第二板之一第一對導電板及係第三板及第四板之一第二對導電板。每一板可沿著該開口之一內表面延伸。
該第一板可上覆該內表面。該第三板可上覆該第一板且可藉由一第一電容器介電層而與該第一板分離。該第二板可上覆該第三板且可藉由一第二介電層而與該第三板分離。該第四板可上覆該第二板且可藉由一第三電容器介電層而與該第二板分離。該第一電容器可包含第一電極及第二電極。該第一電極可在一第一位置處曝露於該第一表面處且可電連接至該第一對板。該第二電極可曝露於該第一表面及該第二表面中之一者處且可電連接至該第二對板。
在一實例性實施例中，該第一對板及該第二對板可穿過該開口在該第一表面與該第二表面之間延伸。在一項實施例中，該第一電容器可進一步包含曝露於該第二表面處且分別電連接至該第一對板及該第二對板之第三電極及第四電極，該第二電極係曝露於該第一表面處。在一特定實施例中，該第一電容器之該第一對板及該第二對板以及一第二電容器之第一對板及第二對板可穿過該開口在該第一表面與該第二表面之間延伸，該第一電容器及該第二電容器在該開口內彼此絕緣。在一項實施例中，每一電容器之該第一對板及該第二對板可不延伸高於該第一表面或低於該第二表面，該第二電極係曝露於該第二表面處。在一實例性實施例中，該第一板可基本上由一第一金屬組成且該第二板可基本上由不同於該第一金屬之一第二金屬組成。
根據本發明之另一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及與該基板接觸地形成之一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及自該第一表面向下延伸之複數個開口。該電容器可包含係第一板及第二板之一第一對導電板及係第三板及第四板之一第二對導電板。每一板可沿著每一開口之一內表面且沿著該複數個開口中之每一者之間的該基板之若干部分延伸。
該第一板可上覆該內表面。該第三板可上覆該第一板且可藉由一第一電容器介電層而與該第一板分離。該第二板可上覆該第三板且可藉由一第二介電層而與該第三板分離。該第四板可上覆該第二板且可藉由一第三電容器介電層而與該第二板分離。該電容器可包含第一電極及第二電極。該第一電極可曝露於該第一表面處且可電連接至該第一對板。該第二電極可曝露於該第一表面及該第二表面中之一者處且可電連接至該第二對板。
在一項實施例中，未被該第一對板及該第二對板以及該等介電層佔據之該複數個開口中之每一者之一部分可填充有一介電材料。在一實例性實施例中，該複數個開口中之每一者可自該第一表面朝向該第二表面僅部分地延伸穿過該基板之一厚度。
根據本發明之另一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸。該電容器可包含可與各別第一電位及第二電位連接之第一導電板及第二導電板。該第一板及該第二板可沿著該開口之一內表面延伸。
該第一板及該第二板可藉由一介電層彼此分離。該電容器可包含第一電極及第二電極。該第一電極可在一第一位置處曝露於該第一表面處且電連接至該第一板。該第二電極可在與該第一位置間隔開之一第二位置處曝露於該第一表面及該第二表面中之一者處且可電連接至該第二板。該電容器可包含曝露於各別第三及第四間隔開位置處之第三電極及第四電極。該第三電極可電連接至該第一板。該第四電極可電連接至該第二板。
在一實例性實施例中，該第二電極可係曝露於該第一表面處。在一項實施例中，該第一板可具有在該第一位置與該第三位置之間延伸之一長尺寸，且該第二板可具有在該第二位置與該第四位置之間延伸之一長尺寸。
根據本發明之另一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸。該電容器可包含可與各別第一電位及第二電位連接之第一導電板及第二導電板。該第一板及該第二板可沿著該開口之一內表面延伸。該第一板及該第二板可藉由一介電層彼此分離。該第一板可接地至該基板。該電容器可包含第一電極及第二電極。該第一電極可曝露於該第一表面處且可電連接至該第一板。該第二電極可曝露於該第一表面及該第二表面中之一者處且可電連接至該第二板。
根據本發明之一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸。該電容器可包含可與各別第一電位及第二電位連接之第一導電板及第二導電板。該第一板可係自該開口之內表面向內延伸之該基板之一導電部分。該第二板可沿著該開口之一內表面延伸。該第一板及該第二板可藉由一介電層彼此分離。該電容器可包含第一電極及第二電極。該第一電極可曝露於該第一表面處且可電連接至該第一板。該第二電極可曝露於該第一表面及該第二表面中之一者處且可電連接至該第二板。
根據本發明之另一態樣，具有用於與一電路組件或微電子元件電互連之電極之一組件可包含一基板及一電容器。該基板可基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成。該基板可具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸。該開口可在該第一表面與該第二表面之間延伸穿過該基板之一厚度。該電容器可包含可與各別第一電位及第二電位連接之第一導電板及第二導電板。該第一板及該第二板可沿著該開口之一內表面延伸。該第一板及該第二板可藉由一介電層彼此分離。該電容器可包含第一電極及第二電極。該第一電極可曝露於該第一表面處且可電連接至該第一板。該第二電極可曝露於該第一表面及該第二表面中之一者處且可電連接至該第二板。
在一特定實施例中，該第一板及該第二板可穿過該開口在該第一表面與該第二表面之間延伸。在一項實施例中，該電容器可亦包含曝露於該第二表面處且分別電連接至該第一對板及該第二對板之第三電極及第四電極，該第二電極係曝露於該第一表面處。
根據本發明之又一態樣，一電容器可包含：一基板，其具有一第一表面、遠離該第一表面之一第二表面及在該第一表面與該第二表面之間延伸之一貫通開口；第一金屬元件及第二金屬元件；第一電極及第二電極；及一電容器介電層。該第一金屬元件可曝露於該第一表面處且可延伸至該貫通開口中。該第一電極可連接至該第一金屬元件。該第二金屬元件可曝露於該第二表面處且延伸至該貫通開口中。該第二電極可連接至該第二金屬元件。該第一電極及該第二電極可係可連接至第一電位及第二電位。該電容器介電層可至少在該貫通開口內將該第一金屬元件與該第二金屬元件彼此分離並絕緣。該電容器介電層可具有一波浪形狀。
在一特定實施例中，該電容器介電層可具有至少3之一介電常數k。在一實例性實施例中，該電容器介電層之上表面及下表面各自可具有至少為該開口在該第一表面與該第二表面之間之高度三倍之一長度。在一項實施例中，該第一金屬元件及該第二金屬元件中之每一者可具有與該電容器介電層之一表面之一輪廓一致之一表面。在一特定實施例中，未被該第一金屬元件及該第二金屬元件以及該電容器介電層佔據之該開口之一部分可填充有一介電材料。
在一實例性實施例中，該第一金屬元件及該第二金屬元件中之每一者可具有一第一部分，該第一部分藉由該介電材料而與實質上平行於該第一部分之一毗鄰第二部分分離。在一項實施例中，該第一金屬元件及該第二金屬元件可包含各別複數個第一板及第二板，該等第一板及該等第二板中之每一者延伸至該開口中。在一特定實施例中，該等第一板及該等第二板中之每一者可在沿著該第一表面之一方向上具有至少5微米之一寬度。
根據本發明之再一態樣，一電容器結構可包含：一基板，其具有一第一表面、遠離該第一表面之一第二表面及在該第一表面與該第二表面之間延伸之一貫通開口；第一金屬元件、第二金屬元件、第三金屬元件及第四金屬元件；第一電極、第二電極、第三電極及第四電極；及一絕緣介電層。該第一金屬元件及該第二金屬元件可曝露於該第一表面處且可延伸至該貫通開口中。一第一電容器介電層可至少在該貫通開口內將該第一金屬元件與該第二金屬元件彼此分離並絕緣。該第三金屬元件及該第四金屬元件可曝露於該第二表面處且可延伸至該貫通開口中。一第二電容器介電層可至少在該貫通開口內將該第三金屬元件與該第四金屬元件彼此分離並絕緣。該第一電極、該第二電極、該第三電極及該第四電極可連接至該等各別第一金屬元件、第二金屬元件、第三金屬元件及第四金屬元件，該第一電極及該第三電極可連接至各別第一電位及第二電位。該絕緣介電層可至少在該貫通開口內將該第二金屬元件與該第三金屬元件彼此分離並絕緣。該絕緣介電層可具有一波浪形狀。
在一項實施例中，該第一金屬元件及該第二金屬元件以及該第一電容器介電層可界定一第一電容器，且該第三金屬元件及該第四金屬元件以及該第二電容器介電層可界定一第二電容器。在一特定實施例中，該第二電極及該第四電極可係可連接至各別第三電位及第四電位。在一實例性實施例中，未被該等金屬元件及該等介電層佔據之該開口之一部分可填充有一介電材料。在一項實施例中，該第一金屬元件及該第四金屬元件中之每一者可具有一第一部分，該第一部分藉由該介電材料而與實質上平行於該第一部分之一毗鄰第二部分分離。
在一特定實施例中，該第一電容器介電層及該第二電容器介電層中之每一者可具有至少3之一介電常數k。在一項實施例中，該開口內之該絕緣介電層之上表面及下表面中之每一者可具有至少為該開口在該第一表面與該第二表面之間之高度三倍之至少一個尺寸。在一實例性實施例中，第一板及第二板可包含曝露於該第一表面處之各別第五電極及第六電極，且第三板及第四板可包含曝露於該第二表面處之各別第七電極及第八電極。
根據本發明之又一態樣，製作具有用於與一電路組件或微電子元件電互連之電極之一組件之一方法可包含以下步驟：自基本上由具有小於10 ppm/℃之一熱膨脹係數之一材料組成之一基板之一第一表面移除材料以形成自該第一表面朝向與該第一表面相對之一第二表面延伸之複數個第一開口，該等第一開口界定一波浪內表面；形成上覆該內表面的一介電層，該介電層具有背對該內表面之一波浪第一表面；形成上覆該介電層之該第一表面且延伸至該等第一開口中之每一者中的一第一導電元件；移除該基板在該複數個第一開口中之毗鄰第一開口之間之材料以便曝露該介電層之一波浪第二表面以形成自該第二表面朝向該第一表面延伸之複數個第二開口；及形成上覆該介電層之該第二表面且延伸至該等第二開口中之每一者中的一第二導電元件。
在一實例性實施例中，該方法可進一步包含形成連接至該等各別第一導電元件及第二導電元件之第一電極及第二電極之步驟。該第一電極及該第二電極可曝露於該等各別第一表面及第二表面處。該第一電極及該第二電極可係可連接至各別第一電位及第二電位。在一項實施例中，可藉由將一可流動介電材料水性電鍍至曝露於每一第一開口內之該內表面上來執行形成該介電層之該步驟。在一特定實施例中，該方法在移除該基板在該複數個第一開口中之毗鄰第一開口之間之材料之該步驟之前可進一步包含自該基板之該第二表面移除材料之步驟，以使得該基板在該第一表面與該第二表面之間的一厚度減小。在一實例性實施例中，可執行自該基板之該第二表面移除材料之該步驟，以使得該第一導電元件之一表面可曝露於該第二表面處。
在一特定實施例中，形成該第一導電元件之該步驟可包含形成複數個第一板，第一板中之每一者延伸至該等第一開口中之各別一者中。形成該第二導電元件之該步驟可包含形成複數個第二板，該等第二板中之每一者延伸至該等第二開口中之各別一者中。在一項實施例中，形成該介電層之該步驟可形成一電容器介電層。在一實例性實施例中，形成該介電層之該步驟可形成一絕緣介電層。在一特定實施例中，該方法可進一步包含以下步驟：至少在該等第一開口中之每一者內形成上覆該第一導電元件之一表面的一第一電容器介電層；至少在該等第二開口中之每一者內形成上覆該第二導電元件之一表面的一第二電容器介電層；至少在該等第一開口中之每一者內形成上覆該第一電容器介電層之一表面的一第三導電元件；及至少在該等第二開口中之每一者內形成上覆該第二電容器介電層之一表面的一第四導電元件。
在一項實施例中，該方法可進一步包含形成連接至該等各別第三導電元件及第四導電元件之第三電極及第四電極之步驟。該第三電極及該第四電極可曝露於該等各別第一表面及第二表面處。該第三電極及該第四電極可係可連接至各別第三電位及第四電位。在一特定實施例中，該方法可進一步包含以下步驟：形成上覆該第三導電元件的一第一介電區域，以使得該第一介電區域填充未被第一導電板及第三導電板以及該第一電容器介電層佔據之每一第一開口之至少一部分；及形成上覆該第四導電元件的一第二介電區域，以使得該第二介電區域填充未被第二導電板及第四導電板以及該第二電容器介電層佔據之每一第二開口之至少一部分。
本發明之其他態樣提供結合其他電子裝置併入根據本發明之上述態樣之電容器結構、根據本發明之上述態樣之複合晶片、或兩者之系統。舉例而言，該系統可安置於可係一可攜式外殼之一單個外殼中。根據本發明之此態樣中之較佳實施例之系統可比相當的習用系統更緊湊。
一電容器可係由導體構成，且導體相對於電流越寬，電感可係越低。達成一較低電感之另一方法可係使電容器之一接地層相對靠近於輸入/輸出層。在如本文中之一或多項實施例中之一個兩端子電容器中，該電容器中之一接地平面可藉由跡線及/或通孔連接至一外部接地層。根據本文中之一或多項實施例形成之另一種類型電容器係具有一內部接地層之一個三端子電容器。三端子電容器相對於一個兩端子電容器可具有極大減小之電感且因此可具有實質上改良之雜訊移除效能。
參考圖1，根據本發明之一實施例之一組件10包含一基板20及與該基板接觸地形成之一電容器40。基板20具有一開口30,其自一平坦第一表面21朝向與該第一表面相對之一平坦第二表面22向下部分地延伸穿過該基板。電容器40包含：一絕緣介電層50,其上覆開口30之一內表面31及一下表面32及第一表面21之一部分；一第一對導電板60；一第二對導電板70；及複數個電容器介電層80，其將板60及70中之每一者與至少一個毗鄰板分離。一介電區域90上覆至少在開口30內之板60及70以及介電層50及80。
在某些實施例中，組件10可係一半導體晶片、一晶圓、一介電基板或諸如此類。基板20較佳地具有小於10*10-6 /℃(或ppm/℃)之一熱膨脹係數(「CTE」)。在一特定實施例中，基板20可具有小於7*10-6 /℃之一CTE。基板20較佳地基本上由一無機材料組成，例如半導體、玻璃或陶瓷。在其中基板20係由一半導體(例如，矽)製成之實施例中，複數個主動半導體裝置(例如，電晶體、二極體等)可安置在其位於第一表面21或第二表面22處及/或其下方之一主動半導體區域中。基板20在第一表面21與第二表面22之間的厚度通常係小於200 μm，且舉例而言，可顯著小於130μm、70μm或甚至更小。
在圖1中，平行於第一表面21之方向在本文中稱作「水平」或「橫向」方向，而垂直於該第一表面之方向在本文中稱作向上或向下方向且在本文中亦稱作「垂直」方向。本文中所提及之方向在所提及結構之參考框架中。因此，此等方向可以任意定向位於正常或重力參考框架中。一個特徵安置於「一表面上面」比另一特徵大之一高度處的一陳述意指該一個特徵比該另一特徵在相同正交方向上遠離該表面一更大距離處。相反地，一個特徵安置於「一表面上面」比另一特徵小之一高度處的一陳述意指該一個特徵比該另一特徵在相同正交方向上遠離該表面一更小距離處。
基板20可進一步包含上覆第一表面21及/或第二表面22之一介電層(未展示)。此一介電層可將導電元件與基板20電絕緣。此介電層可稱作基板20之一「鈍化層」。該鈍化層可包含一無機或有機介電材料或兩者。該介電層可包含一電沈積保形塗層或其他介電材料，例如一感光顯像聚合材料，例如，一焊料遮罩材料。
組件10可包含與基板20接觸地形成且曝露於該基板之第一表面21及/或第二表面22處之一或多個電容器40。儘管該等圖中未特定展示，但基板20中之主動半導體裝置可導電地連接至基板40。每一電容器40可至少部分地形成在一或多個開口30內。
開口30可具有任意俯視形狀，包含(舉例而言)圓形(如圖3B中所展示)、卵形、方形、矩形(亦即，通道形，如圖20C中所展示)或圖20A、圖20B及圖20D中所展示之其他形狀。在某些實例中，開口30可具有任意三維形狀，包含(舉例而言)圓柱體、立方體、菱柱或截頭圓錐形狀以及其他形狀。
開口30自第一表面21朝向第二表面22部分地延伸穿過基板20。開口30之內表面31可以任意角度自第一表面21延伸穿過襯底20。較佳地，內表面31以與由第一表面21界定之水平面成0與80度之間的一角度自第一表面21延伸。內表面31可具有一恆定坡度或一變化坡度。舉例而言，內表面31相對於由第一表面21界定之水平面之角度或坡度可隨著內表面31進一步朝向第二表面22穿透而在量值上減小(亦即，變為正性更小或負性更小)。
絕緣介電層50上覆開口30之內表面31，以提供關於基板20及導電板60及70之良好介電隔離。絕緣介電層50可包含一無機或有機介電材料或兩者。在一特定實施例中，絕緣介電層50可包含一順應介電材料。
第一對導電板60包含上覆絕緣介電層50之一第一板61及上覆該第一板且電連接至該第一板之一第二板62。第一板61及第二板62可連接至曝露於基板20之第一表面21處之一第一電極63，第一電極63可與一第一電位連接。
第二對導電板70包含上覆第一板61之一第三板71及上覆第二板62且電連接至該第三板之一第四板72。第三板71及第四板72可連接至曝露於基板20之第一表面21處之一第二電極73，第二電極73可與一第二電位連接。
導電板60及70以及電極63及73(以及本文中所闡述之其他導電元件中之任意者)可係由任意導電金屬製成，包含(舉例而言)銅或金。
如在本揭示內容中所使用，一導電元件「曝露於」一基板或上覆該基板之一表面之一介電元件之一表面處的一陳述指示該導電元件可供用於與一理論點接觸，該理論點在垂直於該介電元件之該表面之一方向上自該介電元件外側朝向該介電元件之該表面移動。因此，曝露於一基板之一表面處之一電極或其他導電元件可自此表面凸出；可與此表面齊平；或可相對於此表面凹入且透過基板中之一孔或凹坑曝露。
雖然基本上可用於形成導電元件之任意技術可用以形成本文中所闡述之導電元件，但可採用如2010年7月23日提出申請的共同擁有之美國專利申請案第12/842,669號中更詳細論述之特定技術，該申請案以引用方式併入本文中。舉例而言，此等技術可包含用一雷射或用例如碾磨或噴砂之機械過程來選擇性地處理一表面，從而與該表面之其他部分不同地處理該表面之沿著其中欲形成該導電元件之路徑之彼等部分。舉例而言，可使用一雷射或機械過程來僅沿著一特定路徑自該表面燒蝕或移除例如一犧牲層之一材料且因此形成沿著該路徑延伸之一凹槽。然後，可在該凹槽中沈積例如一觸媒之一材料，且可在該凹槽中沈積一或多個金屬層。
電極63及73中之每一者(以及本文中所闡述之其他電極中之任意者)可具有任意俯視形狀，包含(舉例而言)圓弧形狀(如圖3B中所展示)、圓形墊形狀、卵形形狀、方形形狀、三角形形狀或更複雜形狀(例如，圖20D中所展示之彼等形狀)。電極63及73中之每一者可具有任意三維形狀，包含(舉例而言)截頭圓錐形導電柱。可使用導電柱之實例，如2010年7月8日提出申請之共同擁有之美國專利申請案第12/832,376號中所展示及闡述。
電極63及73中之每一者(或本文中所闡述之其他電極中之任一者)與組件10外部之組件之間的連接可係透過導電物質(未展示)。此類導電物質可包括具有一相對低熔化溫度之一可熔金屬，例如，焊料、錫或包含複數種金屬之一共晶混合物。另一選擇為，此類導電物質可包含一可潤濕金屬，例如銅或其他具有高於焊料或另一可熔金屬之熔化溫度之一熔化溫度之貴金屬或非貴金屬。此類可潤濕金屬可伴隨有一對應特徵，例如一互連元件之一可熔金屬特徵。在一特定實施例中，此類導電物質可包含散佈在一介質中之一導電材料，例如，一導電膏，例如填充有金屬之膏、填充有焊料之膏或各向同性導電黏合劑或各向異性導電黏合劑。
該複數個電容器介電層80將板60及70中之每一者與至少一個毗鄰板分離。每一電容器介電層80(及本文中所闡述之所有其他電容器介電層)可具有至少3之一介電常數k。在圖1中所展示之實施例中，電容器介電層80中之一第一電容器介電層81上覆第一板61且在該第一板與第三板71之間延伸。電容器介電層80中之一第二電容器介電層82上覆第三板71且在該第三板與第二板62之間延伸。電容器介電層80中之一第三電容器介電層83上覆第二板62且在該第二板與第四板72之間延伸。
在所展示之實施例中，介電區域90上覆至少在開口30內之板60及70以及介電層50及80。介電區域90可提供關於基板20之良好介電隔離。介電區域90可係順應的，具有一充分低彈性模數及充分厚度，以使得該模數與該厚度之乘積提供順應性。
在所展示之實施例中，介電區域90之外表面91位於由基板20之第一表面21界定之一平面以上處。在其他實施例(未展示)中，介電區域90之外表面91可位於由基板20之第一表面21界定之平面處，或該介電區域之該外表面可凹入低於由該基板之該第一表面界定之平面。
現在將參考圖2A至圖2E闡述製作組件10(圖1)之一方法。如圖2A中所圖解說明，可形成自基板20之第一表面21朝向第二表面22向下延伸的開口30。舉例而言，可藉由在其中期望保存第一表面21之其餘部分之處形成一遮罩層之後選擇性地蝕刻基板20來形成開口30。舉例而言，可沈積並圖案化一感光顯像層(例如，一光阻劑層)以僅覆蓋第一表面21之若干部分，之後可進行一計時蝕刻過程以形成開口30。
開口30之內表面31(其自第一表面21朝向第二表面22向下延伸)可係傾斜的，亦即，可以與曝露表面成不同於一法線角(直角)之角度延伸，如圖2A中所展示。濕式蝕刻過程(例如，各向同性蝕刻過程及使用一楔形刀片之鋸斷以及其他過程)可用以形成具有傾斜內表面31之凹部30。亦可使用雷射燒蝕、機械碾磨、化學蝕刻、電漿蝕刻、朝向基板20引導一細磨粒射流以及其他技術來形成具有傾斜內表面31之凹部30(或本文中所闡述之任一其他孔或開口)。另一選擇為，並非係傾斜的，開口30之內表面可與曝露表面實質上成直角自第一表面21向下在一垂直或實質上垂直方向上延伸。可使用各向異性蝕刻過程、雷射燒蝕、機械移除過程，例如，碾磨、超音波機加工、朝向基板20引導一細磨粒射流以及其他過程來形成具有基本上垂直內表面之凹部30。
此後，如圖2B中所圖解說明，在開口30之內表面31及一下表面32以及基板20之第一表面21之一部分上形成一絕緣介電層50。可使用各種方法來形成介電層50。在一項實例中，將一可流動介電材料施加至基板20之第一表面21，且然後在一「旋轉塗佈」操作期間使該可流動材料更均勻地分佈在曝露表面上，跟隨可包含加熱之一乾燥循環。在另一實例中，可將一介電材料熱塑性膜施加至第一表面21，之後將該總成加熱或在一真空環境中將其加熱，亦即，將其置於在低於周圍壓力之壓力下之一環境中。在另一實例中，可使用氣相沈積來形成絕緣介電層50。
在再一實例中，可將包含基板20之總成浸入一介電沈積浴液中以形成一保形介電塗層或絕緣介電層50。如本文中所使用，一「保形塗層」係與被塗佈之表面之一輪廓一致之一特定材料之一塗層，例如在絕緣介電層50與開口30之內表面31之一輪廓一致時。可使用一電化學沈積方法來形成保形介電層50，包含(舉例而言)電泳沈積或電解沈積。
在一項實例中，可使用一電泳沈積技術來形成該保形介電塗層，以使得該保形介電塗層僅沈積至該總成之曝露導電表面及半導電表面上。在沈積期間，將該半導體裝置晶圓保持在一所期望電位下並將一電極浸入該浴液中以將該浴液保持在一不同所期望電位下。然後，在適當條件下將該總成保持在該浴液中達一充分時間以在導電或半導電之該基板之曝露表面上(包含(但不限於)沿著開口30之內表面31)形成一電沈積之保形介電層50。只要在欲藉此塗佈之表面與該浴液之間維持一充分強電場，即發生電泳沈積。由於電泳沈積之塗層係自我限制的，因此在其達到由其沈積之參數(例如，電壓、濃度等)控管之某一厚度之後，沈積即停止。
電泳沈積在該總成之導電及/或半導電外部表面上形成一連續且均勻厚保形塗層。另外，該電泳塗層可經沈積以使得其因其介電(不導電)性質而不形成於上覆基板20之第一表面21之一其餘鈍化層上。換言之，電泳沈積之一性質係其不形成於上覆一導體之一介電材料層上，但限制條件為該介電材料層在給定介電性質之情形下具有充分厚度。通常，電泳沈積將不會發生在具有大於約10微米至幾十微米之厚度之介電層上。保形介電層50可由一陰極環氧樹脂沈積前驅物形成。另一選擇為，可使用一聚胺基甲酸酯或丙烯酸沈積前驅物。各種電泳塗層前驅物組合物及貨源列於下表1中。
在另一實例中，該介電層可以電解方式形成。此過程類似於電泳沈積，除了所沈積層之厚度不受與該所沈積層由其形成之導電或半導電表面之接近度限制。以此方式，一電解沈積之介電層可經形成達到基於要求選擇之一厚度，且處理時間係所達成厚度之一因數。
此後，如圖2C中所圖解說明，可至少在開口30內形成上覆絕緣介電層50的第一導電板61，以使得該導電第一板之形狀與內表面31及下表面32之一輪廓一致。為形成第一板61(及本文中所闡述之其他導電元件中之任一者)，一實例性方法涉及藉由將一主要金屬層濺鍍至基板20及開口30之曝露表面上、電鍍或機械沈積中之一或多者來沈積一金屬層。機械沈積可涉及以高速度將一經加熱金屬顆粒流引導至欲塗佈之表面上。舉例而言，此步驟可係藉由至第一表面21、內表面31及下表面32上之毯覆式沈積來執行。在一項實施例中，該主要金屬層包含鋁或基本上由鋁組成。在另一特定實施例中，該主要金屬層包含銅或基本上由銅組成。在又一實施例中，該主要金屬層包含鈦或基本上由鈦組成。可在一製程中使用一或多個其他實例性金屬來形成第一板61(及本文中所闡述之其他導電元件中之任一者)。在特定實例中，可在先前所提及之表面中之一或多者上形成包含複數個金屬層之一堆疊。舉例而言，此等經堆疊金屬層可包含(例如)一鈦層後跟上覆該鈦之一銅層(Ti-Cu)、一鎳層後跟上覆該鎳層之一銅層(Ni-Cu)、以類似方式提供之鎳-鈦-銅(Ni-Ti-Cu)之一堆疊或鎳-釩(Ni-V)之一堆疊。
此後，如圖2D中所圖解說明，可形成上覆第一導電板61的第一電容器介電層81，且可形成上覆該第一電容器介電層的第三導電板71。可以類似於上文參考絕緣介電層50所闡述之彼等方式之一方式形成第一電容器介電層81。可以類似於上文參考第一導電板61所闡述之彼等方式之一方式形成第三導電板71。
此後，如圖2E中所圖解說明，可形成上覆第三導電板71的第二電容器介電層82，可形成上覆該第二電容器介電層的第二導電板62，可形成上覆該第二導電板的第三電容器介電層83，且可形成上覆該第三電容器介電層的第四導電板72。可以類似於上文參考絕緣介電層50所闡述之彼等方式之一方式形成第二電容器介電層82及第三電容器介電層83。可以類似於上文參考第一導電板61所闡述之彼等方式之一方式形成第二導電板62及第四導電板72。
第二導電板62可經形成，以使得其一橫向部分66橫向延伸越過各別第一電容器介電層81及第二電容器介電層82之橫向邊緣84及85，以便橫向部分66接觸第一板61之一橫向部分65，藉此形成第一電極63。第四導電板72可經形成，以使得其一橫向部分76橫向延伸越過各別第二電容器介電層82及第三電容器介電層83之橫向邊緣86及87，以便橫向部分76接觸第三板71之一橫向部分75，藉此形成第二電極73。
此後，再次參考圖1，可形成在開口30內部且部分地上覆基板20之第一表面21的介電區域90。介電區域90可包含一無機材料、一聚合材料或兩者。視情況，介電區域90可經形成以使得該區域之曝露外表面91與基板20之第一表面21共平面或實質上共平面。舉例而言，可例如藉由一施配或鏤花塗裝過程在開口30中沈積一自平坦化介電材料。在另一實例中，可在形成該介電區域之後將一研磨、磨光或拋光過程應用於介電層90之外表面91以平坦化該介電區域之該外表面。介電區域90可經沈積以使得第一電極63及第二電極73曝露於該介電區域之外表面91處。
圖3A及圖3B圖解說明具有一替代電極組態之圖1至圖2E之組件之一變化形式。組件110類似於上文所闡述之組件10，除了組件110包含四個電極。第一導電板161及第二導電板162可連接至曝露於基板120之第一表面121處之一第一電極163及一第二電極164，該第一電極及該第二電極可與一第一電位連接。第一對板160可具有在第一電極163與第二電極164之位置之間延伸之一長尺寸L1。第三導電板171及第四導電板172可連接至曝露於基板120之第一表面121處之一第三電極173及一第四電極174，該第三電極及該第四電極可與一第二電位連接。第二對板170可具有在第三電極173及第四電極174之位置之間延伸之一長尺寸L2。
圖4圖解說明具有一替代組態之圖3A及圖3B之組件之一變化形式。組件110'類似於上文所闡述之組件110，除了組件110'在複數個開口130a及130b(共同稱作開口130)上方延伸。第一對板160'及第二對板170'中之每一者沿著每一開口130之內表面131及下表面132且沿著該等開口中之每一者之間的基板120之第一表面121之若干部分123延伸。
第三導電板171'及第四導電板172'可連接至曝露於基板120之第一表面121處之一第三電極173'及一第四電極174'，該第三電極及該第四電極可與一第二電位連接。第二對板170'可具有在第三電極173'與第四電極174'之位置之間跨越開口130a及130b且跨越開口130之間的基板120之部分123延伸之一長尺寸L2'。
類似於圖3A及圖3B中所展示之組件110，第一電極及第二電極在圖4中所展示之側面剖面圖中可係不可見的，乃因第一對板160'可具有在第一電極及第二電極之位置之間在實質上垂直於第二對板170'之長尺寸L2'之一方向上延伸之一長尺寸。
參考圖5A及圖5B，根據本發明之一實施例之一組件210包含一基板220及與該基板接觸地形成之一電容器240。基板220具有一開口230，其自一第一表面221朝向與該第一表面相對之一第二表面222向下部分地延伸穿過該基板。電容器240包含：上覆開口230之一內表面231之一絕緣介電層250；上覆該絕緣介電層之一第一導電板260；一第二導電板270以及將該第一板與該第二板彼此分離之一電容器介電層280。一介電區域(未展示)可視情況上覆至少在開口230內之板260及270以及介電層250及280。開口230較佳地在沿著基板220之第一表面221之一方向上具有大於5微米之一寬度W。
在此實施例中，第一板260可連接至曝露於基板220之第一表面221處之第一電極263及第二電極264，該第一電極及該第二電極可與一第一電位連接。第二板270可連接至曝露於基板220之第一表面221處之第三電極273及第四電極274，該第三電極及該第四電極可與一第二電位連接。第一板260可具有在第一電極263及第二電極264之位置之間延伸之一長尺寸L3。第二板270可具有在第三電極273及第四電極274之位置之間延伸之一長尺寸L4。
圖5C圖解說明具有一替代組態之圖5A及圖5B之組件之一變化形式。組件210'類似於上文所闡述之組件210，除了第一板260'與基板220接觸地形成，以使得該第一板接地至該基板。在圖5C中所展示之實施例中，不存在在第一板260'與內表面231及下表面232之間延伸之絕緣介電層。第一板260'及第二板270'可藉由一電容器介電層280'彼此分離並絕緣。
圖6A及圖6B圖解說明具有一替代組態之圖5C之組件之一變化形式。組件210"類似於上文所闡述之組件210'，除了第一板260"係自開口230之內表面231及/或下表面232向內延伸的基板220"之一導電部分。在圖6A及圖6B中所展示之實施例中，第一板260"可係藉由摻雜毗鄰於開口230之內表面231及/或下表面232的基板220"之一部分來形成。在一特定實例中，可用(例如)硼或砷摻雜由一半導體(例如，矽)製成之一基板220"以形成導電第一板260"。第一板260"及第二板270"可藉由一電容器介電層280"彼此分離並絕緣。
參考圖7A，根據本發明之一實施例之一組件310包含一基板320及與該基板接觸地形成之一電容器340。基板320具有一貫通開口330，其在一平坦第一表面321與和該第一表面相對之一平坦第二表面322之間延伸穿過該基板。電容器340包含：一絕緣介電層350，其上覆開口330之一內表面331及第一表面321及第二表面322之若干部分；一第一對導電板360；一第二對導電板370；及複數個電容器介電層380，其將板360及370中之每一者與至少一個毗鄰板分離。一介電區域390上覆至少在開口330內之板360及370以及介電層350及380。
基板320類似於上文參考圖1至圖2E所揭示之基板20。組件310可包含與基板320接觸地形成且曝露於該基板之第一表面321及/或第二表面322處之一或多個電容器340。雖然在該等圖中未特定展示，但基板320中之主動半導體裝置可導電地連接至電容器340。每一電容器340可至少部分地形成在一或多個貫通開口330內。
貫通開口330可具有任一俯視形狀，包含(舉例而言)圓形(如圖7B中所展示)、卵形、方形、矩形(亦即，通道形，如圖20C中所展示)或圖20A、圖20B及圖20D中所展示之其他形狀。在某些實例中，貫通開口330可具有任意三維形狀，包含(舉例而言)圓柱體、立方體、棱柱或截頭圓錐形狀以及其他形狀。
貫通開口330之內表面331可以任意角度自第一表面321延伸穿過基板320。較佳地，內表面331與由第一表面321界定之水平面成大約90度自該第一表面延伸。貫通開口330具有內表面331在彼處與第一表面321及第二表面322匯合之經修圓邊緣333，但在其他實施例中，另一選擇為，邊緣333可係斜切的或實質上直角的。內表面331可具有一恆定坡度或一變化坡度。舉例而言，內表面331相對於由第一表面321界定之水平面之角度或坡度可隨著內表面331進一步朝向第二表面322穿透而在量值上減小(亦即，變為正性更小或負性更小)。
類似於圖1中所展示之絕緣介電層50，絕緣介電層350上覆貫通開口330之內表面331以及第一表面321及第二表面322之若干部分以提供關於基板320及導電板360及370之良好介電隔離。
第一對導電板360包含上覆絕緣介電層350之一第一板361及上覆該第一板且電連接至該第一板之一第二板362。第一板361及第二板362可各自連接至曝露於基板320之第一表面321處之第一電極363及第二電極364，該第一電極及該第二電極可與一第一電位連接。
第二對導電板370包含上覆第一板361之一第三板371及上覆第二板362且電連接至該第三板之一第四板372。第三板371及第四板372可各自連接至曝露於基板320之第二表面322處之第三電極373及第四電極374，該第三電極及該第四電極可與一第二電位連接。
複數個電容器介電層380將板360及370中之每一者與至少一個毗鄰板分離。在圖7A中所展示之實施例中，電容器介電層380之一第一電容器介電層381上覆第一板361且在該第一板與第三板371之間延伸。電容器介電層380之一第二電容器介電層382上覆第三板371且在該第三板與第二板362之間延伸。電容器介電層380之一第三電容器介電層383上覆第二板362且在該第二板與第四板372之間延伸。
類似於圖1中所展示之介電區域90，介電區域390上覆至少在貫通開口330內之板360及370以及介電層350及380。介電區域390可提供關於基板320之良好介電隔離。
如圖7A中所展示，介電區域390之一第一外表面391位於由基板320之第一表面321界定之一平面以上處，且該介電區域之一第二外表面392位於由基板320之第二表面322界定之一平面以上處。在其他實施例(未展示)中，介電區域390之外表面391及392可位於由基板320之第一表面321及第二表面322界定之各別平面處，或該介電區域之該等外表面可凹入低於由該基板之第一表面及第二表面界定之平面。
如圖7A中所展示，電容器340可具有：曝露於第一表面321處且連接至第一對板360之第一電極363及第二電極364，該第一電極及該第二電極可與一第一電位連接；及曝露於第二表面322處且連接至第二對板370之第三電極373及第四電極374，該第三電極及該第四電極可與一第二電位連接。
在圖7B中所展示之一特定實施例中，電容器340可進一步包含曝露於第一表面321處且連接至第二對板370之第五電極375及第六電極376，該第五電極及該第六電極可與該第二電位連接，以使得該第二對板連接至曝露於第一表面321及第二表面322中之每一者處之一對單獨電極。電容器340可進一步包含曝露於第二表面322處且連接至第一對板360(呈與圖7B中所展示之組態類似之一組態)之第七電極及第八電極(未展示)，該第七電極及該第八電極可與該第一電位連接，以使得該第一對板可連接至曝露於第一表面321及第二表面322中之每一者處之一對單獨電極。
在第一表面321處，第一對板360可具有在第一電極363及第二電極364之位置之間沿著該第一表面延伸之一長尺寸L5，且第二對板370可具有在第五電極375與第六電極376之位置之間沿著該第一表面延伸之一長尺寸L6，該等長尺寸L5及L6係大約垂直於彼此。在第二表面322處，第二對板370可具有在第三電極373及第四電極374之位置之間沿著該第二表面延伸之一長尺寸L7，且第一對板360可具有在第七電極及第八電極之位置之間沿著該第二表面延伸且大約垂直於長尺寸L7之一長尺寸(未展示，但類似於圖7B中所展示之長尺寸L6)。
如圖7A及圖7B中所展示，組件310包含透過貫通開口330與基板320接觸地形成之一單個電容器340，藉此第一對板360及第二對板370圍繞貫通開口之內表面331延伸。舉例而言，第一對板360及第二對板370可具有圍繞一開口330延伸之一環形形狀，該開口330具有一圓形或卵形剖面形狀。
在一特定實施例中，組件310可包含第一獨立電容器及第二獨立電容器340，每一電容器包括該組件之一各別區域A或B，其中絕緣介電區域390在其之間延伸。在具有兩個獨立電容器之此一組件中，第一電容器之板360及370可藉由在兩個電容器之間延伸之一絕緣間隙而與第二電容器之板360及370分離。舉例而言，此一兩電容器組件可具有根據圖20A至圖20C中之一者之一俯視圖，其中在位於該開口之相對側處之第一電容器與第二電容器之間存在一間隙(該間隙之精確位置在圖7A中係不可見的)。
現在將參考圖8A至圖8F闡述製作組件310(圖7A及圖7B)之一方法。如圖8A中所圖解說明，可形成自第一表面321朝向第二表面322或自該第二表面朝向該第一表面延伸穿過基板320之厚度的貫通開口330。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成貫通開口330。
此後，如圖8B中所圖解說明，在貫通開口330之內表面331上且在基板320之第一表面321及第二表面322之若干部分上形成一絕緣介電層350。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層350。
此後，如圖8C中所圖解說明，可至少在貫通開口330內形成上覆絕緣介電層350的第一導電板361，以使得該導電第一板之一輪廓與內表面331以及第一表面321及第二表面322之若干部分之輪廓一致。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第一板361。
此後，如圖8D中所圖解說明，可形成上覆第一導電板361的第一電容器介電層381，且可形成上覆該第一電容器介電層的第三導電板371。可使用與上文參考絕緣介電層50(圖2B)所闡述之方法類似之方法形成第一電容器介電層381。可使用與上文參考第一導電板61(圖2C)所闡述之彼等方法類似之方法形成第三導電板371。如可在圖8E(對應於圖8D之一個可能俯視圖實施例)中看到，可形成具有圍繞具有一圓形剖面之一內表面331延伸之一環形形狀的第一板361及第三板371。
圖8F圖解說明在第二表面322處具有一替代電容器組態的圖8D之部分形成的組件之一變化形式。在圖8E中可見之組件310'之剖面圖中，第一導電板361'延伸越過第一電容器介電層381'之上覆各別第一表面321及第二表面322之橫向邊緣384'及385'。第三導電板371'不延伸越過橫向邊緣384'及385'，以使得沿著第一表面321延伸之第一板361'之一長尺寸L5'可位於大約與沿著第二表面322延伸之第一板之一長尺寸L8相同之垂直平面中。在此一實施例中，連接至第一對板之第一電極、第二電極、第七電極及第八電極可位於相同垂直平面中。
此後，再次參考圖7A，可形成上覆第三導電板371的第二電容器介電層382，可形成上覆該第二電容器介電層的第二導電板362，可形成上覆該第二導電板的第三電容器介電層383且可形成上覆該第三電容器介電層的第四導電板372。可使用與上文參考絕緣介電層50(圖2B)所闡述之方法類似之方法形成第二電容器介電層382及第三電容器介電層383。可使用與上文參考第一導電板61(圖2C)所闡述之彼等方法類似之方法形成第二導電板362及第四導電板372。
此後，可形成在貫通開口330內部且部分地上覆第一表面321及第二表面322的介電區域390。介電區域390可包含一無機材料、一聚合材料或兩者。可使用與上文參考介電區域90(圖1)所闡述之方法類似之方法形成介電區域390。介電區域390可經沈積，以使得第一電極363、第二電極364、第五電極375及第六電極376曝露於該介電區域之第一外表面391處且第三電極373及第四電極374以及第七電極及第八電極(圖7A及圖7B中未展示)曝露於第二外表面392處。
參考圖9，根據本發明之一實施例之一組件410包含一基板420及與該基板接觸地形成之電容器440a及440b(共同稱為電容器440)。基板420具有貫通開口430a及430b(共同稱為貫通開口430)，其在一平坦第一表面421與和該第一表面相對之一平坦第二表面422之間延伸穿過該基板。每一電容器440包含：一絕緣介電層450,其上覆對應開口430之一內表面431以及第一表面421及第二表面422之若干部分；一第一對導電板460；一第二對導電板470；及複數個電容器介電層480，其將板460及470中之每一者與至少一個毗鄰板分離。一介電區域490上覆至少在每一對應開口430內之板460及470以及介電層450及480。
基板420類似於上文參考圖1至圖2E所揭示之基板20。每一貫通開口430類似於上文參考圖7A至圖8F所揭示之貫通開口330。每一各別貫通開口430之內表面431可以任意角度自第一表面421延伸穿過基板420。較佳地，內表面431與由第一表面421界定之水平面成大約90度自該第一表面延伸。貫通開口430具有實質上直角邊緣433，內表面431在彼處與第一表面421及第二表面422匯合，但在其他實施例中，另一選擇為，邊緣433可係斜切的或修圓的。內表面431可具有一恆定坡度或一變化坡度。舉例而言，內表面431相對於由第一表面421界定之水平面之角度或坡度可隨著內表面431進一步朝向第二表面422穿透而在量值上減小(亦即，變為正性更小或負性更小)。
類似於圖1中所展示之絕緣介電層50，每一絕緣介電層450上覆各別貫通開口430之內表面431以及第一表面421及第二表面422之若干部分，以提供關於基板420及導電板460及470之良好介電隔離。
第一對導電板460包含上覆絕緣介電層450之一第一板461及上覆該第一板之一第二板462。在基板420之第一表面421處，第一板461可連接至曝露於該第一表面處之第一電極463a及第二電極464a，該第一電極及該第二電極可與一第一電位連接。第二板462可連接至曝露於第一表面421處且可與該第一電位連接之第三電極463b及第四電極464b。在基板420之第二表面422處，第一板461亦可連接至曝露於該第二表面處之第五電極465a及第六電極466a，該第五電極及該第六電極可與該第一電位連接。第二板462亦可連接至曝露於第二表面422處且可與該第一電位連接之第七電極465b及第八電極466b。
儘管圖9中未展示，但第一對導電板460可電連接至彼此，舉例而言，藉由使第一電極463a及第三電極463b結合以變成一單個電極，及/或藉由使第二電極464a及第四電極464b結合以變成一單個電極，及/或藉由使第五電極465a及第七電極465b結合以變成一單個電極，及/或藉由使第六電極466a及第八電極466b結合以變成一單個電極。
第二對導電板470包含上覆第一板461之一第三板471及上覆第二板462之一第四板472。在基板420之第一表面421處，第三板471可連接至曝露於該第一表面處之第九電極473a及第十電極474a，該第九電極及該第十電極可與一第二電位連接。第四板472可連接至曝露於第一表面421處且與該第二電位連接之第十一電極473b及第十二電極474b。在基板420之第二表面422處，第三板471亦可連接至曝露於該第二表面處之第十三電極475a及第十四電極476a，該第十三電極及該第十四電極可與該第二電位連接。第四板472亦可連接至曝露於第二表面422處且可與該第二電位連接之第十五電極475b及第十六電極476b。
儘管圖9中未展示，但第二對導電板470可電連接至彼此，舉例而言，藉由使第九電極473a及第十一電極473b結合以變成一單個電極，及/或藉由使第十電極474a及第十二電極474b結合以變成一單個電極，及/或藉由使第十三電極475a及第十五電極475b結合以變成一單個電極，及/或藉由使第十四電極476a與第十六電極476b結合以變成一單個電極。
複數個電容器介電層480將板460及470中之每一者與至少一個毗鄰板分離。電容器介電層480之一第一電容器介電層481上覆第一板461且在該第一板與第三板471之間延伸。電容器介電層480之一第二電容器介電層482上覆第三板471且在該第三板與第二板462之間延伸。電容器介電層480之一第三電容器介電層483上覆第二板462且在該第二板與第四板472之間延伸。
類似於圖1中所展示之介電區域90，每一介電區域490上覆至少在各別貫通開口430內之板460及470以及介電層450及480。每一介電區域490可提供關於基板420之良好介電隔離。
類似於圖8E中所展示之組件310'，第一導電板461延伸越過上覆第一表面421之第一電容器介電層481之橫向邊緣484a及484b，且該第一導電板延伸越過上覆第二表面422之該第一電容器介電層之橫向邊緣485a及485b。第三導電板471不延伸越過橫向邊緣484a、484b、485a及485b，以使得沿著第一表面421延伸之第一板461之一長尺寸L9可位於大約與沿著第二表面422延伸之第一板之一長尺寸L10相同之垂直平面中。類似地，第二導電板462、第三導電板471及第四導電板472中之每一者延伸越過對應上覆介電層482或483或上覆介電區域490之各別橫向邊緣，以使得沿著第一表面及第二表面延伸之每一板之長尺寸可位於大約相同垂直平面中。在此一實施例中，連接至第一對板之第一電極463a至第八電極466b及/或連接至第二對板之第九電極473a至第十六電極476b可位於相同垂直平面中。另一選擇為，第一電極至第十六電極463a至466b及473a至476b中之任意者或每一者可相對於第一電極至第十六電極中之其他電極中之任意者位於個別垂直平面中。
如圖9中所展示，組件410包含透過每一對應貫通開口430a及430b與基板420接觸地形成之一個電容器440a及一個電容器440b，藉此每一電容器之第一對板460及第二對板470圍繞對應貫通開口之內表面431延伸。舉例而言，第一對板460及第二對板470可具有圍繞具有一圓形或卵形剖面形狀之一開口430延伸之一環形形狀。
在一特定實施例中，組件410可包含穿過一單個貫通開口430a延伸之第一獨立電容器及第二獨立電容器440a，每一電容器包括該組件之一各別區域C或D，其中絕緣介電區域490在其之間延伸。在具有穿過一單個貫通開口430a延伸之兩個獨立電容器之此一組件中，第一電容器之板460及470可藉由在兩個電容器之間延伸之一絕緣間隙而與第二電容器之板460及470分離。舉例而言，此一兩電容器組件可具有根據圖20A至圖20C中之一者之一俯視圖，其中在位於開口330a之相對側處之第一電容器與第二電容器之間存在一間隙(在圖9中該間隙之精確位置係不可見的)。
現在將參考圖10A至圖10G闡述製作組件410(圖9)之一方法。如圖10A中所圖解說明，可形成自第一表面421朝向第二表面422或自該第二表面朝向該第一表面延伸穿過基板420之厚度的貫通開口430a及430b。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成貫通開口430。
此後，如圖10B中所圖解說明，在每一貫通開口430之內表面431上且在基板420之第一表面421及第二表面422之若干部分(包含貫通開口430a及430b之間的沿著第一表面及第二表面之部分423及424)上形成一絕緣介電層450。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層450。
此後，如圖10C中所圖解說明，可至少在貫通開口430內形成上覆絕緣介電層450的第一導電板461，以使得該第一板之一輪廓與內表面431以及第一表面421及第二表面422之若干部分之輪廓一致。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第一板461。
此後，如圖10D中所圖解說明，可形成上覆第一導電板461的第一電容器介電層481。可使用與上文參考絕緣介電層50(圖2B)所闡述之方法類似之方法形成第一電容器介電層481。此後，如圖10E中所圖解說明，可形成上覆第一電容器介電層481的第三導電板471。可使用與上文參考第一導電板61(圖2C)所闡述之彼等方法類似之方法形成第三導電板471。
此後，如圖10F中所圖解說明，可形成上覆第三導電板471的第二電容器介電層482，可形成上覆該第二電容器介電層的第二導電板462，可形成上覆該第二導電板的第三電容器介電層483，且可形成上覆該第三電容器介電層的第四導電板472。可使用與上文參考絕緣介電層50(圖2B)所闡述之方法類似之方法形成第二電容器介電層482及第三電容器介電層483。可使用與上文參考第一導電板61(圖2C)所闡述之彼等方法類似之方法形成第二導電板462及第四導電板472。
此後，如圖10G中所圖解說明，第一電極至第十六電極463a至466b及473a至476b(或可連接至各別電極之第一板460及第二板470之橫向邊緣)可藉由自第一板460及第二板470以及介電層450及480移除材料之一部分而曝露。舉例而言，可藉由在其中期望保存材料之其餘部分之處形成一遮罩層之後選擇性地蝕刻第一板460及第二板470以及介電層450及480來移除該材料之目標部分。另一選擇為，可使用與上文參考自基板20移除材料(圖2A)所闡述之彼等方法類似之方法移除該材料之目標部分。在一較佳實施例中，第一電極至第十六電極463a至466b及473a至476b可沿著相對於前表面421及後表面422在0度與90度之間的各別角度α曝露，例如，舉例而言，大約45度。在其中角度α係45度之實例中，第一電極至第十六電極463a至466b及473a至476b中之每一者可具有背對各別第一表面421或第二表面422之一曝露外表面401。
此後，再次參考圖9，可形成在每一貫通開口430內部且部分地上覆第一表面421及第二表面422的介電區域490。介電區域490可包含一無機材料、一聚合材料或兩者。可使用與上文參考介電區域90(圖1)所闡述之方法類似之方法形成介電區域490。介電區域490可經沈積，以使得第一電極463a至第四電極464b以及第九電極473a至第十二電極474b曝露於該介電區域之第一外表面491處且第五電極465a至第八電極466b及第十三電極475a至第十六電極476b曝露於第二外表面492處。
參考圖11，根據本發明之一實施例之一組件510包含一基板520及與該基板接觸地形成之電容器540a及540b(共同稱為電容器540)。基板520具有貫通開口530a及530b(共同稱為貫通開口530)，其在一平坦第一表面521與和該第一表面相對之一平坦第二表面522之間延伸穿過該基板。每一電容器540包含：一絕緣介電層550，其上覆對應開口530之一內表面531以及第一表面521及第二表面522之若干部分；一第一對導電板560；一第二對導電板570；及複數個電容器介電層580，其將板560及570中之每一者與至少一個毗鄰板分離。一介電區域590佔據未被板560及570以及介電層550及580佔據之每一對應開口530內之其餘容積。
基板520、每一貫通開口530、每一各別貫通開口之內表面531、絕緣介電層550以及複數個電容器介電層580類似於上文參考圖9至圖10G所揭示之組件410之對應元件。
第一對導電板560包含上覆各別開口530內之絕緣介電層550之一第一板561及上覆該第一板之一第二板562。在基板520之第一表面521處，第一對板560可連接至曝露於該第一表面處之一單個第一電極563，該第一電極可與一第一電位連接。第一電極563可視情況係曝露於該第一表面處之複數個電極，以使得在內表面531之間延伸之該第一電極之一部分可由一上覆介電層覆蓋，除了經曝露用於與電容器540外部之另一元件互連之處。
第二對導電板570包含上覆第一板561之一第三板571及上覆第二板562之一第四板572。在基板520之第二表面522處，第二對板570可連接至曝露於該第二表面處之一單個第二電極573，該第二電極可與一第二電位連接。第二電極573可視情況係曝露於該第二表面處之複數個電極，以使得在內表面531之間延伸之第二電極之一部分可由一上覆介電層覆蓋，除了經曝露用於與電容器540外部之另一元件互連之處。
每一介電區域590佔據未被板560及570以及介電層550及580佔據之對應開口530內之其餘容積。每一介電區域590可在第四板572與第一電極563之間提供良好介電隔離。
組件510進一步包含複數個介電部分593a及593b(共同稱為介電部分593)，每一介電部分593a在一對應第一板560之一各別遠端邊緣569與第二電極573之間延伸，且每一介電部分593b在一對應第二板570之一各別遠端邊緣579與第一電極563之間延伸。
在一項實施例中，第一對板560及第二對板570可具有圍繞具有一圓形或卵形剖面形狀之一對應開口530延伸之一環形形狀。在一特定實施例中，組件510可包含兩組穿過一單個貫通開口530a延伸之第一對板560及第二對板570，每一組第一對板及第二對板包括該組件之一各別區域E或F，其中絕緣介電區域590在其之間延伸。
現在將參考圖12A至圖12D闡述製作組件510(圖11)之一方法。製作組件510之方法可以上文參考組件410所闡述展示於圖10A至圖10F中之步驟開始。此後，如圖12A中所圖解說明，可將第一對板560及第二對板570、介電層550及580以及介電區域590與基板520之第一表面521及第二表面522平坦化。舉例而言，可使用對第一表面521及第二表面522研磨、磨光或拋光或其一組合來平坦化組件510。
此後，如圖12B中所圖解說明，各別第一對板560及第二對板570之遠端邊緣569及579可藉由自該第一對板及該第二對板移除毗鄰基板520之各別第二表面522及第一表面521之材料之一部分而部分地凹入低於由該等各別第二表面及第一表面界定之平面，藉此形成在遠端邊緣569及579與各別第二表面及第一表面之間延伸之複數個凹部594。舉例而言，可藉由選擇性地蝕刻第一板560及第二板570來移除該材料之目標部分。另一選擇為，可使用與上文參考自基板20移除材料(圖2A)所闡述之彼等方法類似之方法來移除該材料之目標部分。
第一對板560之遠端邊緣569可凹入低於第二表面522，以使得在稍後在第二表面(圖11)處形成第二電極573時，該第一對板不接觸該第二電極，且第二對板570之遠端邊緣579可凹入低於第一表面521，以使得在稍後在該第一表面(圖11)處形成第一電極563時，該第二對板不接觸該第一電極。
此後，如圖12C中所圖解說明，可在一各別凹部594內各自形成介電部分593，且可將該等介電部分與基板520之第一表面521及第二表面522平坦化。舉例而言，可使用對第一表面521及第二表面522研磨、磨光或拋光或其一組合來平坦化介電部分593。另一選擇為，可使用一自平坦化介電材料來形成介電部分593。
此後，如圖12D中所圖解說明，可在基板520之第一表面521及第二表面522之若干部分(包含在貫通開口530a與530b之間沿著該第一表面及該第二表面之部分523及524)上重新形成可已在圖12A中所圖解說明之步驟期間移除之絕緣介電層550之若干部分。舉例而言，可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層550之該等部分。
此後，再次參考圖11，可在基板520之各別第一表面521及第二表面522處形成第一電極563及第二電極573。可在第一表面521處形成第一電極563，以使得該第一電極連接至第一對板560，但以使得該第一電極藉由複數個介電部分593b與第二對板570之遠端579間隔開。可在第二表面522處形成第二電極573，以使得該第二電極連接至第二對板570，但以使得該第二電極藉由複數個介電部分593a與第一對板560之遠端569間隔開。第一電極563及第二電極573中之每一者可經形成以使得其至少部分地上覆在貫通開口530a與530b之間之基板520之部分523及524。舉例而言，可使用上文關於圖2C所闡述之彼等方法類似之方法形成第一電極563及第二電極573。
參考圖13，根據本發明之一實施例之一組件610包含一基板620及與該基板接觸地形成之一電容器640。基板620具有在一平坦第一表面621與和該第一表面相對之一平坦第二表面622之間延伸穿過該基板之一貫通開口630。電容器640包含：一絕緣介電層650，其上覆開口630之基板邊界表面631(或內表面)以及第一表面621及第二表面622之若干部分；第一導電元件660及第二導電元件670(或第一金屬元件及第二金屬元件)；及一電容器介電層680，其將該第一導電元件與該第二導電元件分離且具有一波浪形狀。
基板620、貫通開口630、貫通開口之基板邊界表面631(或內表面)及絕緣介電層650類似於上文參考圖9至圖10G所揭示之組件410之對應元件。
第一導電元件660包含上覆開口630內之絕緣介電層650之第一複數個垂直延伸板661。在基板620之第一表面621處，第一複數個板661可連接至曝露於該第一表面處之一單個第一電極663，該第一電極可與一第一電位連接。第一板661中之每一者可在沿著第一表面621之一方向上具有至少5微米之一寬度。第一電極663可視情況係曝露於該第一表面處之複數個電極，以使得在該複數個電極之間延伸之該第一電極之一部分可由一上覆介電層覆蓋，除了經曝露用於與電容器640外部之另一元件互連之處。
第二導電元件670包含第二複數個垂直延伸板671，每一第二板在第一板661中之毗鄰板之間延伸。在基板620之第二表面622處，第二複數個板671可連接至曝露於該第二表面處之一單個第二電極673，第二電極可與一第二電位連接。第二板671中之每一者可在沿著第一表面621之一方向上具有至少5微米之一寬度。第二電極673可視情況係曝露於該第二表面處之複數個電極，以使得在該複數個電極之間延伸之該第二電極之一部分可由一上覆介電層覆蓋，除了在經曝露用於與電容器640外部之另一元件互連之處。
電容器介電層680可將第一導電元件660與第二導電元件670彼此分離並絕緣。電容器介電層680可至少在開口630內具有一波浪形狀。如本文中所使用，具有一「波浪」形狀之一電容器介電層意指該介電層具有一波樣形狀，以使得平行於一波動方向(例如，圖13中之「X」方向)之一假想線601與該介電層相交至少三次。在一特定實施例中，電容器介電層680之一波浪第一表面636及一波浪第二表面638(及本文中所闡述之其他波浪介電層)各自沿著各別表面具有至少為第一表面631與第二表面632之間的開口630之高度H三倍的一長度。
在一項實施例中，第一複數個板661及第二複數個板671可具有在具有一圓形或卵形剖面形狀之一開口630內延伸之環形形狀。在一特定實施例中，第一複數個板661及第二複數個板671可具有實質上平行於彼此且平行於具有一方形或矩形剖面形狀之一開口630之基板邊界表面631延伸之平面形狀。
現在將參考圖14A至圖14G闡述製作組件610(圖13)之一方法。如圖14A中所圖解說明，可自基板620之第一表面621移除材料以形成自該第一表面朝向第二表面622延伸之複數個第一開口634，該等第一開口界定一波浪內表面635及基板邊界表面631。基板邊界表面631界定第一開口634內之曝露表面之稍後將形成貫通開口630(圖13)之邊界之若干部分。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成第一開口634。
此後，如圖14B中所圖解說明，形成一絕緣介電層650及一電容器介電層680。形成上覆基板邊界表面631及第一表面621之若干部分的絕緣介電層650，且形成上覆波浪內表面635的電容器介電層680。電容器介電層680具有背對內表面635之一波浪第一表面636。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成介電層650及680。在一特定實施例中，介電層650及680可(舉例而言)在一單個形成過程期間由相同介電材料製成。在另一實施例中，介電層650及680可(舉例而言)在單獨形成過程期間由不同介電材料製成。
此後，如圖14C中所圖解說明，可形成上覆波浪第一表面636且延伸至第一開口634中之每一者中的第一導電元件660。第一導電元件660可包含第一複數個垂直延伸板661及第一電極663，該第一電極曝露於第一表面621處。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第一導電元件660。
此後，如圖14D中所圖解說明，可減小基板620在第一表面621與第二表面622之間的厚度，藉此曝露第一複數個板661之遠端邊緣669。可使用對第二表面622研磨、磨光或拋光或其一組合來減小基板620之厚度。在此步驟期間，作為一實例，基板620之初始厚度T1(圖14C中所展示)可自約700 μm減小至約130 μm或更小之一厚度T2(圖14D中所展示)。
此後，如圖14E中所圖解說明，可形成上覆第二表面622的絕緣介電層650之額外部分651，除了在其中期望形成複數個第二開口637(圖14F)之第二表面之部分處。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層650之額外部分651。
此後，如圖14F中所圖解說明，可自基板620之第二表面622移除材料以曝露電容器介電層680之一波浪第二表面638，藉此形成自該第二表面朝向第一表面621延伸之複數個第二開口637。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成第二開口637。
此後，如圖14G中所圖解說明，可形成上覆第一複數個板661之遠端邊緣669的電容器介電層680之額外部分681。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成介電層680之該等額外部分。
此後，再次參考圖13，可形成上覆電容器介電層680之第二表面638且延伸至第二開口637中之每一者中的第二導電元件670。第二導電元件670可包含第二複數個垂直延伸板671及第二電極673，該第二電極曝露於第二表面622處。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第二導電元件670。
圖15圖解說明具有一替代組態之圖13之組件之一變化形式。組件610'類似於上文所闡述之組件610，除了組件610'包含具有第一複數個垂直延伸板661'之一第一導電元件660'，該第一複數個板中之每一者具有凹入低於第二表面622之一經修圓遠端邊緣669'。
現在將參考圖16A至圖16D闡述製作組件610'(圖15)之一方法。製作組件610'之該方法可以上文參考組件610所闡述展示於圖14A至圖14C中之步驟開始。此後，如圖16A中所圖解說明，可減小基板620在第一表面621與第二表面622之間的厚度。然而，不曝露第一複數個板661'之遠端邊緣669'，藉此該基板之一部分624仍存在於該第一複數個板之該等遠端邊緣與第二表面622之間。可使用對第二表面622研磨、磨光或拋光或其一組合來減小基板620之厚度。在此步驟期間，作為一實例，可將基板620之初始厚度T1(圖14C中所展示)自約700 μm減小至約130 μm或更小之一厚度T3(圖16A中所展示)。
此後，如圖16B中所圖解說明，可將一遮罩層626施加至其中期望保存基板620之第二表面622之其餘部分之該第二表面。舉例而言，遮罩層626可係一感光顯像層，例如，一光阻劑層，其可經沈積及圖案化以僅覆蓋第二表面622之部分。
此後，如圖16C中所圖解說明，可自基板620之第二表面622移除材料以曝露電容器介電層680'之一波浪第二表面638'，藉此形成自該第二表面朝向第一表面621延伸之複數個第二開口637'。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成第二開口637'。
此後，如圖16D中所圖解說明，可移除遮罩層626，且可形成上覆第二表面622及基板邊界表面631之曝露部分631'的絕緣介電層650'之額外部分651'。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層650'之額外部分651'。
此後，再次參考圖15，可形成上覆電容器介電層680'之第二表面638'且延伸至第二開口637'中之每一者中的第二導電元件670'。第二導電元件670'可包含第二複數個垂直延伸板671'及第二電極673'，該第二電極曝露於第二表面622處。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第二導電元件670'。
圖17圖解說明具有一替代組態之圖13之組件之另一變化形式。組件610"類似於上文所闡述之組件610，除了組件610"包含具有與電容器介電層680"之表面之一輪廓一致之表面之第一導電元件660"及第二導電元件670"(或第一金屬元件及第二金屬元件)，藉此介電區域690a及690b(共同稱為介電區域690)填充未被第一導電元件及第二導電元件以及電容器介電層佔據之開口630"之一部分。
第一導電元件660"具有一第一表面661"，其上覆電容器介電層680"之一波浪第一表面636"且與其一輪廓一致。一第一介電區域690a填充未被第一導電元件及第二導電元件以及電容器介電層佔據之開口630"之一部分，藉此該第一介電區域將第一導電元件660"之一第一部分662a"與實質上平行於該第一部分之其一毗鄰第二部分662b"分離。在基板620之第一表面621處，第一導電元件660"可連接至曝露於該第一表面處之第一電極663"及第二電極664"，該第一電極可與一第一電位連接。
第二導電元件670"具有一第二表面671"，其上覆電容器介電層680"之一波浪第二表面638"且與其一輪廓一致。一第二介電區域690b填充未被該第一導電元件及該第二導電元件以及該電容器介電層佔據之開口630"之一部分，藉此該第二介電區域將第二導電元件670"之一第一部分672a"與實質上平行於該第一部分之其一毗鄰第二部分672b"分離。在基板620之第二表面622處，第二導電元件670"可連接至曝露於該第二表面處之第三電極673"及第四電極674"，該第二電極可與一第二電位連接。
參考圖18，根據本發明之一實施例之一電容器結構710包含一基板720及與該基板接觸地形成之第一電容器740a及第二電容器740b(共同稱作電容器740)。基板720具有一貫通開口730，其在一平坦第一表面721與和該第一表面相對之一平坦第二表面722之間延伸穿過該基板。電容器結構710進一步包含在第一電容器740a與第二電容器740b之間延伸且上覆開口730之基板邊界表面731以及第一表面721及第二表面722之若干部分之一絕緣介電層750。
第一電容器740a包含第一導電元件760及第二導電元件761(或第一金屬元件及第二金屬元件)以及在其之間延伸之一電容器介電層780a。第二電容器740b包含第三導電元件770及第四導電元件771(或第三金屬元件及第四金屬元件)以及在其之間延伸之一電容器介電層780b。第一介電區域790a及第二介電區域790b(共同稱作介電區域790)佔據未被導電元件760、761、770及771以及介電層750、780a及780b佔據之開口730內之其餘容積。
基板720、貫通開口730以及貫通開口之基板邊界表面731(或內表面)類似於上文參考圖9至圖10G所揭示之組件410之對應組件。
絕緣介電層750可至少在開口730內將第一電容器740a與第二電容器740b彼此分離並絕緣。在一特定實施例中，絕緣介電層750可至少在開口730內將第一導電元件760與第三導電元件770彼此分離並絕緣。絕緣介電層750可至少在開口730內具有一波浪形狀。
第一導電元件760及第二導電元件761上覆開口730內之絕緣介電層750之一波浪第一表面736。一第一電容器介電層780a可至少在開口730內將第一導電元件760與第二導電元件761彼此分離並絕緣。在基板720之第一表面721處，第一導電元件760可連接至曝露於該第一表面處之第一電極763a及第二電極763b，該第一電極及該第二電極可與一第一電位連接。在基板720之第一表面721處，第二導電元件761可連接至曝露於該第一表面處之第三電極764a及第四電極764b，該第三電極及該第四電極可與一第三電位連接。一第一介電區域790a填充未被該等導電元件及該等介電層佔據之開口730之一部分，藉此該第一介電區域將第二導電元件761之一第一部分762a與實質上平行於該第一部分之其一毗鄰第二部分762b分離。
第三導電元件770及第四導電元件771上覆開口730內之絕緣介電層750之一波浪第二表面738。一第二電容器介電層780b可至少在開口730內將第三導電元件770與第四導電元件771彼此分離並絕緣。在基板720之第二表面722處，第三導電元件770可連接至曝露於該第二表面處之第五電極773a及第四電極773b，該第五電極及該第六電極可與一第三電位連接。在基板720之第二表面722處，第四導電元件771可連接至曝露於該第二表面處之第七電極774a及第八電極774b，該第七電極及該第八電極可與一第四電位連接。一第二介電區域790b填充未被該等導電元件及該等介電層佔據之開口730之一部分，藉此該第二介電區域將第四導電元件771之一第一部分772a與實質上平行於該第一部分之其一毗鄰第二部分772b分離。
現在將參考圖19A至圖19M闡述製作組件710(圖18)之一方法。如圖19A中所圖解說明，可自基板720之第一表面721移除材料以形成自該第一表面朝向第二表面722延伸之複數個第一開口734，該等第一開口界定一波浪內表面735及基板邊界表面731(類似於圖14A)。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成第一開口734。
此後，如圖19B中所圖解說明，形成上覆波浪內表面735、基板邊界表面731及第一表面721之若干部分的一絕緣介電層750。絕緣介電層750具有背對內表面735之一波浪第一表面736。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層750。
此後，如圖19C中所圖解說明，可形成上覆絕緣介電層750之波浪第一表面736且延伸至第一開口734中之每一者中的第一導電元件760。第一導電元件760可具有一波浪形狀且可界定與波浪第一表面736之一輪廓一致之一表面。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第一導電元件760。第一導電元件760可連接至第一電極763a及第二電極763b，該第一電極及該第二電極曝露於第一表面721處。
此後，如圖19D中所圖解說明，形成上覆第一導電元件760且延伸至第一開口734中之每一者中的第一電容器介電層780a。電容器介電層780a之橫向邊緣781a及782a可經形狀以使得第一導電元件760之端部部分760a及760b可橫向延伸越過橫向邊緣781a及782a，以使得端部部分760a及760b可在第一表面721處曝露以用於連接至各別第一電極763a及第二電極763b，或可充當各別第一電極及第二電極。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成第一電容器介電層780a。
此後，如圖19E中所圖解說明，可形成上覆第一電容器介電層780a且延伸至第一開口734中之每一者中的第二導電元件761。第二導電元件761可具有一波浪形狀。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第二導電元件761。第二導電元件761可連接至第三電極764a及第四電極764b，該第三電極及該第四電極曝露於第一表面721處。
此後，如圖19F中所圖解說明，可形成在第一開口734中之每一者內部且部分地上覆基板720之第一表面721的第一介電區域790a。可使用與上文參考介電區域90(圖1)所闡述之方法類似之方法形成第一介電區域790a。第一介電區域790a可經沈積，以使得第一電極763a、第二電極764a、第三電極763b及第四電極764b曝露於該第一介電區域之外表面791a處。
此後，如圖19G中所圖解說明，可減小基板720在第一表面721與第二表面722之間的厚度。然而，未曝露絕緣介電層750之波浪第二表面738，藉此該基板之一部分724仍存在於該絕緣介電層與第二表面722之間。可使用對第二表面722研磨、磨光或拋光或其一組合來減小基板720之厚度。在此步驟期間，作為一實例，可將基板720之初始厚度T4(圖19F中所展示)自約700 μm減小至約130 μm或更少之一厚度T5(圖19G中所展示)。
此後，如圖19H中所圖解說明，可以類似於參考圖16B所闡述之彼方式之一方式將一遮罩層726施加至其中期望保存基板720之第二表面722之其餘部分之該第二表面。
此後，如圖19I中所圖解說明，可自基板720之第二表面722移除材料以曝露絕緣介電層750之波浪第二表面738，藉此形成自該第二表面朝向第一表面721延伸之複數個第二開口737。可使用與上文關於圖2A所闡述之彼等方法類似之方法形成第二開口737。
此後，如圖19J中所圖解說明，可移除遮罩層726，且可形成上覆第二表面722及基板邊界表面731之曝露部分731'(圖19I)的絕緣介電層750之額外部分751。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成絕緣介電層750之額外部分751。
此後，如圖19K中所圖解說明，可形成上覆絕緣介電層750之波浪第二表面738且延伸至第二開口737中之每一者中的第三導電元件770。第三導電元件770可具有一波浪形狀，且可界定與波浪第二表面738之一輪廓一致之一表面。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第三導電元件770。第三導電元件770可連接至第五電極773a及第六電極773b，該第五電極及該第六電極曝露於第二表面722處。
此後，如圖19L中所圖解說明，形成上覆第三導電元件770且延伸至第二開口737中之每一者中的第二電容器介電層780b。電容器介電層780b之橫向邊緣781b及782b可經形成，以使得第三導電元件770之端部部分770a及770b可橫向延伸越過橫向邊緣781b及782b，以使得端部部分770a及770b可在第二表面722處曝露以用於連接至各別第五電極773a及第六電極773b，或可充當各別第五電極及第六電極。可使用與上文關於圖2B所闡述之彼等方法類似之方法形成第二電容器介電層780b。
此後，如圖19M中所圖解說明，可形成上覆第二電容器介電層780b且延伸至第二開口737中之每一者中的第四導電元件771。第四導電元件771可具有一波浪形狀。可使用與上文關於圖2C所闡述之彼等方法類似之方法形成第四導電元件771。第四導電元件771可連接至第七電極774a及第八電極774b，該第七電極及該第八電極曝露於第二表面722處。
此後，再次參考圖18，可形成在第二開口737中之每一者內部且部分地上覆基板720之第二表面722的第二介電區域790b。可使用與上文參考介電區域90(圖1)所闡述之方法類似之方法形成第二介電區域790b。第二介電區域790b可經沈積以使得第五電極773a、第六電極774a、第七電極773b及第八電極774b曝露於第二介電區域之外表面791b處。
圖20A圖解說明可對應於圖1及圖7A中所展示之組件之一實例性俯視平面圖。根據本發明之一實施例之一組件810包含一基板820及與該基板接觸地形成之複數個電容器840。基板820包含自一平坦第一表面821向下延伸之複數個實質上圓形開口830。每一電容器840包含一第一對導電板860及一第二對導電板870。一介電區域890上覆至少在對應開口830內之板860及870。
在一項實施例(舉例而言，對應於圖1中所展示之實施例)中，一第一對板860可連接至曝露於基板820之第一表面821處之一第一電極863，該第一電極可與一第一電位連接。第二對板870可連接至曝露於基板820之第一表面821處之一第二電極873，該第二電極可與一第二電位連接。
在一替代實施例(舉例而言，對應於圖7A中所展示之實施例)中，一第一電容器840a及一第二電容器840b可在基板820之第一表面821與和該第一表面相對之一第二平坦表面之間延伸穿過一單個實質上圓形貫通開口830'。在此一實施例中，第一電容器840a之一第一對板860a可連接至曝露於第一表面821處之一第一電極863a，且第二電容器840b之一第二對板860b可連接至曝露於第一表面821處之一第一電極863b。第一電容器之一第二對板可連接至曝露於該第二表面處之一第二電極，且該第二電容器之一第二對板可連接至曝露於該第二表面處之一第二電極。
圖20B圖解說明可對應於圖3A及圖7A中所展示之組件之另一實例性俯視平面圖。根據本發明之一實施例之一組件910包含一基板920及與該基板接觸地形成之複數個電容器940。基板920包含自一平坦第一表面921向下延伸之複數個實質上方形開口930。每一電容器940包含一第一對導電板960及一第二對導電板970。一介電區域990上覆至少在對應開口930內之板960及970。
在一項實施例(舉例而言，對應於圖3A中所展示之實施例)中，一第一對板960可連接至曝露於基板920之第一表面921處之一第一電極963及一第二電極964，該第一電極及該第二電極可與一第一電位連接。第二對板970可連接至曝露於第一表面921處之一第三電極973及一第四電極974。
在一項實施例(舉例而言，對應於圖7A中所展示之實施例)中，一第一對板960'可連接至曝露於基板920之第一表面921處之一第一電極963'及一第二電極964'及曝露於與該第一表面相對之一第二平坦表面(圖20B中未展示)處之第三電極及第四電極，藉此第一電極、第二電極、第三電極及第四電極可與一第一電位連接。第二對板970'可連接至曝露於基板920之第一表面921處之一第五電極973'及一第六電極974'以及曝露於該第二平坦表面處之第七電極及第八電極，藉此第五電極、第六電極、第七電極及第八電極可與一第二電位連接。
圖20C圖解說明可對應於圖1及圖7A中所展示之組件之一實例性俯視平面圖。根據本發明之一實施例之一組件1010包含一基板1020及與該基板接觸地形成之複數個電容器1040。基板1020包含自一平坦第一表面1021向下延伸之複數個實質上矩形或通道形開口1030。每一電容器1040包含一第一對導電板1060及一第二對導電板1070。一介電區域1090上覆至少在對應開口1030內之板1060及1070。
在一項實施例(舉例而言，對應於圖1中所展示之實施例)中，一第一對板1060可連接至曝露於基板1020之第一表面1021處之一第一電極1063，該第一電極可與一第一電位連接。第二對板1070可連接至曝露於基板1020之第一表面1021處之一第二電極1073，該第二電極可與一第二電位連接。
在一替代實施例(舉例而言，對應於圖7A中所展示之實施例)中，一第一電容器1040a及一第二電容器1040b可在基板1020之第一表面1021與和該第一表面相對之一第二平坦表面之間延伸穿過一單個實質上矩形或通道形貫通開口1030'。在此一實施例中，第一電容器1040a之一第一對板1060a可連接至曝露於第一表面1021處之一第一電極1063a，且第二電容器1040b之一第二對板1060b可連接至曝露於第一表面1021處之一第一電極1063b。第一電容器之一第二對板可連接至曝露於該第二表面處之一第二電極，且該第二電容器之一第二對板可連接至曝露於該第二表面處之一第二電極。
圖20D圖解說明可對應於圖1、圖3A、圖7A、圖11、圖13及圖15中所展示之組件之一實例性俯視平面圖。根據本發明之一實施例之一組件1110包含一基板1120及與該基板接觸地形成之複數個電容器1140。基板1120包含自一平坦第一表面1121向下延伸之複數個開口1130。複數個開口1130可包含具有一方形形狀之開口1130a、具有一圓形形狀之開口1130b、具有一矩形形狀之一開口1130c及具有不規則形狀之開口1130d及1130e。一實例性電容器1140f可延伸穿過複數個開口1130f。
上文所闡述之微電子總成可用於多種多樣電子系統之構造中，如圖21中所展示。舉例而言，根據本發明之其他實施例之一系統1200包含如上文結合其他電子組件1208及1210所闡述之一微電子總成1206。在所繪示實例中，組件1208係一半導體晶片而組件1210係一顯示器螢幕，但可使用任何其他組件。當然，儘管為清楚說明起見圖21中僅繪示兩個額外組件，但該系統可包含任意數目個此類組件。微電子總成1206可係上文所闡述之總成中之任意者。在一其他變化形式中，可使用任意數目個此類微電子總成。
微電子總成1206以及組件1208及1210係安裝於以虛線示意性繪示之一共同外殼1201中，且視需要彼此電互連以形成所期望電路。在所展示實例性系統中，該系統包含例如一撓性印刷電路板之一電路面板1202，且該電路面板包含將該等組件彼此互連之眾多導體1204(其中僅一者繪示於圖21中)。然而，此僅係實例性的；可使用任一合適結構來進行電連接。
外殼1201繪示為例如可用於一蜂巢式電話或個人數位助理之類型之一可攜式外殼，且螢幕1210曝露於該外殼之表面處。當結構1206包含例如一成像晶片之一光敏元件時，亦可提供一透鏡1211或其他光學裝置來將光路由至該結構。同樣，圖21中所展示之簡化系統僅係實例性的；可使用上文所論述之結構來製作其他系統，包含通常被視為固定結構之系統，例如桌上型電腦、路由器及諸如此類。
本文中所揭示之開口及導電元件可藉由例如在2010年7月23日提出申請之共同未決、共同讓與之美國專利申請案第12/842,587號、第12/842,612號、第12/842,651號、第12/842,669號、第12/842,692號及第12/842,717號中及在公開美國專利申請公開案第2008/0246136號中更詳細地揭示之彼等過程之過程來形成，該等申請案之揭示內容以引用方式併入本文中。
儘管本文中已參考特定實施例闡述本發明，但應瞭解，此等實施例僅說明本發明之原理及應用。因而，應瞭解，可對說明性實施例作出眾多修改並可設想出其他配置，而此並不背離隨附申請專利範圍所界定之本發明之主旨及範疇。
應瞭解，本文中所陳述之各個附屬請求項及特徵可以不同於初始請求項中所呈現之方式來加以組合。亦應瞭解，結合個別實施例所闡述之特徵可與所闡述實施例中之其他實施例共用。
10．．．組件
20．．．基板
21．．．平坦第一表面
22．．．平坦第二表面
30．．．開口
31．．．內表面
32．．．下表面
40．．．電容器
50．．．絕緣介電層
60．．．第一對導電板
61．．．第一板
62．．．第二板
63．．．第一電極
65．．．橫向部分
66．．．橫向部分
70．．．第二對導電板
71．．．第三板
72．．．第四板
73．．．第二電極
75．．．橫向部分
76．．．橫向部分
81．．．第一電容器介電層
82．．．第二電容器介電層
83．．．橫向邊緣
84．．．橫向邊緣
85．．．橫向邊緣
86．．．橫向邊緣
87．．．橫向邊緣
90．．．介電區域
91．．．曝露外表面
110．．．組件
110'．．．組件
120．．．基板
121．．．第一表面
123．．．部分
130a．．．開口
130b．．．開口
131．．．內表面
132．．．下表面
160．．．第一對板
160'．．．第一對板
161．．．第一導電板
162．．．第二導電板基板
163．．．第一電極
164．．．第二電極
170．．．第二對板
170'．．．第二對板
171．．．第三導電板
171'．．．第三導電板
172．．．第四導電板
172'．．．第四導電板
173．．．第三電極
173'．．．第三電極
174．．．第四電極
174'．．．第四電極
210．．．組件
210'．．．組件
210"．．．組件
220．．．基板
220"．．．基板
221．．．第一表面
222．．．第二表面
230．．．開口
231．．．內表面
232．．．下表面
240．．．電容器
250．．．介電層
260．．．板
260'．．．第一板
260"．．．第一板
263．．．第一電極
264．．．第二電極
270．．．板
270'．．．第二板
270"．．．第二板
273．．．第三電極
274．．．第四電極
280．．．介電層
280'．．．電容器介電層
280"．．．電容器介電層
310．．．組件
310'．．．組件
320．．．基板
321．．．平坦第一表面
322．．．平坦第二表面
330．．．開口
331．．．內表面
333．．．經修圓邊緣
340．．．電容器
350．．．貫通開口
360．．．第一對板
361．．．第一導電板
361'．．．第一導電板
362．．．第二導電板
363．．．第一電極
364．．．第二電極
370．．．第二對板
371．．．第三導電板
371'．．．第三導電板
372．．．第四導電板
373．．．第三電極
374．．．第四電極
375．．．第五電極
376．．．第六電極
380．．．電容器介電層
381．．．第一電容器介電層
381'．．．第一電容器介電層
382．．．第二電容器介電層
383．．．第三電容器介電層
384'．．．橫向邊緣
385'．．．橫向邊緣
390．．．介電區域
391．．．第一外表面
392．．．第二外表面
401．．．曝露外表面
410．．．組件
420．．．基板
421．．．平坦第一表面
422．．．平坦第二表面
423．．．部分
424．．．部分
430．．．貫通開口
430a．．．貫通開口
430b．．．貫通開口
431．．．內表面
433．．．直角邊緣
440a．．．電容器
440b．．．電容器
450．．．絕緣介電層
460．．．第一板
461．．．第一板
462．．．第二板
463a．．．第一電極
463b．．．第三電極
464a．．．第二電極
464b．．．第四電極
465a．．．第五電極
465b．．．第七電極
466a．．．第六電極
466b．．．第八電極
470．．．第二板
471．．．第三板
472．．．第四板
473a．．．第九電極
473b．．．第十一電極
474a．．．第十電極
474b．．．第十二電極
475a．．．第十三電極
475b．．．第十五電極
476a．．．第十四電極
476b．．．第十六電極
480．．．電容器介電層
481．．．第一電容器介電層
482．．．第二電容器介電層
483．．．第三電容器介電層
484a．．．橫向邊緣
484b．．．橫向邊緣
485a．．．橫向邊緣
485b．．．橫向邊緣
490．．．介電區域
510．．．組件
520．．．基板
521．．．平坦第一表面
522．．．平坦第二表面
523．．．部分
524．．．部分
530a．．．貫通開口
530b．．．貫通開口
531．．．內表面
540a．．．電容器
540b．．．電容器
550．．．絕緣介電層
560．．．第一對導電板
561．．．第一板
562．．．第二板
563．．．單個第一電極
569．．．遠端邊緣
570．．．第二對導電板
571．．．第三板
572．．．第四板
573．．．單個第二電極
579．．．遠端邊緣
580．．．介電層
590．．．介電區域
593a．．．介電部分
593b．．．介電部分
594．．．凹部
601．．．假想線
610．．．組件
610'．．．組件
610"．．．組件
620．．．基板
621．．．第一表面
622．．．第二表面
624．．．基板之一部分
626．．．遮罩層
630．．．貫通開口
630"．．．開口
631．．．基板邊界表面
631'．．．基板邊界表面之曝露部分
634．．．第一開口
635．．．波浪內表面
636．．．波浪第一表面
636"．．．波浪第一表面
637．．．第二開口
637'．．．第二開口
638．．．波浪第二表面
638'．．．波浪第二表面
638"．．．波浪第二表面
640．．．電容器
650．．．絕緣介電層
650'．．．絕緣介電層
651．．．絕緣介電層之額外部分
651'．．．絕緣介電層之額外部分
660．．．第一導電元件
660'．．．第一導電元件
660"．．．第一導電元件
661．．．垂直延伸板
661'．．．垂直延伸板
661"．．．第一表面
662a"．．．第一部分
662b"．．．毗鄰第二部分
663．．．第一電極
663"．．．第一電極
664"．．．第二電極
669．．．遠端邊緣
669'．．．經修圓遠端邊緣
670．．．第二導電元件
670'．．．第二導電元件
670"．．．第二導電元件
671．．．垂直延伸板
671'．．．垂直延伸板
671"．．．第二表面
672a"．．．第一部分
672b"．．．毗鄰第二部分
673．．．第二電極
673'．．．第二電極
673"．．．第三電極
674"．．．第四電極
680．．．電容器介電層
680'．．．電容器介電層
680"．．．電容器介電層
681．．．電容器介電層之額外部分
690a．．．介電區域
690b．．．介電區域
710．．．電容器結構
720．．．基板
721．．．平坦第一表面
722．．．平坦第二表面
724．．．基板之一部分
726．．．遮罩層
730．．．貫通開口
731．．．基板邊界表面
731'．．．基板邊界表面之曝露部分
734．．．第一開口
735．．．波浪內表面
736．．．波浪第一表面
737．．．第二開口
738．．．波浪第二表面
740a．．．第一電容器
740b．．．第二電容器
750．．．絕緣介電層
751．．．絕緣介電層之額外部分
760．．．第一導電元件
760a．．．端部部分
760b．．．端部部分
761．．．第二導電元件
762a．．．第一部分
762b．．．毗鄰第二部分
763a．．．第一電極
763b．．．第二電極
764a．．．第三電極
764b．．．第四電極
770．．．第三導電元件
770a．．．端部部分
770b．．．端部部分
771．．．第四導電元件
772a．．．第一部分
772b．．．毗鄰第二部分
773a．．．第五電極
773b．．．第六電極
774a．．．第七電極
774b．．．第八電極
780a．．．電容器介電層
780b．．．電容器介電層
781a．．．橫向邊緣
781b．．．橫向邊緣
782a．．．橫向邊緣
782b．．．橫向邊緣
790a．．．第一介電區域
790b．．．第二介電區域
791a．．．外表面
810．．．組件
820．．．基板
821．．．平坦第一表面
830．．．開口
830'．．．貫通開口
840．．．電容器
840a．．．第一電容器
840b．．．第二電容器
860．．．第一對導電板
863．．．第一電極
863a．．．第一電極
863b．．．第一電極
870．．．第二對導電板
873．．．第二電極
890．．．介電區域
910．．．組件
920．．．基板
921．．．平坦第一表面
930．．．開口
940．．．電容器
960．．．第一對導電板
963．．．第一電極
963'．．．第一電極
964．．．第二電極
964'．．．第二電極
970．．．第二對導電板
973．．．第三電極
973'．．．第五電極
974．．．第四電極
974'．．．第六電極
990．．．介電區域
1010．．．組件
1020．．．基板
1021．．．平坦第一表面
1030．．．開口
1040．．．電容器
1040a．．．第一電容器
1040b．．．第二電容器
1060．．．第一對導電板
1063．．．第一電極
1063a．．．第一電極
1063b．．．第一電極
1070．．．第二對導電板
1073．．．第二電極
1090．．．介電區域
1110．．．組件
1120．．．基板
1121．．．平坦第一表面
1130a．．．具有一方形形狀之開口
1130b．．．具有一圓形形狀之開口
1130c．．．具有一矩形形狀之一開口
1130d．．．具有不規則形狀之開口
1130e．．．具有不規則形狀之開口
1130f．．．開口
1140f．．．電容器
1200．．．系統
1201．．．共同外殼
1202．．．電路面板
1204．．．導體
1206．．．微電子總成
1208．．．其他電子組件
1210．．．其他電子組件
1211．．．透鏡
A．．．區域
B．．．區域
C．．．區域
D．．．區域
E．．．區域
F．．．區域
H．．．高度
L1．．．長尺寸
L2．．．長尺寸
L2'．．．長尺寸
L3．．．長尺寸
L4．．．長尺寸
L5．．．長尺寸
L5'．．．長尺寸
L6．．．長尺寸
L7．．．長尺寸
L8．．．長尺寸
L9．．．長尺寸
L10．．．長尺寸
T1．．．初始厚度
T2．．．厚度
T3．．．厚度
T4．．．初始厚度
T5．．．厚度
W．．．寬度
X．．．方向
α．．．角度
圖1係圖解說明根據本發明之一實施例之一組件之一剖面圖。
圖2A至圖2E係圖解說明根據圖1中所繪示之本發明之實施例之製作階段之剖面圖。
圖3A及圖3B係圖解說明根據一實施例之一組件之一剖面圖及一對應俯視平面圖。
圖4係圖解說明根據另一實施例之一組件之一剖面圖。
圖5A及圖5B係圖解說明根據一實施例之一組件之一剖面圖及一對應俯視平面圖。
圖5C係圖解說明根據另一實施例之一組件之一剖面圖。
圖6A及圖6B係圖解說明根據一實施例之一組件之一剖面圖及一對應俯視平面圖。
圖7A及圖7B係圖解說明根據一實施例之一組件之一剖面圖及一對應俯視平面圖。
圖8A至圖8F係圖解說明根據圖7A及圖7B中所繪示之本發明之實施例之製作階段之剖面圖。
圖9係圖解說明根據另一實施例之一組件之一剖面圖。
圖10A至圖10G係圖解說明根據圖9中所繪示之本發明之實施例之製作階段之剖面圖。
圖11係圖解說明根據另一實施例之一組件之一剖面圖。
圖12A至圖12D係圖解說明根據圖11中所繪示之本發明之實施例之製作階段之剖面圖。
圖13係圖解說明根據另一實施例之一電容器之一剖面圖。
圖14A至圖14G係圖解說明根據圖13中所繪示之本發明之實施例之製作階段之剖面圖。
圖15係圖解說明根據另一實施例之一電容器之一剖面圖。
圖16A至圖16D係圖解說明根據圖15中所繪示之本發明之實施例之製作階段之剖面圖。
圖17係圖解說明根據另一實施例之一電容器之一剖面圖。
圖18係圖解說明根據另一實施例之一電容器結構之一剖面圖。
圖19A至圖19M係圖解說明根據圖18中所繪示之本發明之實施例之製作階段之剖面圖。
圖20A至圖20C係可對應於圖1、圖3A及圖7A中所展示之組件之替代俯視平面圖。
圖20D係可對應於圖1、圖3A、圖7A、圖11、圖13及圖15中所展示之組件之一俯視平面圖。
圖21係根據本發明之一項實施例之一系統之一示意圖。
10．．．組件
20．．．基板
21．．．平坦第一表面
22．．．平坦第二表面
30．．．開口
31．．．內表面
32．．．下表面
40．．．電容器
50．．．絕緣介電層
60．．．第一對導電板
61．．．第一板
62．．．第二板
63．．．第一電極
65．．．橫向部分
66．．．橫向部分
70．．．第二對導電板
71．．．第三板
72．．．第三板
73．．．第二電極
75．．．橫向部分
76．．．橫向部分
81．．．第一電容器介電層
82．．．第二電容器介電層
83．．．橫向邊緣
84．．．橫向邊緣
85．．．橫向邊緣
86．．．橫向邊緣
87．．．橫向邊緣
90．．．介電區域
91．．．曝露外表面

Claims (61)

  1. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及自該第一表面向下延伸之一開口；及一第一電容器，其與該基板接觸地形成，該第一電容器包含：係第一板及第二板之一第一對導電板及係第三板及第四板之一第二對導電板，每一板沿著該開口之一內表面延伸，其中該第一板上覆該內表面，該第三板上覆該第一板且藉由一第一電容器介電層而與該第一板分離，該第二板上覆該第三板且藉由一第二介電層而與該第三板分離，且該第四板上覆該第二板且藉由一第三電容器介電層而與該第二板分離；第一電極及第二電極，該第一電極在一第一位置處曝露於該第一表面處且電連接至該第一對板，該第二電極在與該第一位置間隔開之一第二位置處曝露於該第一表面及該第二表面中之一者處且電連接至該第二對板；及第三電極及第四電極，其曝露於各別第三及第四間隔開位置處，該第三電極電連接至該第一對板且該第四電極電連接至該第二對板。
  2. 如請求項1之組件，其中將該等板中之每一者與至少一個毗鄰板分離之每一介電層係具有至少3之一介電常數k之一介電層。
  3. 如請求項1之組件，其中未被該第一對板及該第二對板以及該等介電層佔據之該開口之一部分填充有一介電材料。
  4. 如請求項1之組件，其中該基板基本上由選自由以下各項組成之群組之一種材料組成：半導體、玻璃及陶瓷。
  5. 如請求項1之組件，其中該第一電容器具有至少1皮法拉之一電容。
  6. 如請求項1之組件，其中該開口在沿著該第一表面之一方向上具有至少5微米之一寬度。
  7. 如請求項6之組件，其中該開口在垂直於該第一表面之一方向上具有至少10微米之一深度。
  8. 如請求項1之組件，其中該開口具有一截頭圓錐形狀，該開口之該內表面以小於80度之一角度相對於該基板第一表面延伸。
  9. 如請求項1之組件，其中該第二電極係曝露於該第一表面處。
  10. 如請求項9之組件，其中該第一對板具有在該第一位置與該第三位置之間延伸之一長尺寸，且該第二對板具有在該第二位置與該第四位置之間延伸之一長尺寸。
  11. 如請求項9之組件，其中該第三電極及該第四電極至該等各別第一對板及第二對板之該連接為該第一電容器提 供減小之電感。
  12. 如請求項1之組件，其中該開口具有實質上平行於該第一表面延伸之一長度尺寸及實質上平行於該第一表面且實質上垂直於該長度尺寸延伸之一寬度尺寸，該長度尺寸大於該寬度尺寸。
  13. 如請求項1之組件，其中該開口具有實質上平行於該第一表面延伸之一長度尺寸及實質上平行於該第一表面且實質上垂直於該長度尺寸延伸之一寬度尺寸，該長度尺寸實質上等於該寬度尺寸。
  14. 如請求項1之組件，其中該基板具有與該第一表面相對之一第二表面且該開口自該第一表面朝向該第二表面僅部分地延伸穿過該基板之一厚度。
  15. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸穿過該基板之一厚度之一開口；及一第一電容器，其與該基板接觸地形成，該第一電容器包含：係第一板及第二板之一第一對導電板及係第三板及第四板之一第二對導電板，每一板沿著該開口之一內表面延伸，其中該第一板上覆該內表面，該第三板上覆該第一板且藉由一第一電容器介電層而與該第一板 分離，該第二板上覆該第三板且藉由一第二介電層而與該第三板分離，且該第四板上覆該第二板且藉由一第三電容器介電層而與該第二板分離；及第一電極及第二電極，該第一電極在一第一位置處曝露於該第一表面處且電連接至該第一對板，該第二電極曝露於該第一表面及該第二表面中之一者處且電連接至該第二對板。
  16. 如請求項15之組件，其中該第一對板及該第二對板穿過該開口在該第一表面與該第二表面之間延伸。
  17. 如請求項16之組件，其中該第一電容器進一步包含曝露於該第二表面處且分別電連接至該第一對板及該第二對板之第三電極及第四電極，該第二電極係曝露於該第一表面處。
  18. 如請求項15之組件，其中該第一電容器之該第一對板及該第二對板以及一第二電容器之第一對板及第二對板穿過該開口在該第一表面與該第二表面之間延伸，該第一電容器及該第二電容器在該開口內彼此絕緣。
  19. 如請求項15之組件，其中每一電容器之該第一對板及該第二對板不延伸高於該第一表面或低於該第二表面，該第二電極係曝露於該第二表面處。
  20. 如請求項19之組件，其中該第一板基本上由一第一金屬組成且該第二板基本上由不同於該第一金屬之一第二金屬組成。
  21. 如請求項15之組件，其中該基板具有包含第一開口及自 該第一表面向下延伸之至少一個第二開口之複數個開口，該第一對板及該第二對板沿著每一第二開口之一內表面且沿著該複數個開口中之每一者之間的該基板之若干部分延伸。
  22. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及自該第一表面向下延伸之複數個開口；及一電容器，其與該基板接觸地形成，該電容器包含：係第一板及第二板之一第一對導電板及係第三板及第四板之一第二對導電板，每一板沿著每一開口之一內表面且沿著該複數個開口中之每一者之間的該基板之若干部分延伸，其中該第一板上覆該內表面，該第三板上覆該第一板且藉由一第一電容器介電層而與該第一板分離，該第二板上覆該第三板且藉由一第二介電層而與該第三板分離，且該第四板上覆該第二板且藉由一第三電容器介電層而與該第二板分離；及第一電極及第二電極，該第一電極曝露於該第一表面處且電連接至該第一對板，該第二電極曝露於該第一表面及該第二表面中之一者處且電連接至該第二對板。
  23. 如請求項22之組件，其中未被該第一對板及該第二對板 以及該等介電層佔據之該複數個開口中之每一者之一部分填充有一介電材料。
  24. 如請求項22之組件，其中該複數個開口中之每一者自該第一表面朝向該第二表面僅部分地延伸穿過該基板之一厚度。
  25. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸；及一電容器，其包含：第一導電板及第二導電板，其可與各別第一電位及第二電位連接，該第一板及該第二板沿著該開口之一內表面延伸，該第一板及該第二板藉由一介電層彼此分離；第一電極及第二電極，該第一電極在一第一位置處曝露於該第一表面處且電連接至該第一板，該第二電極在與該第一位置間隔開之一第二位置處曝露於該第一表面及該第二表面中之一者處且電連接至該第二板；及第三電極及第四電極，其曝露於各別第三及第四間隔開位置處，該第三電極電連接至該第一板且該第四 電極電連接至該第二板。
  26. 如請求項25之組件，其中該第二電極係曝露於該第一表面處。
  27. 如請求項26之組件，其中該第一板具有在該第一位置與該第三位置之間延伸之一長尺寸，且該第二板具有在該第二位置與該第四位置之間延伸之一長尺寸。
  28. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸；及一電容器，其包含：第一導電板及第二導電板，其可與各別第一電位及第二電位連接，該第一板及該第二板沿著該開口之一內表面延伸，該第一板及該第二板藉由一介電層彼此分離，該第一板接地至該基板；及第一電極及第二電極，該第一電極曝露於該第一表面處且電連接至該第一板，該第二電極曝露於該第一表面及該第二表面中之一者處且電連接至該第二板。
  29. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係 數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口自該第一表面向下延伸；及一電容器，其包含：第一導電板及第二導電板，其可與各別第一電位及第二電位連接，該第一板係自該開口之內表面向內延伸之該基板之一導電部分，該第二板沿著該開口之一內表面延伸，該第一板及該第二板藉由一介電層彼此分離；及第一電極及第二電極，該第一電極曝露於該第一表面處且電連接至該第一板，該第二電極曝露於該第一表面及該第二表面中之一者處且電連接至該第二板。
  30. 一種具有用於與一電路組件或微電子元件電互連之電極之組件，其包括：一基板，其基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成，該基板具有一第一表面、與該第一表面相對之一第二表面及在該第一表面中在沿著該第一表面之一方向上具有大於5微米之至少一個尺寸之一開口，該開口在該第一表面與該第二表面之間穿過該基板之一厚度延伸；及一電容器，其包含：第一導電板及第二導電板，其可與各別第一電位及第二電位連接，該第一板及該第二板沿著該開口之一 內表面延伸，該第一板及該第二板藉由一介電層彼此分離；及第一電極及第二電極，該第一電極曝露於該第一表面處且電連接至該第一板，該第二電極曝露於該第一表面及該第二表面中之一者處且電連接至該第二板。
  31. 如請求項30之組件，其中該第一板及該第二板穿過該開口在該第一表面與該第二表面之間延伸。
  32. 如請求項31之組件，其中該電容器進一步包含曝露於該第二表面處且分別電連接至第一對板及第二對板之第三電極及第四電極，該第二電極係曝露於該第一表面處。
  33. 一種電容器，其包括：一基板，其具有一第一表面、遠離該第一表面之一第二表面及在該第一表面與該第二表面之間延伸之一貫通開口；一第一金屬元件，其曝露於該第一表面處且延伸至該貫通開口中；一第一電極，其連接至該第一金屬元件；一第二金屬元件，其曝露於該第二表面處且延伸至該貫通開口中；一第二電極，其連接至該第二金屬元件，該第一電極及該第二電極可連接至第一電位及第二電位；一電容器介電層，其至少在該貫通開口內將該第一金屬元件與該第二金屬元件彼此分離並絕緣，該電容器介電層具有一波浪形狀。
  34. 如請求項33之電容器，其中該電容器介電層具有至少3之一介電常數k。
  35. 如請求項33之電容器，其中該電容器介電層之上表面及下表面各自具有至少為該開口在該第一表面與該第二表面之間之高度三倍之一長度。
  36. 如請求項33之電容器，其中該第一金屬元件及該第二金屬元件中之每一者具有與該電容器介電層之一表面之一輪廓一致之一表面。
  37. 如請求項36之電容器，其中未被該第一金屬元件及該第二金屬元件以及該電容器介電層佔據之該開口之一部分填充有一介電材料。
  38. 如請求項37之電容器，其中該第一金屬元件及該第二金屬元件中之每一者具有一第一部分，該第一部分藉由該介電材料而與實質上平行於該第一部分之一毗鄰第二部分分離。
  39. 如請求項33之電容器，其中該第一金屬元件及該第二金屬元件包含各別複數個第一板及第二板，該等第一板及該等第二板中之每一者延伸至該開口中。
  40. 如請求項39之電容器，其中該等第一板及該等第二板中之每一者在沿著該第一表面之一方向上具有至少5微米之一寬度。
  41. 一種電容器結構，其包括：一基板，其具有一第一表面、遠離該第一表面之一第二表面及在該第一表面與該第二表面之間延伸之一貫通 開口；第一金屬元件及第二金屬元件，其曝露於該第一表面處且延伸至該貫通開口中，一第一電容器介電層至少在該貫通開口內將該第一金屬元件與該第二金屬元件彼此分離並絕緣；第三金屬元件及第四金屬元件，其曝露於該第二表面處且延伸至該貫通開口中，一第二電容器介電層至少在該貫通開口內將該第三金屬元件與該第四金屬元件彼此分離並絕緣；第一電極、第二電極、第三電極及第四電極，其連接至該等各別第一金屬元件、第二金屬元件、第三金屬元件及第四金屬元件，該第一電極及該第三電極可連接至各別第一電位及第二電位；及一絕緣介電層，其至少在該貫通開口內將該第二金屬元件與該第三金屬元件彼此分離並絕緣，該絕緣介電層具有一波浪形狀。
  42. 如請求項41之電容器結構，其中該第一金屬元件及該第二金屬元件以及該第一電容器介電層界定一第一電容器，且該第三金屬元件及該第四金屬元件以及該第二電容器介電層界定一第二電容器。
  43. 如請求項41之電容器結構，其中該第二電極及該第四電極可連接至各別第三電位及第四電位。
  44. 如請求項41之電容器結構，其中未被該等金屬元件及該等介電層佔據之該開口之一部分填充有一介電材料。
  45. 如請求項44之電容器結構，其中該第一金屬元件及該第四金屬元件中之每一者具有一第一部分，該第一部分藉由該介電材料而與實質上平行於該第一部分之一毗鄰第二部分分離。
  46. 如請求項41之電容器結構，其中該第一電容器介電層及該第二電容器介電層中之每一者具有至少3之一介電常數k。
  47. 如請求項41之電容器結構，其中該開口內之該絕緣介電層之上表面及下表面中之每一者具有至少為該開口在該第一表面與該第二表面之間之高度三倍的至少一個尺寸。
  48. 如請求項41之電容器結構，其中第一板及第二板包含曝露於該第一表面處之各別第五電極及第六電極，且第三板及第四板包含曝露於該第二表面處之各別第七電極及第八電極。
  49. 一種製作具有用於與一電路組件或微電子元件電互連之電極之一組件之方法，其包括：自基本上由具有小於10ppm/℃之一熱膨脹係數之一材料組成之一基板之一第一表面移除材料以形成自該第一表面朝向與該第一表面相對之一第二表面延伸之複數個第一開口，該等第一開口界定一波浪內表面；形成上覆該內表面的一介電層，該介電層具有背對該內表面之一波浪第一表面；形成上覆該介電層之該第一表面且延伸至該等第一開 口中之每一者中的一第一導電元件；移除該基板在該複數個第一開口中之毗鄰第一開口之間之材料以便曝露該介電層之一波浪第二表面以形成自該第二表面朝向該第一表面延伸之複數個第二開口；及形成上覆該介電層之該第二表面且延伸至該等第二開口中之每一者中的一第二導電元件。
  50. 如請求項49之製作一組件之方法，其進一步包括形成連接至該等各別第一導電元件及第二導電元件之第一電極及第二電極，該第一電極及該第二電極係曝露於該等各別第一表面及第二表面處，該第一電極及該第二電極可連接至各別第一電位及第二電位。
  51. 如請求項49之製作一組件之方法，其中藉由將一可流動介電材料水性電鍍至曝露於每一第一開口內之該內表面上來執行形成該介電層之該步驟。
  52. 如請求項49之製作一組件之方法，其進一步包括在移除該基板在該複數個第一開口中之毗鄰第一開口之間之材料之該步驟之前，自該基板之該第二表面移除材料以使得該基板在該第一表面與該第二表面之間的一厚度減小。
  53. 如請求項52之製作一組件之方法，其中執行自該基板之該第二表面移除材料之該步驟，以使得該第一導電元件之一表面曝露於該第二表面處。
  54. 如請求項49之製作一組件之方法，其中形成該第一導電元件之該步驟包含形成複數個第一板，第一板中之每一 者延伸至該等第一開口中之各別一者中，且形成該第二導電元件之該步驟包含形成複數個第二板，該等第二板中之每一者延伸至該等第二開口中之各別一者中。
  55. 如請求項49之製作一組件之方法，其中形成該介電層之該步驟形成一電容器介電層。
  56. 如請求項49之製作一組件之方法，其中形成該介電層之該步驟形成一絕緣介電層。
  57. 如請求項56之製作一組件之方法，其進一步包括：至少在該等第一開口中之每一者內形成上覆該第一導電元件之一表面的一第一電容器介電層；至少在該等第二開口中之每一者內形成上覆該第二導電元件之一表面的一第二電容器介電層；至少在該等第一開口中之每一者內形成上覆該第一電容器介電層之一表面的一第三導電元件；及至少在該等第二開口中之每一者內形成上覆該第二電容器介電層之一表面的一第四導電元件。
  58. 如請求項57之製作一組件之方法，其進一步包括形成連接至該等各別第三導電元件及第四導電元件之第三電極及第四電極，該第三電極及該第四電極係曝露於該等各別第一表面及第二表面處，該第三電極及該第四電極可連接至各別第三電位及第四電位。
  59. 如請求項57之製作一組件之方法，其進一步包括：形成上覆該第三導電元件的一第一介電區域，以使得該第一介電區域填充未被第一導電板及第三導電板以及 該第一電容器介電層佔據之每一第一開口之至少一部分；及形成上覆該第四導電元件的一第二介電區域，以使得該第二介電區域填充未被第二導電板及第四導電板以及該第二電容器介電層佔據之每一第二開口之至少一部分。
  60. 一種電容器系統，其係包括如請求項1、15、22、25、28、29、30、33或41中任一項之一結構及電連接至該結構之一或多個其他電子組件。
  61. 如請求項60之系統，其進一步包括一外殼，該結構及該等其他電子組件係安裝至該外殼。
TW100145646A 2010-12-09 2011-12-09 高密度三維積體電容器和製造其之方法 TWI479522B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/964,049 US8502340B2 (en) 2010-12-09 2010-12-09 High density three-dimensional integrated capacitors

Publications (2)

Publication Number Publication Date
TW201232580A TW201232580A (en) 2012-08-01
TWI479522B true TWI479522B (zh) 2015-04-01

Family

ID=44509621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145646A TWI479522B (zh) 2010-12-09 2011-12-09 高密度三維積體電容器和製造其之方法

Country Status (7)

Country Link
US (5) US8502340B2 (zh)
EP (3) EP2649639B1 (zh)
JP (3) JP5895000B2 (zh)
KR (4) KR101108947B1 (zh)
CN (3) CN103348442B (zh)
TW (1) TWI479522B (zh)
WO (2) WO2012078213A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8492874B2 (en) * 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
TWI447764B (zh) * 2012-06-28 2014-08-01 Hon Hai Prec Ind Co Ltd 電容及具有該電容的多層電路板
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
CN103578761B (zh) * 2012-07-24 2016-08-03 深圳市耀德科技股份有限公司 电容及具有该电容的多层电路板
US9258907B2 (en) 2012-08-09 2016-02-09 Lockheed Martin Corporation Conformal 3D non-planar multi-layer circuitry
KR101422923B1 (ko) * 2012-09-28 2014-07-23 삼성전기주식회사 커패시터 및 이의 제조 방법
TW201426844A (zh) * 2012-12-28 2014-07-01 Metal Ind Res & Dev Ct 微流道結構的製造方法
JP5401617B1 (ja) * 2013-01-24 2014-01-29 有限会社 ナプラ 受動素子内蔵基板
TWI640428B (zh) * 2013-02-27 2018-11-11 拜耳材料科學股份有限公司 以丙烯酸酯為基底之保護塗層與黏著劑
US8772745B1 (en) 2013-03-14 2014-07-08 Lockheed Martin Corporation X-ray obscuration film and related techniques
US9385177B2 (en) * 2013-10-31 2016-07-05 Stmicroelectronics, Inc. Technique for fabrication of microelectronic capacitors and resistors
CN104733492B (zh) * 2013-12-23 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
US9548350B2 (en) * 2014-02-10 2017-01-17 Qualcomm Incorporated High quality factor capacitors and methods for fabricating high quality factor capacitors
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10665377B2 (en) 2014-05-05 2020-05-26 3D Glass Solutions, Inc. 2D and 3D inductors antenna and transformers fabricating photoactive substrates
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
KR20160000613A (ko) * 2014-06-25 2016-01-05 삼성전기주식회사 박막 커패시터
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
DE102014013678B3 (de) 2014-09-10 2015-12-03 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung mit einem Handscanner und Steuerung durch Gesten
US9693040B2 (en) 2014-09-10 2017-06-27 Faro Technologies, Inc. Method for optically measuring three-dimensional coordinates and calibration of a three-dimensional measuring device
US9602811B2 (en) 2014-09-10 2017-03-21 Faro Technologies, Inc. Method for optically measuring three-dimensional coordinates and controlling a three-dimensional measuring device
DE102014013677B4 (de) 2014-09-10 2017-06-22 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung mit einem Handscanner und unterteiltem Display
US10123410B2 (en) 2014-10-10 2018-11-06 Lockheed Martin Corporation Fine line 3D non-planar conforming circuit
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법
CN105118869B (zh) * 2015-09-21 2018-10-16 江苏多维科技有限公司 一种三维立体高密度薄膜积层电容及其制备方法
US9647057B2 (en) 2015-10-08 2017-05-09 Ipdia Capacitor 3D-cell and 3D-capacitor structure
CN105390475A (zh) * 2015-10-20 2016-03-09 北京大学 一种衬底内部的电容集成结构及其制造方法
JP6555084B2 (ja) * 2015-11-02 2019-08-07 富士通株式会社 容量素子及び容量素子の製造方法
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法
CA3015525C (en) * 2016-02-25 2022-04-26 3D Glass Solutions, Inc. 3d capacitor and capacitor array fabricating photoactive substrates
US11161773B2 (en) 2016-04-08 2021-11-02 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
EP3327806B1 (en) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
KR101933419B1 (ko) * 2017-04-25 2018-12-28 삼성전기 주식회사 커패시터 및 그 제조 방법
KR101963285B1 (ko) 2017-04-26 2019-03-28 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
KR102524712B1 (ko) 2017-04-28 2023-04-25 3디 글래스 솔루션즈 인코포레이티드 Ｒｆ 서큘레이터
EP3422417B1 (en) 2017-06-30 2021-08-04 Murata Manufacturing Co., Ltd. Distributed lc filter structure
KR102386799B1 (ko) 2017-07-07 2022-04-18 3디 글래스 솔루션즈 인코포레이티드 패키지 광활성 유리 기판들에서 ｒｆ 시스템을 위한 2ｄ 및 3ｄ 집중 소자 디바이스들
DE112018006155T5 (de) 2017-11-30 2020-09-10 Murata Manufacturing Co., Ltd. Kondensator
AU2018383659B2 (en) 2017-12-15 2021-09-23 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
JP7226832B2 (ja) 2018-01-04 2023-02-21 スリーディー グラス ソリューションズ，インク 高効率ｒｆ回路のためのインピーダンス整合伝導構造
WO2019171470A1 (ja) * 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
EP3643148A4 (en) * 2018-04-10 2021-03-31 3D Glass Solutions, Inc. RF INTEGRATED POWER STATE CAPACITOR
JP7178187B2 (ja) 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
JP7021021B2 (ja) * 2018-07-25 2022-02-16 日産自動車株式会社 半導体装置及びその製造方法
JP7160594B2 (ja) * 2018-08-09 2022-10-25 太陽誘電株式会社 キャパシタ
FR3085540B1 (fr) * 2018-08-31 2020-09-25 St Microelectronics Rousset Dispositif integre de mesure temporelle a constante de temps ultra longue et procede de fabrication
AU2019344542B2 (en) 2018-09-17 2022-02-24 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
KR102140173B1 (ko) * 2018-10-25 2020-07-31 전자부품연구원 관통홀 구조를 갖는 캐패시터 및 그 제조방법
WO2020139955A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Annular capacitor rf, microwave and mm wave systems
EP3853896A4 (en) * 2019-02-18 2022-06-08 Yangtze Memory Technologies Co., Ltd. NOVEL CAPACITOR STRUCTURE AND MANUFACTURING METHOD THEREOF
KR102250960B1 (ko) * 2019-02-19 2021-05-11 성균관대학교산학협력단 커패시터 및 커패시터 제조방법
CN113544847A (zh) * 2019-03-13 2021-10-22 松下知识产权经营株式会社 电容器及其制造方法
CN111937144B (zh) * 2019-03-13 2022-06-14 深圳市汇顶科技股份有限公司 电容器及其制作方法
KR20210147040A (ko) 2019-04-05 2021-12-06 3디 글래스 솔루션즈 인코포레이티드 유리 기반의 빈 기판 집적 도파관 디바이스
KR102601781B1 (ko) 2019-04-18 2023-11-14 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
US11018169B2 (en) * 2019-08-19 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure to increase capacitance density
KR20210104348A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
CN113451310B (zh) * 2020-03-27 2022-03-22 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
US20220037459A1 (en) * 2020-07-30 2022-02-03 Changxin Memory Technologies, Inc. Capacitor structure and method of manufacturing same, and memory
US20220302007A1 (en) * 2021-03-17 2022-09-22 Intel Corporation Via plug capacitor
KR102460449B1 (ko) 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
KR20230091307A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 커패시터 부품
CN114582809B (zh) * 2022-04-29 2022-07-29 长鑫存储技术有限公司 电容器的制作方法、电容器以及存储器
KR20240086344A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품 및 이를 구비하는 집적회로 칩 패키지
KR20240109740A (ko) * 2023-01-05 2024-07-12 엘지이노텍 주식회사 캐패시터
CN117727560B (zh) * 2024-02-18 2024-04-19 成都宏科电子科技有限公司 一种绝缘间距可控的单层穿心瓷介电容器芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266652A1 (en) * 2004-05-27 2005-12-01 International Business Machines Corporation High density mimcap with a unit repeatable structure
US20100052099A1 (en) * 2008-08-29 2010-03-04 Industrial Technology Research Institute Capacitor device and method for manufacturing the same

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017885A (en) 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US4827323A (en) * 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US5256587A (en) 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
RU2082258C1 (ru) 1991-08-14 1997-06-20 Сименс АГ Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления
DE4418430C1 (de) * 1994-05-26 1995-05-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
DE4428195C1 (de) 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5652170A (en) 1996-01-22 1997-07-29 Micron Technology, Inc. Method for etching sloped contact openings in polysilicon
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
JP2001233669A (ja) * 2000-02-24 2001-08-28 Ngk Spark Plug Co Ltd 高誘電率複合材料及びそれを用いたプリント配線板並びに多層プリント配線板
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
JP2002299462A (ja) * 2001-01-26 2002-10-11 Nokia Mobile Phones Ltd 半導体装置
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
DE10127950B4 (de) 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
DE10138981B4 (de) 2001-08-08 2005-09-08 Infineon Technologies Ag Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
US6559004B1 (en) 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor
JP4305808B2 (ja) 2002-07-03 2009-07-29 太陽誘電株式会社 積層コンデンサ
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US9530857B2 (en) * 2003-06-20 2016-12-27 Tessera Advanced Technologies, Inc. Electronic device, assembly and methods of manufacturing an electronic device including a vertical trench capacitor and a vertical interconnect
US7105403B2 (en) * 2003-07-28 2006-09-12 Micron Technology, Inc. Double sided container capacitor for a semiconductor device and method for forming same
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4615962B2 (ja) * 2004-10-22 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US7312131B2 (en) * 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7435627B2 (en) 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US7839622B2 (en) * 2005-11-08 2010-11-23 Ipdia Trench capacitor device suitable for decoupling applications in high-frequency operation
JP4833650B2 (ja) * 2005-12-08 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
US7626257B2 (en) 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP5198741B2 (ja) 2006-05-23 2013-05-15 Ｊｘ日鉱日石金属株式会社 転炉排ガスの処理装置
KR100778865B1 (ko) * 2006-05-25 2007-11-22 동부일렉트로닉스 주식회사 엠아이엠 구조의 커패시터의 제조 방법
US7633112B2 (en) 2006-08-24 2009-12-15 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method of manufacturing the same
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
KR100957763B1 (ko) 2006-11-13 2010-05-12 재단법인서울대학교산학협력재단 박막형 다층 세라믹 커패시터 및 그 제조 방법
US7645669B2 (en) 2007-02-16 2010-01-12 Sharp Laboratories Of America, Inc. Nanotip capacitor
DE102007009383A1 (de) * 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
JP4877017B2 (ja) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 薄膜コンデンサ
JP4907594B2 (ja) * 2007-06-14 2012-03-28 太陽誘電株式会社 コンデンサ及びその製造方法
US8085522B2 (en) 2007-06-26 2011-12-27 Headway Technologies, Inc. Capacitor and method of manufacturing the same and capacitor unit
US7927990B2 (en) 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
JP4956405B2 (ja) * 2007-07-30 2012-06-20 太陽誘電株式会社 コンデンサ素子及びコンデンサ素子の製造方法
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US8816474B2 (en) * 2008-08-07 2014-08-26 Infineon Technologies Ag Capacitor structure
US7906404B2 (en) * 2008-11-21 2011-03-15 Teledyne Scientific & Imaging, Llc Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers
US8288240B2 (en) * 2009-02-13 2012-10-16 International Business Machines Corporation Method of making an MIM capacitor and MIM capacitor structure formed thereby
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8722503B2 (en) 2010-07-16 2014-05-13 Texas Instruments Incorporated Capacitors and methods of forming
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US8722505B2 (en) * 2010-11-02 2014-05-13 National Semiconductor Corporation Semiconductor capacitor with large area plates and a small footprint that is formed with shadow masks and only two lithography steps
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US9196672B2 (en) * 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
FR3002685B1 (fr) * 2013-02-28 2016-06-24 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique
US20150102464A1 (en) * 2013-10-11 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Capacitor with hole structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266652A1 (en) * 2004-05-27 2005-12-01 International Business Machines Corporation High density mimcap with a unit repeatable structure
US20100052099A1 (en) * 2008-08-29 2010-03-04 Industrial Technology Research Institute Capacitor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6329977B2 (ja) 2018-05-23
EP4102585A2 (en) 2022-12-14
JP2014506001A (ja) 2014-03-06
CN107045972A (zh) 2017-08-15
JP5895000B2 (ja) 2016-03-30
TW201232580A (en) 2012-08-01
US9431475B2 (en) 2016-08-30
KR101108947B1 (ko) 2012-02-08
US20160315139A1 (en) 2016-10-27
KR20120064610A (ko) 2012-06-19
KR101188918B1 (ko) 2012-10-08
US20130313680A1 (en) 2013-11-28
EP2649640B1 (en) 2022-08-17
US20120146182A1 (en) 2012-06-14
CN103348442B (zh) 2017-03-22
US20210265460A1 (en) 2021-08-26
CN103348442A (zh) 2013-10-09
EP4102585A3 (en) 2023-03-22
CN107045972B (zh) 2020-05-05
KR20130132519A (ko) 2013-12-04
US10157978B2 (en) 2018-12-18
US11004930B2 (en) 2021-05-11
WO2012079013A1 (en) 2012-06-14
EP2649639A1 (en) 2013-10-16
WO2012078213A1 (en) 2012-06-14
JP2016157946A (ja) 2016-09-01
US20190131387A1 (en) 2019-05-02
KR101981149B1 (ko) 2019-05-22
JP2014505354A (ja) 2014-02-27
KR20120064611A (ko) 2012-06-19
US8502340B2 (en) 2013-08-06
EP2649639B1 (en) 2021-09-01
EP2649640A1 (en) 2013-10-16
CN103348443A (zh) 2013-10-09
CN103348443B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
TWI479522B (zh) 高密度三維積體電容器和製造其之方法
TWI511248B (zh) 多孔基材中之通路
US10354942B2 (en) Staged via formation from both sides of chip
JP6321095B2 (ja) 超小型電子ユニット
TWI503938B (zh) 應力降低之直通矽晶穿孔與中介體結構
TWI479523B (zh) 製作用於電互連之組件的方法
CN103339725B (zh) 晶圆内的柔性互连
EP2718968A1 (en) Low-stress tsv design using conductive particles

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees