CN105118869B - 一种三维立体高密度薄膜积层电容及其制备方法 - Google Patents

一种三维立体高密度薄膜积层电容及其制备方法 Download PDF

Info

Publication number
CN105118869B
CN105118869B CN201510604366.4A CN201510604366A CN105118869B CN 105118869 B CN105118869 B CN 105118869B CN 201510604366 A CN201510604366 A CN 201510604366A CN 105118869 B CN105118869 B CN 105118869B
Authority
CN
China
Prior art keywords
film
layer
conductive plate
density
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510604366.4A
Other languages
English (en)
Other versions
CN105118869A (zh
Inventor
丰立贤
薛松生
沈卫锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MultiDimension Technology Co Ltd
Original Assignee
MultiDimension Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MultiDimension Technology Co Ltd filed Critical MultiDimension Technology Co Ltd
Priority to CN201510604366.4A priority Critical patent/CN105118869B/zh
Publication of CN105118869A publication Critical patent/CN105118869A/zh
Application granted granted Critical
Publication of CN105118869B publication Critical patent/CN105118869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开了一种三维立体高密度薄膜积层电容，包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板；多层电容功能层薄膜上覆盖有一绝缘钝化层，电极板分别与电容器各导电板薄膜相连接。本发明还公开了上述电容的制备方法，通过对基片进行刻蚀，沉积绝缘层、电容功能层绝缘钝化层等步骤制备三维立体高密度薄膜积层电容。本发明的工艺简单，不需多次光刻即可形成多层电容薄膜器件；对薄膜层数无限制，理想状况下，只要电容器尺寸足够大，电容功能层薄膜层数可为任意有限数，而成本不显著增加；可调节各薄膜使其多在纵向空间分布，可极大缩小电容器尺寸；器件由半导体薄膜工艺制作，环境耐受性、可靠性高。

Description

一种三维立体高密度薄膜积层电容及其制备方法
技术领域
本发明涉及一种三维电容器，尤其涉及到一种三维立体高密度薄膜沉积电容。
背景技术
现有技术中，美国公开专利US6689643A中的三维电容有单层电容功能层膜结构，并通过沟槽的形式形成。三维电容采用形成一组独立电容器的形式实现，这一组电容器共用同一个底部电极，这些独立电容器的顶部电极的区域是其他电极区域的整数倍，这样他们可以联合起来制造各种范围的电容器。
现有技术中还有采用了多层膜结构，没有沟槽的三维电容的制造过程。使用高度选择性蚀刻能力的铝和钌电极用于制造多层薄膜电容，这可以减少制造薄膜多层电容的处理步骤，导电层通过化学气相沉积的方式沉积，金属层通过溅射沉积。这个过程的有点在于所有的层首先沉积，这个过程可以很容易转移到单一系统或簇工具来沉积所有的层，这可以降低缺陷或环境污染的几率。由于可以通过多种沉积方法来制造，并且可以形成在二或者三维的基底上，这个过程的通用性认为这对于未来的多层电容的集成是一个很好的选择。
此外，中国专利CN103348443A公开了一种高密度三维集成电容器，该电容器包括四层导电板，分别在间隔开的第一位置和第二位置暴露的第一和第二电极，分别在间隔开的第三位置和第四位置暴露的第三电极和第四电极。可以看出，该三维集成点容易采用多层膜加沟槽的方式，然而该集成点容器工艺复杂，需多次光刻即可形成多层电容薄膜器件。
发明内容
本发明的目的在于提供一种尺寸小、结构简单、电容密度大等特点的三维高密度电容结构。
一种三维立体高密度薄膜积层电容，包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板；
所述的基片的上表面刻蚀有锥形坑，纵向延伸扩大所述基片的表面，所述锥形坑的上表面沉积有所述绝缘薄膜；在所述的绝缘薄膜的上方沉积有所述多层电容功能层薄膜，所述的多层电容功能层薄膜由多层的导电板薄膜和介电层薄膜由下而上依次叠加构成；在所述的多层电容功能薄膜的上方沉积有所述的绝缘层，所述绝缘钝化层沉积在通过化学研磨工艺使绝缘层表面平坦化后暴露出的多层电容功能层薄膜上；
所述金属连接层沉积在所述绝缘钝化层在光刻刻蚀后开孔露出的导电板薄膜上，所述电极板与所述的导电板薄膜相连；所述电极板交错连接所述金属连接层。
优选的，所述的介电层薄膜沉积在所述的导电板薄膜间隙，相邻的导电板薄膜和中间的介电层薄膜构成电容器。
优选的，所述的基片材料为半导体材料。
优选的，所述的基片材料为硅。
优选的，所述的基片材料为玻璃或陶瓷。
优选的，随着所述的锥形坑的深度D增大，所述导电板薄膜的表面积增大。
优选的，所述锥形坑的斜坡与锥底水平表面夹角为θ，随着θ的减小，所述导电板薄膜在水平方向上的暴露尺寸L增大。
本发明还提供了一种三维立体高密度薄膜积层电容的制备方法，包括以下步骤：
S1.对所述的基片进行表面清洁；
S2.将所述的基片通过湿法或干法刻蚀工艺形成锥形坑；
S3.在刻蚀好的基片上依次沉积所述的绝缘薄膜、多层电容功能层薄膜；
S4.在所述的多层电容功能层薄膜上方沉积一层绝缘层，然后进行化学研磨使表面平坦化并暴露出多层电容功能层薄膜；
S5.在暴露出的多层电容功能层薄膜上方沉积一层绝缘钝化层，光刻刻蚀开孔露出下方导电板薄膜后沉积金属连接层；
S6.在所述的金属连接层处生长电极。
优选的，所述步骤S3还包括：将导电板薄膜和介电层薄膜从下而上依次叠加构成多层电容功能层薄膜，所述的介电层薄膜沉积在所述的导电板薄膜间隙，相邻的导电板薄膜和中间的介电层薄膜构成电容器。
优选的，所述的锥形坑的深度为D，所述锥形坑的斜坡与锥底水平表面夹角为θ，所述D与θ由刻蚀工艺进行调节。
优选的，所述的锥形坑的开孔大小由光刻工艺决定。
优选的，所述的电极可用后道球焊接或者直接贴片封装。
与其他类三维电容器相比，本发明的优势在于工艺简单，不需多次光刻即可形成多层电容薄膜器件；对薄膜层数无限制，理想状况下，只要电容器尺寸足够大，电容功能层薄膜层数可为任意有限数，而成本不显著增加；可调节各薄膜使其多在纵向空间分布，可极大缩小电容器尺寸；器件由半导体薄膜工艺制作，环境耐受性、可靠性高。
附图说明
为了更清楚地说明本发明实施例技术中的技术方案，下面将对实施例技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明元器件的截面图；
图2为基片表面锥形坑各尺寸示意图；
图3为本发明的圆筒型三维立体电容元件示意图；
图4为本发明的方体三维立体电容元件示意图。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。
本发明提供了一种三维立体高密度薄膜积层电容，包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板。所述多层电容功能层薄膜上覆盖有一绝缘钝化层，所述电极板分别与电容器各导电板薄膜相连接。
如图1所示，所述基片10上表面刻蚀有锥形坑，纵向延伸扩大基片表面。锥形坑上表面沉积有绝缘薄膜20。在所述绝缘薄膜20上方沉积有多层电容功能层薄膜，所述的多层电容功能层薄膜包括导电板薄膜和介电层薄膜，其中导电板薄膜为30a,30b,30c,30d……,在导电板薄膜间隙沉积有介电层薄膜40a,40b,40c,……。其中导电板薄膜30a,30b和介电层薄膜40a构成第一电容器，以此类推，其他导电板薄膜和介电层薄膜分别构成第二、第三……等其他电容器。
在所述多层电容功能层薄膜上方沉积有绝缘层50，通过化学研磨工艺(CMP)使表面平坦化并暴露多层电容功能层薄膜后，接着沉积绝缘钝化层60。
在所述绝缘钝化层60对应于下方导电板薄膜位置处刻蚀出通孔，并沉积金属连接层70。最后制作上电极板80与各导电板薄膜相连。电极板80可以交错连接金属连接层70，从而实现各电容层之间的串并联连接。并联连接可以提高器件的总电容量，串联连接可以提高器件的耐压等级。
如图2所示，基片表面锥形坑各关键尺寸为：深度D,斜坡与锥底水平表面夹角θ，锥形坑上开孔大小(未在图中标出)等。其中开孔大小由光刻工艺决定，D与θ由刻蚀工艺决定。如对表面为(111)面的硅基片进行氢氧化钾刻蚀，θ典型的值为54.7°。
大的刻蚀深度D，可以增加电容器导电板的表面积；小夹角θ可以增加导电板在水平方向上的暴露尺寸L从而增加工艺宽容度。通过调节D、θ和多层电容功能层薄膜的厚度就可以达到调节电容器各项性能参数的目的。
本发明对器件的外形无要求，只要横截面为锥形，且具有一定的倾斜度即可。其外形(俯视图)可为圆形、方形、多边形等任意形状；图3为圆筒型三维立体电容元件示意图，而图4为方体三维立体电容元件示意图。
本发明的一种三维立体高密度薄膜积层电容的制备方法，包括以下步骤：
S1.对所述的基片进行表面清洁；
S2.将所述的基片通过湿法或干法刻蚀工艺形成锥形坑；
S3.在刻蚀好的基片上依次沉积所述的绝缘薄膜、多层电容功能层薄膜；
S4.在所述的多层电容功能层薄膜上方沉积一层绝缘层，然后进行化学研磨使表面平坦化并暴露出多层电容功能层薄膜；
S5.在暴露出的多层电容功能层薄膜上方沉积一层绝缘钝化层，光刻刻蚀开孔露出下方导电板薄膜后沉积金属连接层；
S6.在所述的金属连接层处生长电极。
在步骤S3中,将导电板薄膜和介电层薄膜从下而上依次叠加构成多层电容功能层薄膜，所述的介电层薄膜沉积在所述的导电板薄膜间隙，相邻的导电板薄膜和中间的介电层薄膜构成电容器。
所述的锥形坑的深度为D，所述锥形坑的斜坡与锥底水平表面夹角为θ，所述D与θ由刻蚀工艺进行调节。
所述的锥形坑的开孔大小由光刻工艺决定。
所述的电极可用后道球焊接或者直接贴片封装。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种三维立体高密度薄膜积层电容，其特征在于：包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板；
所述的基片的上表面刻蚀有锥形坑，纵向延伸扩大所述基片的表面，所述锥形坑的上表面沉积有所述绝缘薄膜；在所述的绝缘薄膜的上方沉积有所述多层电容功能层薄膜，所述的多层电容功能层薄膜由多层的导电板薄膜和介电层薄膜由下而上依次叠加构成；在所述的多层电容功能薄膜的上方沉积有所述的绝缘层，所述绝缘钝化层沉积在通过化学研磨工艺使绝缘层表面平坦化后暴露出的多层电容功能层薄膜上；
所述金属连接层沉积在所述绝缘钝化层在光刻刻蚀后开孔露出的导电板薄膜上，所述电极板与所述的导电板薄膜相连；所述电极板交错连接所述金属连接层，所述电极板用后道球焊接或直接贴片封装。
2.根据权利要求1所述的一种三维立体高密度薄膜积层电容，其特征在于，所述的介电层薄膜沉积在所述的导电板薄膜间隙，相邻的导电板薄膜和中间的介电层薄膜构成电容器。
3.根据权利要求1所述的一种三维立体高密度薄膜积层电容，其特征在于，所述的基片材料为半导体材料。
4.根据权利要求3所述的一种三维立体高密度薄膜积层电容，其特征在于，所述的基片材料为硅。
5.根据权利要求1所述的一种三维立体高密度薄膜积层电容，其特征在于，所述的基片材料为玻璃或陶瓷。
6.根据权利要求1所述的一种三维立体高密度薄膜积层电容，其特征在于，随着所述的锥形坑的深度D增大，所述导电板薄膜的表面积增大。
7.根据权利要求1所述的一种三维立体高密度薄膜积层电容，其特征在于，所述锥形坑的斜坡与锥底水平表面夹角为θ，随着θ的减小，所述导电板薄膜在水平方向上的暴露尺寸L增大。
8.一种如权利要求1-7任一项所述的三维立体高密度薄膜积层电容的制备方法，其特征在于，包括以下步骤：
S1. 对所述的基片进行表面清洁；
S2. 将所述的基片通过湿法或干法刻蚀工艺形成锥形坑；
S3. 在刻蚀好的基片上依次沉积所述的绝缘薄膜、多层电容功能层薄膜；
S4. 在所述的多层电容功能层薄膜上方沉积一层绝缘层，然后进行化学研磨使表面平坦化并暴露出多层电容功能层薄膜；
S5. 在暴露出的多层电容功能层薄膜上方沉积一层绝缘钝化层，光刻刻蚀开孔露出下方导电板薄膜后沉积金属连接层；
S6. 在所述的金属连接层处生长电极。
9.根据权利要求8所述的三维立体高密度薄膜积层电容的制备方法，其特征在于，所述步骤S3还包括：将导电板薄膜和介电层薄膜从下而上依次叠加构成多层电容功能层薄膜，所述的介电层薄膜沉积在所述的导电板薄膜间隙，相邻的导电板薄膜和中间的介电层薄膜构成电容器。
10.根据权利要求8所述的三维立体高密度薄膜积层电容的制备方法，其特征在于，所述的锥形坑的深度为D，所述锥形坑的斜坡与锥底水平表面夹角为θ，所述D与θ由刻蚀工艺进行调节。
11.根据权利要求8所述的三维立体高密度薄膜积层电容的制备方法，其特征在于，所述的锥形坑的开孔大小由光刻工艺决定。
CN201510604366.4A 2015-09-21 2015-09-21 一种三维立体高密度薄膜积层电容及其制备方法 Active CN105118869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510604366.4A CN105118869B (zh) 2015-09-21 2015-09-21 一种三维立体高密度薄膜积层电容及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510604366.4A CN105118869B (zh) 2015-09-21 2015-09-21 一种三维立体高密度薄膜积层电容及其制备方法

Publications (2)

Publication Number Publication Date
CN105118869A CN105118869A (zh) 2015-12-02
CN105118869B true CN105118869B (zh) 2018-10-16

Family

ID=54666816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510604366.4A Active CN105118869B (zh) 2015-09-21 2015-09-21 一种三维立体高密度薄膜积层电容及其制备方法

Country Status (1)

Country Link
CN (1) CN105118869B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973411B2 (en) * 2006-08-28 2011-07-05 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
CN102420255A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 一种mim电容的改进结构及其制造工艺
CN103348443A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
CN205050841U (zh) * 2015-09-21 2016-02-24 江苏多维科技有限公司 一种三维立体高密度薄膜积层电容

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973411B2 (en) * 2006-08-28 2011-07-05 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
CN103348443A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
CN102420255A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 一种mim电容的改进结构及其制造工艺
CN205050841U (zh) * 2015-09-21 2016-02-24 江苏多维科技有限公司 一种三维立体高密度薄膜积层电容

Also Published As

Publication number Publication date
CN105118869A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
EP2203931B1 (en) Multilayer capactive structure and method of producing the same
JP2016535441A (ja) 改良型コンデンサを有する構造
CN103247592B (zh) Mom电容器及其制作方法
SE520173C2 (sv) Förfarande för tillverkning av en kondensator i en integrerad krets
TWI556700B (zh) 具有不同尺寸通孔的多層電子結構
CN105390480A (zh) 基于硅通孔阵列的三维高值集成电容器及其制作方法
US20050245022A1 (en) Stacked capacitor array and fabrication method for a stacked capacitor array
CN103346148B (zh) 一种直立式电容结构及其制作方法
CN112018096A (zh) 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
CN101038911A (zh) 半导体叠层电容器
SE513875C2 (sv) Elektrisk komponent samt ett flerlagrigt kretskort
CN102104009A (zh) 一种三维硅基电容器的制作方法
US20110039409A1 (en) Method of designing semiconductor device and method of manufacturing the same
US20150270069A1 (en) Capacitors using porous alumina structures
US11127901B1 (en) Three-dimensional stacked phase change memory and preparation method thereof
CN105118869B (zh) 一种三维立体高密度薄膜积层电容及其制备方法
CN105392268A (zh) 超导性超级电容器
CN117423548A (zh) 一种电容器衬底、高容量密度电容器及其制造方法
CN104425441B (zh) 一种mom电容器
KR101825127B1 (ko) 안정한 전원을 공급할 수 있는 대용량 캐패시터를 포함하는 반도체 집적 회로 장치 및 그 제조방법
CN205050841U (zh) 一种三维立体高密度薄膜积层电容
CN202905470U (zh) 多层硅基电容器电极连接结构
CN103700645A (zh) Mom电容及其制作方法
CN218939447U (zh) 一种3d-硅基电容器组
US20190214353A1 (en) Vertical capacitors for microelectronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant